

ARM Internal Memory Specification

Ver0.2

DM270

Department: IMAGING

	Originator	Designer	Approval
Name	Toshiki Suzuki		
Date	05/15/02		
Signature			

HISTORY

Version	Date	Author	Notes
Ver0.0	03/12/02	Toshiki Suzuki	Initial Release for DM270
Ver0.1	05/12/02	Toshiki Suzuki	Spec change
Ver0.2	05/15/02	Toshiki Suzuki	Top port changed for CPRM (clk_en_rom)

CONTENTS

1. ABSTRACT.....	5
2. REFERENCES.....	5
3. GLOSSARY	5
4. FUNCTION.....	5
4.1 ACCESS PRIORITY	6
4.2 CPRM SECURE CODE.....	6
5. INTERFACE.....	6
6. TEST METHODOLOGY	7

TABLES

Table 1 : AIM Top-level I/O List.....	7
---------------------------------------	---

FIGURES

Figure 1 : RAM block and access priority.....	6
---	---

1. ABSTRACT

ARM Internal Memory(AIM)モジュールはARM7TDMIの内部RAMへのアクセスを調停し、要求されたデータのR/Wを行う。

2. REFERENCES

ARM7TDMI datasheet ARM DDI 0029E, Aug. 1996, ARM Ltd.

3. GLOSSARY

AIM	ARM Internal Memory
ARM	ARM7TDMIE
BUSC	Bus Controller
HPIB	Host Peripheral Interface Bridge
MTC	Memory Traffic Controller
EHIF	External Host I/F
CLKC	Clock Controller

4. FUNCTION

- ◆ 32kbyteRAM+16kbyteROMで構成
- ◆ RAM部分は2048x32タイプのBRYE-RAMを4ブロック使用
- ◆ ROM部分はCPRM用に用いられ、2048x32タイプのBRYE-RAMを2ブロック使用
- ◆ RAM領域では、3つのモジュールからのアクセス(EHIF, MTC, BUSC)をサポートし、RAMブロックが重複しない限り同時にアクセス可能
- ◆ RAM領域で3つのモジュールからのアクセス(EHIF, MTC, BUSC)が同一のRAMブロックに発生した場合の優先順位はHost I/F, MTC, BUSCの順
- ◆ リセット時にはBUSCの代わりにAIMSIFからのアクセスが可能
- ◆ リセット時にCPRM用ROMのsecureコードをBUSCに送信

4.1 Access Priority

- AIMのRAM領域は3つのモジュールからのアクセス(EHIF, MTC, BUSC)ができ、アクセスするブロックが重複しない限り同時にアクセス可能
- 重複が発生した場合はEHIF、MTC、BUSCの優先順になり、下位のモジュールは上位モジュールのアクセス終了まで実行されない




Figure 1 : RAM block and access priority

4.2 CPRM secure code

- CPRM用のROMは、ROMの第二ブロックの最後尾(0xBFFE-0xBFFF)に書かれた16bitコードと同一のコードをBUSCのAIMALレジスタに書き込むことで可読になる。その条件を満たさない場合は、ROM領域は読めず常に0が返される。
- 上記16bitコードは、ROMにクロックが供給される時に、ARMのバスとは別の経路でBUSCのCPRMコード保存用レジスタにロードされる。
- ROMにクロックが供給されていない場合にROM領域をARMがアクセスした場合には0が返される。

5. Interface

Table 1 : AIM Top-level I/O List

Pin Name	Bits	I/O	Fr/To	Description
Functional clocking / common signals				
rst_n	1	I	ext	Power on reset..
nclk_busc	1	I	clkc	Reversed BUSC clock.
nclk_admac	1	I	clkc	Reversed External Memory DMA clock.
nclk_ehif	1	I	clkc	Reversed External Host clock.
nclk_rom	1	I	clkc	Reversed CPRM ROM clock.
BUSC interface signals				
busc_ma	11	I	BUSC	Address bus
busc_mdo	32	I	BUSC	Data input bus
busc_ncs_aim	6	I	BUSC	Chip select signal, Active low
busc_nds	4	I	BUSC	Data strobe, Active low
busc_mrnw	1	I	BUSC	Read/write direction, 1:read / 0:write.
busc_rom_readen	1	I	BUSC	CPRM ROM available signal
aim_do_busc	32	O	BUSC	Internal memory data output bus.
aim_do_cprm	32	O	BUSC	Bus for sending CPRM secure code
aim_nwait_busc	1	O	BUSC	Wait signal to BUSC. Active low.
aim_en_rom_pul	1	O	BUSC	CPRM ROM available signal (1cycle width)
EHIF interface signals				
ehif_ma	11	I	EHIF	Address bus
ehif_mdo	32	I	EHIF	Data input bus
ehif_ncs_aim	6	I	EHIF	Chip select signal, Active low
ehif_nds	4	I	EHIF	Data strobe, Active low
ehif_mrnw	1	I	EHIF	Read/write direction, 1:read / 0:write.
aim_do_ehif	32	O	EHIF	Internal memory data output bus.
aim_nwait_ehif	1	O	EHIF	Wait signal to EHIF. Active low.
ADMAC interface signals				
admac_ma	11	I	ADMAC	Address bus
admac_mdo	32	I	ADMAC	Data input bus
admac_ncs_aim	6	I	ADMAC	Chip select signal, Active low
admac_nds	4	I	ADMAC	Data strobe, Active low
admac_mrnw	1	I	ADMAC	Read/write direction, 1:read / 0:write.
aim_do_admac	32	O	ADMAC	Internal memory data output bus.
aim_nwait_admac	1	O	ADMAC	Wait signal to ADMAC. Active low.
AIMSIF interface signals				
aimsif_ma	11	I	AIMSIF	Address bus
aimsif_mdo	32	I	AIMSIF	Data input bus
aimsif_ncs_aim	6	I	AIMSIF	Chip select signal, Active low
aimsif_nds	4	I	AIMSIF	Data strobe, Active low
aimsif_mrnw	1	I	AIMSIF	Read/write direction, 1:read / 0:write.
aim_do_aimsif	32	O	AIMSIF	Internal memory data output bus.
aim_nwait_aimsif	1	O	AIMSIF	Wait signal to EHIF. Active low.
CLKC interface signals				
clkc_en_rom	1	I	CLKC	CPRM ROM available signal

6. TEST Methodology

None.