

Clock Controller Design Specification

Ver 0.1

DM270

Department: WW Imaging

	Originator	Designer	Approval
Name	Masaki Kato		
Date	03/29/2002		
Signature			

HISTORY

Version	Date	Author	Notes
Ver 0.1	03/29/2002	Masaki Kato	Draft for DM270.

CONTENTS

1. ABSTRACT	5
2. REFERENCES	5
3. GLOSSARY	5
4. FUNCTION	6
4.1. BLOCK DIAGRAM	6
4.2. PLL CLOCK.....	8
5. REGISTERS	9

TABLES

Table 1 : CLKC Register List	9
------------------------------------	---

FIGURES

Figure 1 : CLKC Block Diagram	エラー! ブックマークが定義されていません。
-------------------------------------	------------------------

Figure 2 : AIM/AIMSIF Clock Generation.....	エラー! ブックマークが定義されていません。
---	------------------------

1. ABSTRACT

このドキュメントはDM270のクロック・コントローラの設計仕様、動作などについて記述したものです。このドキュメントはTI内部向け用途に作成されているので、外部への公開は禁じます。

2. REFERENCES

Specification For The PLL10ZC in GS40

3. GLOSSARY

CLKC クロック・コントローラ(・モジュール)。

4. FUNCTION

4.1. Block Diagram

Figure 1にクロックコントローラのブロック・ダイアグラムを示します。




Figure 1 : CLKC Block Diagram

4.2. PLL Clock

5. REGISTERS

Table 1 : CLKC Register List

Register Name	Offset Address	Description
PLLA	0x00	PLLA設定。
PLLB	0x01	PLLB設定。
CLKC	0x02	クロック選択。
SEL	0x03	PLL選択。
DIV	0x04	分周比設定。
BYP	0x05	PLLバイパス。
MMCLK	0x06	MMCクロック分周比。
MSCLK	0x07	MSクロック分周比。
MOD0	0x08	モジュール別クロック制御0。
MOD1	0x09	モジュール別クロック制御1。
MOD2	0x0A	モジュール別クロック制御2。
LPCTL0	0x0B	低消費電力モード0。
LPCTL1	0x0C	低消費電力モード1。
OSEL	0x0D	汎用クロック出力ソース選択
O0DIV	0x0E	汎用クロック出力0分周比
O1DIV	0x0F	汎用クロック出力1分周比
O2DIV	0x10	汎用クロック出力2分周比
PWM0C	0x11	PWM出力0パルス幅
PWM0H	0x12	PWM出力0ハイレベル幅
PWM1C	0x13	PWM出力1パルス幅
PWM1H	0x14	PWM出力1ハイレベル幅
TEST	0x3F	テスト用。(外部非公開)

PLLA (0003:xxxx) Offset : 0x00

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	ALMTR	PTA	PBA	PPDA	RSV	PODA2	PODA1	PODA0	PMA3	PMA2	PMA1	PMA0	RSV	RSV	PNA1	PNA0
R/W	R	R/W	R/W	R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-	-	R/W	R/W
Default	0	0	0	0	-	0	0	1	1	0	0	0	-	-	0	0

Bits	Register Name	Description
15	ALMTR	ロック・モニタ。”1”でロック状態を示します。
14	PTA	PLLAのTEST。
13	PBA	PLLAのBYPASS。
12	PPDA	PLLAのPWRDN。
11	RSV	リザーブ・ビット。未使用
10:8	PODA2-PODA0	OD
7:4	PMA3-PMA0	PLLAのM分周器の分周比です。M=PMA[3:0]+1です。PLLの出力周波数は $Fin \cdot (M/N)$ で決定されます。ここでNはPNAレジスタで与えられるN分周器の分周比です。入力クロック(Fin)はSYSCLKまたはMXIです。ただし、設定できるM,Nの値は次の条件を満たす必要があります。 $120\text{MHz} < Fin \cdot (M/N) < 750\text{MHz}$ デフォルトは8です。
3	RSV	リザーブ・ビット。未使用
2:0	PNA2-PNA0	PLLAのN分周器の分周比です。N=PNA[2:0]+1です。デフォルトは1です。

PLL (0003:xxxx) Offset : 0x01

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	BLMTR	PTB	PBB	PPDB	RSV	PODB2	PODB1	PODB0	PMB3	PMB2	PMB1	PMB0	RSV	RSV	PNB1	PNB0
R/W	R	R/W	R/W	R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-	-	R/W	R/W
Default	0	0	0	1	-	0	0	0	0	0	0	0	-	-	0	0

Bits	Register Name	Description
15	BLMTR	ロック・モニタ。"1"でロック状態を示します。
14	PTB	PLLのTEST。
13	PBB	PLLのBYPASS。
12	PPDB	PLLのPWRDN。
11	RSV	リザーブ・ビット。未使用
10:8	PODA2-PODA0	OD
8:4	PMB3-PMB0	PLLのM分周器の分周比です。M=PMB[3:0]+1です。設定方法はPLLレジスタのPMAビットと同様です。
3:2	RSV	リザーブ・ビット。未使用
1:0	PNB1-PNB0	PLLのN分周器の分周比です。N=PNB[1:0]+1です。設定方法はPLLレジスタのPNAビットと同様です。

CLKC (0003:xxxx) Offset : 0x02

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	CMCIV	CCDIV	CENIV	CMSS	CUA1S	CUA0S	CTM3S	CTM2S	CTM1S	CTM0S	COSDS	CCDS	CENS1	CENS0	CFINS
R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15	RSV	リザーブ・ビット。未使用
14	CMCIV	MMCクロック反転ビット。MMCクロックをオフしてから切り替えること。 0: 非反転 1: 反転
13	CCDIV	CCDクロック反転ビット。OSDクロックをオフしてから切り替えること。 0: 非反転 1: 反転
12	CENIV	ENCクロック反転ビット。ENCクロックをオフしてから切り替えること。 0: 非反転 1: 反転
11	CMSS	MSクロック・ソースセレクト。MSクロックをオフしてから切り替えること。 0: PLL A 1: PLL B
10	CUA1S	UART1クロック・セレクト。UART1クロックをオフしてから切り替えること。 0: ARMクロック 1: PLLIN
9	CUA0S	UART0クロック・セレクト。UART0クロックをオフしてから切り替えること。 0: ARMクロック 1: PLLIN
8	CTM3S	TMR3クロック・セレクト。TMR3クロックをオフしてから切り替えること。 0: ARMクロック 1: PLLIN
7	CTM2S	TMR2クロック・セレクト。TMR2クロックをオフしてから切り替えること。 0: ARMクロック 1: PLLIN

Bits	Register Name	Description
6	CTM1S	TMR1クロック・セレクト。TMR1クロックをオフしてから切り替えること。 0: ARMクロック 1: PLLIN
5	CTM0S	TMR0クロック・セレクト。TMR0クロックをオフしてから切り替えること。 0: ARMクロック 1: PLLIN
4	COSDS	OSDクロック・セレクト。OSDクロックをオフしてから切り替えること。 0: SCLK 1: PCLK
3	CCCDS	CCDクロック・セレクト。CCDクロックをオフしてから切り替えること。 0: PCLK 1: SYSCLK
2	CENS1	Encクロック・セレクト1。ENCクロックをオフしてから切り替えること。 0: MXI/SYSCLK 1: PCLK
1	CENS0	Encクロック・セレクト0。ENCクロックをオフしてから切り替えること。 0: MXI 1: SYSCLK
0	CFINS	PLL入力クロックセレクト。設定変更後は再度PLLの設定を行うこと。 TEST2=Lのとき 0: MXI 1: SYSCLK

SEL (0003:xxxx) Offset : 0x03

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	CAXLS	RSV	RSV	RSV	CSDRS	RSV	RSV	RSV	CDSPS	RSV	RSV	RSV	CARMS
R/W	-	-	-	R/W	-	-	-	R/W	-	-	-	R/W	-	-	-	R/W
Default	-	-	-	0	-	-	-	1	-	-	-	0	-	-	-	0

Bits	Register Name	Description
15:13	RSV	リザーブ・ビット。未使用
12	CAXLS	AXLクロック・セレクト。 0: PLL A 1: PLL B
11:9	RSV	リザーブ・ビット。未使用
8	CSDRS	SDRCクロック・セレクト。デフォルトでPLL Bを使用します。 0: PLL A 1: PLL B
7:5	RSV	リザーブ・ビット。未使用
4	CDSPS	DSPクロック・セレクト。 0: PLL A 1: PLL B
3:1	RSV	リザーブ・ビット。未使用
0	CARMS	ARMクロック・セレクト。 0: PLL A 1: PLL B

DIV (0003:xxxx) Offset : 0x04

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	CMDIV1	CMDIV0	RSV	RSV	CSDIV1	CSDIV0	RSV	RSV	CDDIV1	CDDIV0	RSV	RSV	CADIV1	CADIV0
R/W	-	-	R/W	R/W	-	-	R/W	R/W	-	-	R/W	R/W	-	-	R/W	R/W
Default	-	-	0	0	-	-	0	0	-	-	0	0	-	-	0	1

Bits	Register Name	Description
------	---------------	-------------

Bits	Register Name	Description
15:14	RSV	リザーブ・ビット。未使用
13:12	CAXDIV2-CAXDIV0	アクセラレータクロックの分周。分周比=CAXDIV[1:0]+1です。
11:10	RSV	リザーブ・ビット。未使用
9:8	CSDIV2-CSDIV0	SDRAMクロックの分周。分周比=CSDIV[1:0]+1です。
7:6	RSV	リザーブ・ビット。未使用
5:4	CDDIV2-CDDIV0	DSPクロックの分周。分周比=CDDIV[1:0]+1です。
3:2	RSV	リザーブ・ビット。未使用
1:0	CADIV2-CADIV0	ARMクロックの分周。分周比=CADIV[1:0]+1です。デフォルトは2分周です。

BYP (0003:xxxx) Offset : 0x05

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	CMB	RSV	RSV	RSV	CSB	RSV	RSV	RSV	CDB	RSV	RSV	RSV	CAB
R/W	-	-	-	R/W	-	-	-	R/W	-	-	-	R/W	-	-	-	R/W
Default	-	-	-	0	-	-	-	0	-	-	-	0	-	-	-	0/1

Bits	Register Name	Description
15:13	RSV	リザーブ・ビット。未使用
12	CMB	PLLをバイパス。アクセラレータクロックをバイパスします。 0: 非バイパス 1: バイパスします
11:9	RSV	リザーブ・ビット。未使用
8	CSB	PLLをバイパス。SDRAMクロックをバイパスします。 0: 非バイパス 1: バイパスします
7:5	RSV	リザーブ・ビット。未使用
4	CDB	PLLをバイパス。DSPクロックをバイパスします。 0: 非バイパス 1: バイパスします
3:1	RSV	リザーブ・ビット。未使用
0	CAB	PLLをバイパス。ARMクロックをバイパスします。 0: 非バイパス 1: バイパス 外部ホストブートモード時(EXTHOST=HかつBTSEL=H)はデフォルト0で、それ以外はデフォルト1です。したがって外部ホストブートモード時は、PLLの入力周波数に27MHzを入れた場合、デフォルトで(9/2)/2倍の周波数60.75MHzのクロックがPLLロック後にARMクロックとして与えられます。

MMCLK (0003:xxxx) Offset : 0x06

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	CMDV7	CMDV6	CMDV5	CMDV4	CMDV3	CMDV2	CMDV1	CMDV0
R/W	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	1	1	1	1	1	1	1	1

Bits	Register Name	Description
15:8	RSV	リザーブ・ビット。未使用
7:0	CMDV7-CMDV0	MMCクロックの分周比設定。ARMクロックを(設定値+1)分周します。 00000000: 1分周 00000001: 2分周 : : 11111111: 256分周

MSCLK (0003:xxxx) Offset : 0x07

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	CMSD3	CMSD2	CMSD1	CMSD0
R/W	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	0	0	0	0

Bits	Register Name	Description
15:5	RSV	リザーブ・ビット。未使用
3:0	CMSD3-CMSD0	MSクロックの分周比設定。分周比=CMSD[3:0]+1です。

MOD0 (0003:xxxx) Offset : 0x08

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	CROM	RSV	RSV	RSV	RSV	CHPIB	C5409	CEHIF	CSDRC	CEMIF	CINTC	CETM	CADMAC	CICA	CBUSC	CACOR
R/W	R/W	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	-	-	-	-	1	1	1	1	1	1	0	0	0	1	1

Bits	Register Name	Description
15	CROM	ARM内部ROMクロック。CPRMユーザのみに公開。 0: ディセーブル 1: イネーブル
14:11	RSV	リザーブ・ビット。未使用
10	CHPIB	HPIBクロック。 0: ディセーブル 1: イネーブル
9	C5409	C5409クロック。 0: ディセーブル 1: イネーブル
8	CEHIF	外部ホスト・インターフェース・クロック。 0: ディセーブル 1: イネーブル
7	CSDRC	SDRAMコントローラ・クロック。 0: ディセーブル 1: イネーブル
6	CEMIF	外部メモリ・インターフェイス・クロック。 0: ディセーブル 1: イネーブル
5	CINTC	割り込みコントローラ クロック。 0: ディセーブル 1: イネーブル
4	CETM	ETMクロック。 0: ディセーブル 1: イネーブル
3	CADMAC	AIM DMAコントローラ・クロック。 0: ディセーブル 1: イネーブル
2	CICA	i-CACHE・クロック。 0: ディセーブル 1: イネーブル
1	CBUSC	バス・コントローラ・クロック。 0: ディセーブル 1: イネーブル
0	CACORE	ARMコア クロック。 0: ディセーブル 1: イネーブル

MOD1 (0003:xxxx) Offset : 0x09

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	CIMG	CIMX	CVLC	CDAC	CVENC	COSD	CPRV	CH3A	CCDC
R/W	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:9	RSV	リザーブ・ビット。未使用
8	CIMG	イメージ・バッファ クロック。 0: ディセーブル 1: イネーブル
7	CIMX	IMXクロック。 0: ディセーブル 1: イネーブル
6	CVLC	VLCクロック。 0: ディセーブル 1: イネーブル
5	CDAC	DACクロック。 0: ディセーブル 1: イネーブル
4	CVENC	NTSC/PALエンコーダ・クロック。 0: ディセーブル 1: イネーブル
3	COSD	OSDクロック。 0: ディセーブル 1: イネーブル
2	CPRV	プレビュー・クロック。 0: ディセーブル 1: イネーブル
1	CH3A	H3Aクロック。 0: ディセーブル 1: イネーブル
0	CCDC	CCDコントローラ・クロック。 0: ディセーブル 1: イネーブル

MOD2 (0003:xxxx) Offset : 0x0A

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	CI2C	CMS	CMMC	CSIF	CSIFD	CUAT1	CUAT0	CUSB	CGIO	CTMR3	CTMR2	CTMR1	CTMR0	CWDT
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:14	RSV	リザーブ・ビット。未使用
13	CI2C	I2Cクロック。 0: ディセーブル 1: イネーブル
12	CMS	MSクロック。 0: ディセーブル 1: イネーブル
11	CMMC	MMCインターフェイス・クロック。 0: ディセーブル 1: イネーブル

Bits	Register Name	Description
10	CSIF1	シリアル・インターフェイス1クロック。 0: ディセーブル 1: イネーブル
9	CSIF0	シリアル・インターフェイス0クロック。 0: ディセーブル 1: イネーブル
8	CUAT1	UART1クロック。 0: ディセーブル 1: イネーブル
7	CUAT0	UART0クロック。 0: ディセーブル 1: イネーブル
6	CUSB	USBクロック。 0: ディセーブル 1: イネーブル
5	CGIO	GIOクロック。 0: ディセーブル 1: イネーブル
4	CTMR3	TIMER3クロック。 0: ディセーブル 1: イネーブル
3	CTMR2	TIMER2クロック。 0: ディセーブル 1: イネーブル
2	CTMR1	TIMER1クロック。 0: ディセーブル 1: イネーブル
1	CTMR0	TIMER0クロック。 0: ディセーブル 1: イネーブル
0	CWDT	ウォッチ・ドッグ・タイマ・クロック。 0: ディセーブル 1: イネーブル

LPCTL0 (0003:xxxx) Offset : 0x0B

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	SLPMD
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0

Bits	Register Name	Description
15:1	RSV	リザーブ・ビット。未使用
0	SLPMD	スリープ・モード。 0: 通常 (外部割り込み信号によってのみクリア可能) 1: スリープ (PLLのパワーダウンと、全てのクロックをOFF)

LPCTL1 (0003:xxxx) Offset : 0x0C

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	PDMD	OSC48
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0	0

Bits	Register Name	Description
15:1	RSV	リザーブ・ビット。未使用
1	PDMD	パワーダウンモード 0: PWDWNピンHでOSCセルパワーダウン。 1: PWDWNをHIにするとスリープに入り, OSCセルをパワーダウン。Lにすると自動的に復帰。
0	OSC48	OSC48セル・パワー・ダウン 0: セル・イネーブル 1: セル・ディセーブル

OSEL (0003:xxxx) Offset : 0x0D

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	O2SEL2	O2SEL1	O2SEL0	RSV	O1SEL2	O1SEL1	O1SEL0	RSV	O0SEL2	O0SEL1	O0SEL0
R/W	-	-	-	-	-	R/W	R/W	R/W	-	R/W	R/W	R/W	-	R/W	R/W	R/W
Default	-	-	-	-	-	0	0	0	-	0	0	0	-	0	0	0

Bits	Register Name	Description
15:11	RSV	リザーブ・ビット。未使用
10:8	O2SEL2-O2SEL0	汎用クロック出力2ソースセレクト 0: ARMクロック 1: DSPクロック 2: SDRクロック 3: AXLクロック 4: PLL入カクロック 5: M48XI
7	RSV	リザーブ・ビット。未使用
6:4	O1SEL2-O1SEL0	汎用クロック出力1ソースセレクト 0: ARMクロック 1: DSPクロック 2: SDRクロック 3: AXLクロック 4: PLL入カクロック 5: M48XI
3	RSV	リザーブ・ビット。未使用
2:0	O0SEL2-O0SEL0	汎用クロック出力0ソースセレクト 0: ARMクロック 1: DSPクロック 2: SDRクロック 3: AXLクロック 4: PLL入カクロック 5: M48XI

O0DIV (0003:xxxx) Offset : 0x0E

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	O0DV15	O0DV14	O0DV13	O0DV12	O0DV11	O0DV10	O0DV9	O0DV8	O0DV7	O0DV6	O0DV5	O0DV4	O0DV3	O0DV2	O0DV1	O0DV0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	O0DV15-O0DV0	汎用クロック出力0の分周比設定。O0SELで選択したクロックソースを2 ^(設定値+1) 分周します。

O1DIV (0003:xxxx) Offset : 0x0F

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	O1DV15	O1DV14	O1DV13	O1DV12	O1DV11	O1DV10	O1DV9	O1DV8	O1DV7	O1DV6	O1DV5	O1DV4	O1DV3	O1DV2	O1DV1	O1DV0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	O1DV15-O1DV0	汎用クロック出力1の分周比設定。O1SELで選択したクロックソースを2 ^(設定値+1) 分周します。

O2DIV (0003:xxxx) Offset : 0x10

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	O2DV3	O2DV2	O2DV1	O2DV0
R/W	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	0	0	0	0

Bits	Register Name	Description
15:4	RSV	リザーブ・ビット。未使用
3:0	O2DV3-O2DV0	汎用クロック出力2の分周比設定。O2SELで選択したクロックソースを(設定値+1)分周します。

PWM0C (0003:xxxx) Offset : 0x11

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	P0C15	P0C14	P0C13	P0C12	P0C11	P0C10	P0C9	P0C8	P0C7	P0C6	P0C5	P0C4	P0C3	P0C2	P0C1	P0C0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	P0C15-P0C0	PWM出力0のサイクル。ARMクロック基準。

PWM0H (0003:xxxx) Offset : 0x12

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	P0H15	P0H14	P0H13	P0H12	P0H11	P0H10	P0H9	P0H8	P0H7	P0H6	P0H5	P0H4	P0H3	P0H2	P0H1	P0H0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	P0H15-P0H0	PWM出力0のハイレベル期間。

PWM1C (0003:xxxx) Offset : 0x13

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	P1C15	P1C14	P1C13	P1C12	P1C11	P1C10	P1C9	P1C8	P1C7	P1C6	P1C5	P1C4	P1C3	P1C2	P1C1	P1C0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	P1C15-P1C0	PWM出力1のサイクル。

PWM1H (0003:xxxx) Offset : 0x14

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	P1H15	P1H14	P1H13	P1H12	P1H11	P1H10	P1H9	P1H8	P1H7	P1H6	P1H5	P1H4	P1H3	P1H2	P1H1	P1H0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	P1H15-P1H0	PWM出力1のハイレベル期間。

TEST (0003:xxxx) Offset : 0x3F

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	TOSTT2	TOSTT1	TOSTT0	RSV	RSV	RSV	TCKON	RSV	TRSTC1	TRSTC0	NOLOCK	TLOCK3	TLOCK2	TLOCK1	TLOCK0
R/W	-	R/W	R/W	R/W	-	-	-	R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	0	1	1	-	-	-	0	-	0	0	0	0	0	0	0

Bits	Register Name	Description
15	RSV	リザーブ・ビット。未使用
14:12	TOSTT2-TOSTT0	パワーダウン復帰時のオシレータ安定までの待機期間の設定。 待機時間 = $2^{(TOSTT[2:0]+11)} \times \text{MXI周期}$
11:9	RSV	リザーブ・ビット。未使用
8	TCKON	テスト・レジスタ。全CTSをイネーブル。 0: 通常動作 1: 全CTSイネーブル
7	RSV	リザーブ・ビット。未使用
6:5	TRSTC1-TRSTC0	PLLのRESETカウンタのカウンタ数。M/Nの設定を変更したときにPLLにアサートされるRESETの期間を設定します。 カウンタ値 = $2^{(TRSTC[1:0]+5)} \times \text{PLL入カクロック周期}$
4	TNOLOCK	LOCKカウンタ短縮モード。シミュレーション用。 0: 通常動作 1: 256カウント
3:0	TLOCK3-TLOCK0	LOCKカウンタのカウンタ数の選択。 カウンタ値 = $2^{(TLOCK[3:0]+12)} \times \text{PLL入カクロック周期}$