

GIO

Design Specification

Ver 2.0

DM270

Digital Still Camera

Department: WW IAG

	Originator	Designer	Approval
Name	Masaki Kato	Masaki Kato	
Date	04/25/02	04/25/02	
Signature			

HISTORY

Version	Date	Author	Notes
Ver 0.1	06/24/99	Masaki Kato	Initial Release for DSC21.
Ver 0.2	07/23/99	Masaki Kato	Add BITHI, BITLOW registers.
Ver 0.3 (Ver 1.0)	07/26/99	Masaki Kato	Delete PORT register. Changed the number of ports from 30 to 32
Ver 1.1	09/01/00	Masaki Kato	Release for DSC24(HOKUSAI). ☐ Removed CCDCSEL. ☐ Added FSEL register for signal mux in TST module. ☐ Added BITRATE register specifying the ratio of the internal clock dividers.
Ver 1.2	01/15/01	Masaki Kato	Release for DSC23(DOLPHIN). ☐ Added 1 more FSEL register.
Ver 1.3	05/16/01	Masaki Kato	Release for DSC25(PICASSO). ☐ Changed bitwidth of BITRATE register to 8 to 16.
Ver 2.0	04/25/01	Masaki Kato	Release for DM270. ☐ Added chattering cancellation function. ☐ Added both edge triggered interrupt function ☐ Increased port number to 34. ☐ Deleted general purpose clock out function.

CONTENTS

1.	ABSTRACT	5
2.	REFERENCES	5
3.	GLOSSARY	5
4.	FUNCTION	5
4.1	BLOCK DIAGRAM	5
4.2	入出力設定	5
4.3	入力設定時動作	5
4.4	出力設定時動作	5
4.5	外部割込み	5
4.6	GIO機能選択	5
5.	REGISTERS	7
5.1	DETAILED REGISTER	7
6.	INTERFACE	13

TABLES

Table 1 : GIO Register List 7

Table 2 : GIO Top-level I/O List 13

FIGURES

Figure 1 : GIO Block Diagram..... 5

1. ABSTRACT

GIOモジュール。

2. REFERENCES

3. GLOSSARY

GIO General Purpose I/O

4. FUNCTION

GIOモジュールは外部GIOポートの入出力を制御する。GIOモジュールは計32本のGIOポートを制御することが可能。

4.1 Block Diagram

TBD

Figure 1 : GIO Block Diagram

4.2 入出力設定

ポートディレクション設定レジスタDIRで設定。1で入力, 0で出力となる。このレジスタの値はそのまま出力バッファへのアウトプットイネーブル(gio_poe)としてテストコントローラへ出力される。

4.3 入力設定時動作

入力設定時は、ポートの入力値がBITSET/BITCLRレジスタから読める。具体的にはポートの入力(gio_pi)をポート反転レジスタINVでXORしたものをclk_armで叩いた信号がレジスタから読めるようになっている。なお、BITSETレジスタとBITCLRレジスタから読める値は同一である。

4.4 出力設定時動作

出力設定時はBITSETで1を書きこんだポートの出力(gio_po)が1にセットされ、またBITCLRレジスタに1を書き込んだポートの出力が0にクリアされる。両レジスタからは反転レジスタの値に関係なく現在のポートの出力値が読み出せる。

4.5 外部割込み

GIO0-7の8本のGIOポートはARMへの外部割込みとして使用可能。対応するポートのIRQPORTレジスタに1を書くと外部入力の立下りエッジまたは立上がりエッジで割込み信号を発生する。エッジの選択はINVレジスタで設定。INVが0の場合は立下り, 1の場合は立上がりエッジとなる。割込み信号は図のようなエッジ検出回路で生成し、割込みコントローラへ出力される。エッジを検出するためにはclk_armの2周期分のパルスを入力する必要がある。

4.6 GIO機能選択

外部割込み以外のポートに対しては、別の信号とのポートの兼用が可能となっている。アサインの切り替えはFSELレジスタで行う。FSELレジスタはGIOモジュール内では何の制御も行わず、そのままテストコントローラへの入力となり、実際のアサインの切り替えはテストコントローラ内で行われる。詳しくはテストコントローラの仕様書を参照。

5. REGISTERS

Table 1 : GIO Register List

Register Name	Offset address	Description
DIR0	0x00	Port Direction for GIO0-15
DIR1	0x01	Port Direction for GIO16-31
DIR2	0x02	Port Direction for GIO32-33
INV0	0x03	Port Inverse for GIO0-15
INV1	0x04	Port Inverse for GIO16-31
INV2	0x05	Port Inverse for GIO32-33
BITSET0	0x06	Bit Set for GIO0-15
BITSET1	0x07	Bit Set for GIO16-31
BITSET2	0x08	Bit Set for GIO32-33
BITCLR0	0x09	Bit Clear for GIO0-15
BITCLR1	0x0A	Bit Clear for GIO16-31
BITCLR2	0x0B	Bit Clear for GIO32-33
IRQPORT	0x0C	Interrupt Port
IRQEDGE	0x0D	Interrupt Edge Select
CHAT0	0x0E	Chattering Cancellation for GIO0-15
CHAT1	0x0F	Chattering Cancellation for GIO16-31
CHAT2	0x10	Chattering Cancellation for GIO32-33
NCHAT	0x11	Chattering Cancellation Pulse Width
FSEL0	0x12	GIO Function Select0
FSEL1	0x13	GIO Function Select1
BITRATE0	0x0B	Bitrate for the divided clock0
BITRATE1	0x0C	Bitrate for the divided clock1

5.1 Detailed Register

DIR0 (0003:XXXX) Offset : 0x0

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	DIR15	DIR14	DIR13	DIR12	DIR11	DIR10	DIR09	DIR08	DIR07	DIR06	DIR05	DIR04	DIR03	DIR02	DIR01	DIR00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Bits	Register Name	Description
15:0	DIR15-DIR00	ポート・ディレクション・ビット。各ポートの入出力方向を設定する。DIR15はGIO15ピンをDIR00はGIO00ピンを設定する。 0:出力 1:入力

DIR1(0003:XXXX) Offset : 0x1

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	DIR31	DIR30	DIR29	DIR28	DIR27	DIR26	DIR25	DIR24	DIR23	DIR22	DIR21	DIR20	DIR19	DIR18	DIR17	DIR16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Bits	Register Name	Description
15:0	DIR31-DIR16	ポート・ディレクション・ビット。各ポートの入出力方向を設定する。DIR31はGIO31ピンをDIR16はGIO16ピンを設定する。 0:出力 1:入力

DIR2(0003:XXXX) Offset : 0x2

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	DIR33	DIR32
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	1	1

Bits	Register Name	Description
15:2	RSV	reserved
1:0	DIR33-DIR32	ポート・ディレクション・ビット。各ポートの入出力方向を設定する。DIR33はGIO33ピンをDIR32はGIO32ピンを設定する。 0:出力 1:入力

INV0 (0003:XXXX) Offset : 0x3

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	INV15	INV14	INV13	INV12	INV11	INV10	INV09	INV08	INV07	INV06	INV05	INV04	INV03	INV02	INV01	INV00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	INV15-INV00	ポート反転ビット。各入力ポートの極性を反転する。INV15はGIO15ピンをINV00はGIO0ピンを設定する。出力時、このビットは無効。 0:非反転 1:反転

INV1(0003:XXXX) Offset : 0x4

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	INV31	INV30	INV29	INV28	INV27	INV26	INV25	INV24	INV23	INV22	INV21	INV20	INV19	INV18	INV17	INV16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	INV31-INV16	ポート反転ビット。各入力ポートの極性を反転する。INV31はGIO31ピンをINV16はGIO16ピンを設定する。出力時、このビットは無効。 0:非反転 1:反転

INV2(0003:XXXX) Offset : 0x5

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	INV33	INV32
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0	0

Bits	Register Name	Description
15:2	RSV	reserved
1:0	INV33-INV32	ポート反転ビット。各入力ポートの極性を反転する。INV33はGIO33ピンをINV32はGIO32ピンを設定する。出力時、このビットは無効。 0:非反転 1:反転

BITSET0 (0003:XXXX) Offset : 0x6

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	BS15	BS14	BS13	BS12	BS11	BS10	BS09	BS08	BS07	BS06	BS05	BS04	BS03	BS02	BS01	BS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	BS15-BS00	GIOビット・セット0。GIOピンが出力に設定されているとき、ビットに"1"を書くと相当するGIOピンを"1"にセットする。BS15がGIO15に、BS00がGIO0に相当する。GIOピンが入力に設定されている場合、GIOピンの論理レベルが相当するビットから読み出せる。GIOが出力で設定されていれば、ポートの現在の出力値が読み出せる。INVレジスタで反転にセットされている場合、GIOが入力で設定されていれば反転した値が読み出せる。出力設定時はINVレジスタに無関係に現在の出力値が読める。

BITSET1 (0003:XXXX) Offset : 0x7

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	BS31	BS30	BS29	BS28	BS27	BS26	BS25	BS24	BS23	BS22	BS21	BS20	BS19	BS18	BS17	BS16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	BS31-BS16	GIOビット・セット1。GIOビット・セット0と同じ機能。BS31がGIO31に、BS16がGIO16に相当する。

BITSET2(0003:XXXX) Offset : 0x8

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	BS33	BS32
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0	0

Bits	Register Name	Description
15:2	RSV	reserved
1:0	BS33-BS32	GIOビット・セット2。GIOビット・セット0と同じ機能。BS33がGIO33に、BS32がGIO32に相当する。

BITCLR0(0003:XXXX) Offset : 0x9

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	BC15	BC14	BC13	BC12	BC11	BC10	BC09	BC08	BC07	BC06	BC05	BC04	BC03	BC02	BC01	BC00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	BC15-BC00	GIOビット・クリア0。GIOが出力に設定されている場合、相当するビットに"1"を書くと、GIOピンを"0"にクリアする。BC15はGIO15ピンをBC00はGIO0ピンに相当する。リード時はBITSET0レジスタ同様、現在のポートの状態が読める。

BITCLR1(0003:XXXX) Offset : 0xA

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	BC31	BC30	BC29	BC28	BC27	BC26	BC25	BC24	BC23	BC22	BC21	BC20	BC19	BC18	BC17	BC16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	BC31-BC16	GIOビット・クリア1。GIOビット・クリア0と同じ機能。BC31はGIO31ピンをBC16はGIO16ピンに相当する。

BITCLR2(0003:XXXX) Offset : 0xB

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	BC33	BC32
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0	0

Bits	Register Name	Description
15:2	RSV	reserved
1:0	BC33-BC32	GIOビット・クリア2。GIOビット・クリア0と同じ機能。BC33はGIO33ピンをBC32はGIO32ピンに相当する。

IRQPORT(0003:XXXX) Offset : 0xC

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	IRP15	IRP14	IRP13	IRP12	IRP11	IRP10	IRP9	IRP8	IRP7	IRP6	IRP5	IRP4	IRP3	IRP2	IRP1	IRP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:8	RSV	reserved
15:0 7:0	IRP15-IRP0 IRP7-IRP0	割り込みポート。GIO15-GIO0 GIO7-GIO0 を外部割り込みポートとして使用する。IRP15はGIO15を IRP7はGIO7を IRP0はGIO0を設定する。 0:通常のGIO 1:外部割り込み 外部割り込みとして使用する場合、GDIR0レジスタの入出力設定は、入力にセットする必要がある。割り込みは、GIVレジスタによる非反転入力時は"0"、反転入力時は"1"のARMクロックの1周期以上のパルスを検出する。

IRQEDGE(0003:XXXX) Offset : 0xD

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	IRE15	IRE14	IRE13	IRE12	IRE11	IRE10	IRE9	IRE8	IRE7	IRE6	IRE5	IRE4	IRE3	IRE2	IRE1	IRE0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	IRE15-IRE0	割り込み検出エッジ選択。 0:片側エッジ検出 1:両側エッジ検出

CHAT0(0003:XXXX) Offset : 0xE

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	CHA15	CHA14	CHA13	CHA12	CHA11	CHA10	CHA9	CHA8	CHA7	CHA6	CHA5	CHA4	CHA3	CHA2	CHA1	CHA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	CHA15-CHA0	チャタリング無効設定0。CHA15はGIO15を、CHA0はGIO0を設定する。 0:通常。 1:チャタリング無効モード。 1に設定すると、NCHATで設定された間隔以上の間、一定レベルがポートに印加された場合に入力データとして取り込まれる。

CHAT1(0003:XXXX) Offset : 0xF

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	CHA31	CHA30	CHA29	CHA28	CHA27	CHA26	CHA25	CHA24	CHA23	CHA22	CHA21	CHA20	CHA19	CHA18	CHA17	CHA16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	CHA31-CHA16	チャタリング無効設定1。チャタリング無効設定0と同機能。CHA31はGIO31を, CHA16はGIO16を設定する。

CHAT2(0003:XXXX) Offset : 0x10

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	CHA33	CHA32
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0	0

Bits	Register Name	Description
15:2	RSV	reserved
1:0	CHA33-CHA32	チャタリング無効設定2。チャタリング無効設定0と同機能。CHA33はGIO33を, CHA32はGIO32を設定する。

NCHAT(0003:XXXX) Offset : 0x11

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	NCH3	NCH2	NCH1	NCH0
R/W	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	0	0	0	0

Bits	Register Name	Description
15:4	RSV	reserved
3:0	NCH3-NCH0	チャタリング無効幅。(NCH[3:0]+1)×ARM周期の幅以上, ポートに一定レベルが印加されると入力データが取り込まれる。この幅未満で変化したデータは無効。各ポートのチャタリング無効の設定はCHATレジスタで行う。

FSEL0(0003:XXXX) Offset : 0x12

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	FSEL15	FSEL14	FSEL13	FSEL12	FSEL11	FSEL10	FSEL09	FSEL08	FSEL07	FSEL06	FSEL05	FSEL04	FSEL03	FSEL02	FSEL01	FSEL00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	FSEL15-FSEL00	他機能アサイン選択用レジスタ。レジスタの使用法はテストコントローラ仕様書参照。

FSEL1(0003:XXXX) Offset : 0x13

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	FSEL31	FSEL30	FSEL29	FSEL28	FSEL27	FSEL26	FSEL25	FSEL24	FSEL23	FSEL22	FSEL21	FSEL20	FSEL19	FSEL18	FSEL17	FSEL16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	FSEL31-FSEL16	他機能アサイン選択用レジスタ。レジスタの使用法はテストコントローラ仕様書参照。

BITRATE0(0003:XXXX) Offset : 0xB

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	BR015	BR014	BR013	BR012	BR011	BR010	BR009	BR008	BR007	BR006	BR005	BR004	BR003	BR002	BR001	BR000
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	BR015-BR000	転送レート設定ビット。CLKOUT0から出力される分周クロックの転送レートをセットする。ビット・レートは、 $\text{Bit Rate} = \text{ARM Clock} / ((\text{設定値} + 1) \times 2)$ で与えられる。

BITRATE1(0003:XXXX) Offset : 0xC

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	BR115	BR114	BR113	BR112	BR111	BR110	BR109	BR108	BR107	BR106	BR105	BR104	BR103	BR102	BR101	BR100
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	BR115-BR100	転送レート設定ビット。CLKOUT1から出力される分周クロックの転送レートをセットする。ビット・レートは、 $\text{Bit Rate} = \text{ARM Clock} / ((\text{設定値} + 1) \times 2)$ で与えられる。

6. Interface

Table 2 : GIO Top-level I/O List

Pin Name	Bits	I/O	Fr/To	Description
Functional clocking / common signals				
rst_n	1	I	ext	Power on reset..
clk_arm	1	I	clkc	ARM clock.
tst_scan	1	I	tst	SCAN mode.
Register access interface signals				
busc_ncs_gio	1	I	busc	Chip select. Active low.
busc_a	6	I	busc	Address input bus.
busc_nrw	1	I	busc	0:read / 1:write.
busc_do	16	I	busc	Data input bus.
gio_do	16	O	busc	Data output bus.
Interrupt request signals				
gio_nint	16	O	intc	GIO interrupt request bus. Active low.
GIO port signals				
gio_pi	34	I	ext	GIO input .
gio_po	34	O	ext	GIO output.
gio_poe	34	O	ext	GIO output enable.
Misc signals				
gio_fsel	32	O	tst	GIO function selector.
gio_divelken	2	I	tst	Clock divider enable.
gio_divclk	2	O	tst	Divided clock.