

I2C Design Specification

Ver beta.0.1

DM270

Digital Still Camera

Department: IMAGING

	Originator	Designer	Approval
Name	Yoshiyuki Aida		
Date	04/05/02		
Signature			

HISTORY

Version	Date	Author	Notes
Ver 0.0	04/05/02	Yoshiyuki Aida	Initial Release for DM270
Ver 0.1	05/02/02	Yoshiyuki Aida	For change to generate stop condition.

CONTENTS

1. ABSTRACT	5
2. REFERENCES	5
3. GLOSSARY	5
4. FUNCTION	5
BLOCK DIAGRAM	5
4.2 I2C	5
4.2.1 特徴	6
4.2.2 通信シーケンス	6
4.2.2.1 送信 (7ビット・アドレス)	6
4.2.2.2 受信 (7ビット・アドレス)	6
4.2.2.3 混合転送 (7ビット・アドレス)	7
4.2.2.4 送信 (10ビット・アドレス)	7
4.2.2.5 受信 (10ビット・アドレス)	8
4.2.2.6 混合転送 (10ビット・アドレス)	8
5. REGISTERS.....	9
5.1 DETAILED REGISTER	9
6. INTERFACE	10

TABLES

Table 1 : Serial Interface Register List	9
Table 2 : TMR Top-level I/O List.....	10

FIGURES

Figure 1 : TMR Block Diagram	5
------------------------------------	---

1. ABSTRACT

I2C

2. REFERENCES

3. GLOSSARY

I2C I2C-BUS マスタ

4. FUNCTION

4.1 Block Diagram




Figure 1 : I2C Block Diagram

4.2 I2C


4.2.1 特徴

単一のバス・マスタをサポート。
 7ビット/10ビット転送をサポート。
 スタート、ストップ及びリスタート・コンディションの発生。
 ステータスを読む時は必ず割り込みが発生した時。
 スレーブからのクロックラインの操作は禁止。(クロックラインは常に自分が保持)
 CBUSは対応しない。
 転送中にはレジスタには値を書き込めない。

4.2.2 通信シーケンス

4.2.2.1 送信 (7ビット・アドレス)


以下に送信時のシーケンスを示す。



- 1、 TXDATAのTXD(7:1)にスレーブ・アドレス、TXD(0)に"0"、ACKに"1"を書き込む。
- 2、 SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 3、 SCSのXMITに"1"を書き込む。サイクル1開始。
- 4、 サイクル1終了。インタラプト発生。
- 5、 TXDATAのTXD(7:0)にデータ、ACKに"1"を書き込む。
- 6、 SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 7、 SCSのXMITに"1"を書き込む。サイクル2開始。
- 8、 サイクル2終了。インタラプト発生。5～8をn回繰り返す。
- 9、 SCSのCOND(1:0)に"10"(ストップコンディション)を書き込む。
- 10、 SCSのXMITに"1"を書き込む。サイクル3開始。
- 11、 サイクル3終了。インタラプト発生。送信終了。

4.2.2.2 受信 (7ビット・アドレス)

以下に受信時のシーケンスを示す。




- 1、 TXDATAのTXD(7:1)にスレーブ・アドレス、TXD(0)に"1"、ACKに"1"を書き込む。
- 2、 SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 3、 SCSのXMITに"1"を書き込む。サイクル1開始。
- 4、 サイクル1終了。インタラプト発生。
- 5、 TXDATAのTXD(7:0)にオール1、ACKに"0"を書き込む。n回目はACKに"1"を書き込む。
- 6、 SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 7、 SCSのXMITに"1"を書き込む。サイクル2開始。

- 8、 サイクル2終了。インタラプト発生。5～8をn回繰り返す。
- 9、 SCSのCOND(1:0)に"10"(ストップコンディション)を書き込む。
- 10、 SCSのXMITに"1"を書き込む。サイクル3開始。
- 11、 サイクル3終了。インタラプト発生。受信終了。

4.2.2.3 混合転送(7ビット・アドレス)


以下に混合転送時のシーケンスを示す。



- 1、 TXDATAのTXD(7:1)にスレーブ・アドレス1、TXD(0)に"0"、ACKに"1"を書き込む。
- 2、 SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 3、 SCSのXMITに"1"を書き込む。サイクル1開始。
- 4、 サイクル1終了。インタラプト発生。
- 5、 TXDATAのTXD(7:0)にデータ、ACKに"1"を書き込む。
- 6、 SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 7、 SCSのXMITに"1"を書き込む。サイクル2開始。
- 8、 サイクル2終了。インタラプト発生。5～8をn回繰り返す。
- 9、 TXDATAのTXD(7:1)にスレーブ・アドレス2、TXD(0)に"1"、ACKに"1"を書き込む。
- 10、 SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 11、 SCSのXMITに"1"を書き込む。サイクル3開始。
- 12、 サイクル3終了。インタラプト発生。
- 13、 TXDATAのTXD(7:0)にデータ、ACKに"0"を書き込む。(n回目はACKに"1"を書き込む。)
- 14、 SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 15、 SCSのXMITに"1"を書き込む。サイクル4開始。
- 16、 サイクル4終了。インタラプト発生。13～16をn回繰り返す。
- 17、 SCSのCOND(1:0)に"10"(ストップコンディション)を書き込む。
- 18、 SCSのXMITに"1"を書き込む。サイクル5開始。
- 19、 サイクル5終了。インタラプト発生。転送終了。

4.2.2.4 送信(10ビット・アドレス)

以下に送信(10ビット・アドレス)時のシーケンスを示す。




- 1、 TXDATAのTXD(7:1)にスレーブ・アドレスの最初の7ビット、TXD(0)に"0"、ACKに"1"を書き込む。
- 2、 SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 3、 SCSのXMITに"1"を書き込む。サイクル1開始。
- 4、 サイクル1終了。インタラプト発生。
- 5、 TXDATAのTXD(7:0)にスレーブ・アドレスの第2バイト、ACKに"1"を書き込む。
- 6、 SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 7、 SCSのXMITに"1"を書き込む。サイクル2開始。
- 8、 サイクル2終了。インタラプト発生。
- 9、 TXDATAのTXD(7:0)にデータ、ACKに"1"を書き込む。
- 10、 SCSのCOND(1:0)に"00"(通常転送)を書き込む。

- 11、SCSのXMITに"1"を書き込む。サイクル3開始。
- 12、サイクル3終了。インタラプト発生。9～12をn回繰り返す。
- 13、SCSのCOND(1:0)に"10"(ストップコンディション)を書き込む。
- 14、SCSのXMITに"1"を書き込む。サイクル4開始。
- 15、サイクル4終了。インタラプト発生。送信終了。

4.2.2.5 受信(10ビット・アドレス)

以下に受信(10ビット・アドレス)時のシーケンスを示す。




- 1、TXDATAのTXD(7:1)にスレーブ・アドレスの最初の7ビット、TXD(0)に"0"、ACKに"1"を書き込む。
- 2、SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 3、SCSのXMITに"1"を書き込む。サイクル1開始。
- 4、サイクル1終了。インタラプト発生。
- 5、TXDATAのTXD(7:0)にスレーブアドレスの第2バイト、ACKに"1"を書き込む。
- 6、SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 7、SCSのXMITに"1"を書き込む。サイクル2開始。
- 8、サイクル2終了。インタラプト発生。
- 9、TXDATAのTXD(7:1)にスレーブ・アドレスの最初の7ビット、TXD(0)に"1"、ACKに"1"を書き込む。
- 10、SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 11、SCSのXMITに"1"を書き込む。サイクル3開始。
- 12、サイクル3終了。インタラプト発生。
- 13、TXDATAのTXD(7:0)にオール1、ACKに"0"(n回目は"1")を書き込む。
- 14、SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 15、SCSのXMITに"1"を書き込む。サイクル4開始。
- 16、サイクル4終了。インタラプト発生。13～16をn回繰り返す。
- 17、SCSのCOND(1:0)に"10"(ストップコンディション)を書き込む。
- 18、SCSのXMITに"1"を書き込む。サイクル5開始。
- 19、サイクル5終了。インタラプト発生。受信終了。

4.2.2.6 混合転送(10ビット・アドレス)

以下に混合転送(10ビット・アドレス)のシーケンスを示す。

- 1、TXDATAのTXD(7:1)にスレーブ・アドレスの最初の7ビット、TXD(0)に"0"、ACKに"1"を書き込む。
- 2、SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 3、SCSのXMITに"1"を書き込む。サイクル1開始。
- 4、サイクル1終了。インタラプト発生。
- 5、TXDATAのTXD(7:0)にスレーブアドレスの第2バイト、ACKに"1"を書き込む。
- 6、SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 7、SCSのXMITに"1"を書き込む。サイクル2開始。
- 8、サイクル2終了。インタラプト発生。
- 9、TXDATAのTXD(7:0)にデータ、ACKに"1"を書き込む。

- 10、SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 11、SCSのXMITに"1"を書き込む。サイクル3開始。
- 12、サイクル3終了。インタラプト発生。9～12をn回繰り返す。
- 13、TXDATAのTXD(7:1)にスレーブ・アドレスの最初の7ビット、TXD(0)に"1"、ACKに"1"を書き込む。
- 14、SCSのCOND(1:0)に"01"(スタートコンディション)を書き込む。
- 15、SCSのXMITに"1"を書き込む。サイクル4開始。
- 16、サイクル4終了。インタラプト発生。
- 17、TXDATAのTXD(7:0)にオール1、ACKに"0"(n回目は"1")を書き込む。
- 18、SCSのCOND(1:0)に"00"(通常転送)を書き込む。
- 19、SCSのXMITに"1"を書き込む。サイクル5開始。
- 20、サイクル5終了。インタラプト発生。17～20をn回繰り返す。
- 21、SCSのCOND(1:0)に"10"(ストップコンディション)を書き込む。
- 22、SCSのXMITに"1"を書き込む。サイクル6開始。
- 23、サイクル6終了。インタラプト発生。転送終了。



5. REGISTERS

Table 1 : I2C Register List

Register Name	Offset address	Description
TXDATA	0x00	Data transmitter
RXDATA	0x01	Data receiver
SCS	0x02	Serial port controller

5.1 Detailed Register

TXDATA(0003:0D80) Offset : 0x0

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	ACK	TXD7	TXD6	TXD5	TXD4	TXD3	TXD2	TXD1	TXD0
R/W	-	-	-	-	-	-	-	W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:9	RSV	リザーブ・ビット。未使用。
8	ACK	アクナリッジ制御(アクナリッジのレベル設定) スレーブからの受信時は"1"を書き込みます。
7:0	TXD7-TXD0	送信アドレス/データ。スレーブからの受信時はすべて"1"を書き込みます。

RXDATA (0003:0D82) Offset : 0x1

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	ACKS	RXD7	RXD6	RXD5	RXD4	RXD3	RXD2	RXD1	RXD0
R/W	-	-	-	-	-	-	-	R	R	R	R	R	R	R	R	R
Default	-	-	-	-	-	-	-	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:9	RSV	リザーブ・ビット。未使用
8	ACKS	アクナリッジステータス・レジスタ。 転送終了後、アクナリッジの値が読める。
7:0	RXD7-RXD0	受信データ・レジスタ。 転送終了後、受信データが読める。 送信時には、転送終了後、送信したデータが読める。

SCS(0003:0D84) Offset : 0x2

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	CLKSEL	XMIT	COND1	COND0
R/W	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	0	0	0	0

Bits	Register Name	Description
15:4	RSV	リザーブ・ビット。未使用
3	CLKSEL	転送クロックの選択。 0 : 100KHz 1 : 400KHz
2	XMIT	読み込み時 転送のステータスが読める。 0 : 転送待機中 1 : 転送中 書き込み時 転送のトリガ。 0 : 転送なし 1 : 転送開始
1:0	COND1-COND0	転送のコンディションを選択。 00 : 通常転送 01 : スタートコンディションを伴う転送 10 : ストップコンディションを伴う転送 11 : リザーブ

6. Interface

Table 2 : TMR Top-level I/O List

Pin Name	Bits	I/O	Fr/To	Description
Functional clocking / common signals				
rst_n	1	I	ext	Power on reset..
clk_arm	1	I	clk	ARM clock.
clk_i2c	1	I	clk	1.6MHz clock
Register access interface signals				
busc_ncs	1	I	busc	Chip select. Active low.
busc_a	6	I	busc	Address input bus.
busc_nrw	1	I	busc	0:read / 1:write.
busc_do	16	I	busc	Data input bus.
i2c_do	16	O	busc	Data output bus.
Interrupt request signals				
i2c_nint	1	O	intc	I2C I/F interrupt request. Active low.

Pin Name	Bits	I/O	Fr/To	Description
External interface signals				
i2c_sdai	1	I	ext	I2C I/F data input
i2c_sdao	1	O	ext	I2C I/F data output
i2c_scl	1	O	ext	I2C I/F clock output