

Interrupt Controller Design Specification

Ver0.1

DM270

Department: IMAGING

	Originator	Designer	Approval
Name	Toshiki Suzuki		
Date	05/10/02		
Signature			

HISTORY

Version	Date	Author	Notes
Ver beta0	03/13/02	Toshiki Suzuki	Initial Release for DM270
Ver0.0	02/28/02	Toshiki Suzuki	Increased external interrupt, AIMDMA->I2C, HPIB->deleted and used as reserved interrupt
Ver0.1	05/10/02	Toshiki Suzuki	Changed interrupt factor name/order

CONTENTS

1. ABSTRACT.....	5
2. REFERENCES.....	5
3. GLOSSARY	5
4. FUNCTION.....	5
4.1 INTERRUPTS.....	6
4.2 MODULE BLOCK	7
5. REGISTERS	8
FIQ0 (0003:0500) OFFSET : 0x00.....	9
FIQ1 (0003:0502) OFFSET : 0x01	9
FIQ2 (0003:0504) OFFSET : 0x02.....	9
IRQ0 (0003:0508) OFFSET : 0x04	9
IRQ1 (0003:050A) OFFSET : 0x05.....	10
IRQ2 (0003:050C) OFFSET : 0x06.....	10
FIQENTRY0(0003:0510) OFFSET : 0x08	10
FIQENTRY1(0003:0512) OFFSET : 0x09	10
IRQENTRY0(0003:0518) OFFSET : 0x0C	10
IRQENTRY1(0003:051A) OFFSET : 0x0D	11
FISEL0(0003:0520) OFFSET : 0x010.....	11
FISEL1 (0003:0522) OFFSET : 0x011.....	11
FISEL2 (0003:0524) OFFSET : 0x012.....	12
EINT0 (0003:0528) OFFSET : 0x014	12
EINT1 (0003:052A) OFFSET : 0x015	12
EINT2 (0003:052C) OFFSET : 0x016.....	13
INTRAW (0003:0530) OFFSET : 0x018	13
EABASE0(0003:0538) OFFSET : 0x01C.....	13
EABASE1(0003:053A) OFFSET : 0x01D	14
INTPRI0 (0003:0540) OFFSET : 0x020.....	14
INTPRI1 (0003:0542) OFFSET : 0x021.....	15
INTPRI2 (0003:0544) OFFSET : 0x022.....	15
INTPRI3 (0003:0546) OFFSET : 0x023.....	15
INTPRI4 (0003:0548) OFFSET : 0x024.....	15
INTPRI5 (0003:054A) OFFSET : 0x025.....	16
INTPRI6 (0003:054C) OFFSET : 0x026.....	16
INTPRI7 (0003:054E) OFFSET : 0x027	16
INTPRI8 (0003:0550) OFFSET : 0x028.....	16
INTPRI9 (0003:0552) OFFSET : 0x029.....	16
INTPRI10 (0003:0554) OFFSET : 0x02A	16
INTPRI11 (0003:0556) OFFSET : 0x02B	17
INTPRI12 (0003:0558) OFFSET : 0x02C	17
INTPRI13 (0003:055A) OFFSET : 0x02D.....	17
INTPRI14 (0003:055C) OFFSET : 0x02E.....	17
INTPRI15 (0003:055E) OFFSET : 0x02F	17
INTPRI16 (0003:0560) OFFSET : 0x030.....	18
INTPRI17 (0003:0562) OFFSET : 0x031.....	18
INTPRI18 (0003:0564) OFFSET : 0x032.....	18
INTPRI19 (0003:0566) OFFSET : 0x033.....	18
6. INTERFACE.....	18
7. TEST METHODOLOGY	19

TABLES

Table 1: INTERRUPT SOURCE LIST	6
Table 2 : INTC Register List	8
Table 3 : INTERRUPT SOURCE LIST	14
Table 4 : INTC Top-level I/O List	18

FIGURES

Figure 1 : INTC module block の予定	7
--	---

1. ABSTRACT

Interrupt controller (INTC) provides ARM core with all interruption signals that are generated by peripheral module. INTC controls priority of simultaneous interrupts.

2. REFERENCES

ARM7TDMI datasheet ARM DDI 0029E, Aug. 1996, ARM Ltd.

3. GLOSSARY

INTC	Interrupt Controller
BUSC	Bus Controller
ARM	ARM7TDMI

4. FUNCTION

INTC generates the interruption signal (FIQ, IRQ) to ARM. All interrupt request signals from the peripherals need to be one system-clock width pulse (active low), and they are stored into the registers of INTC once. To guarantee recognition of the interrupt request, the request signals must be synchronized with the rising edge of system-clock.

Each interrupt signal is assigned to FIQ or IRQ of ARM, according to the value of own register. It is controlled by ARM. Please refer "DM270 register manual" for the address of each interrupt

4.1 Interrupts

All the interrupts from peripherals are listed below. The registers of this module controls the priority of interrupts.

Table 1: INTERRUPT SOURCE LIST

Identify Number	Interrupt Source
0	TIMER0
1	TIMER1
2	TIMER2
3	TIMER3
4	VIDEO I/F VD0
5	VIDEO I/F VD1
6	VIDEO I/F VD2
7	OSD
8	SERIAL0
9	SERIAL1
10	External HOST
11	DSP HINT
12	UART0
13	UART1
14	USB
15	MTC0
16	MTC1
17	"SD/MMC I/F 0" or "MS"
18	"SD/MMC I/F 1" or "MG"
19	GIO0
20	GIO1
21	GIO2
22	GIO3
23	GIO4
24	GIO5
25	GIO6
26	GIO7
27	GIO8
28	GIO9
29	GIO10
30	GIO11
31	GIO12
32	GIO13
33	GIO14
34	GIO15
35	PREVIEW
36	WDT
37	I2C
38	CLKC
39	(RSV)

4.2 Module Block

Figure 1 : INTC module block の予定

5. REGISTERS

Table 2 : INTC Register List

Register Name	Offset address	Description
FIQ0	0x00	Status of Interrupt mapped on FIQ 0
FIQ1	0x01	Status of Interrupt mapped on FIQ 1
FIQ2	0x02	Status of Interrupt mapped on FIQ 2
--	0x03	--
IRQ0	0x04	Status of Interrupt mapped on IRQ 0
IRQ1	0x05	Status of Interrupt mapped on IRQ 1
IRQ2	0x06	Status of Interrupt mapped on IRQ 2
--	0x07	--
FIQENTRY0	0x08	Entry address[15:0] for valid FIQ interrupt
FIQENTRY1	0x09	Entry address[28:16] for valid FIQ interrupt
--	0x0A	--
--	0x0B	--
IRQENTRY0	0x0C	Entry address[15:0] for valid IRQ interrupt
IRQENTRY1	0x0D	Entry address[28:16] for valid IRQ interrupt
--	0x0E	--
--	0x0F	--
FISEL0	0x10	FIQ set 0
FISEL1	0x11	FIQ set 1
FISEL2	0x12	FIQ set 2
--	0x13	--
EINT0	0x14	interrupt enable/disable 0
EINT1	0x15	interrupt enable/disable 1
EINT2	0x16	interrupt enable/disable 2
--	0x17	--
INTRAW	0x18	masked interrupt enable/disable for IRQ/FIQ
--	0x19	--
--	0x1A	--
--	0x1B	--
EABASE0	0x1C	interrupt entry table address 0
EABASE1	0x1D	interrupt entry table address 1
--	0x1E	--
--	0x1F	--
INTPRI0	0x20	Set 1 st /2 nd prioritized interrupt
INTPRI1	0x21	Set 3 rd /4 th prioritized interrupt
INTPRI2	0x22	Set 5 th /6 th prioritized interrupt
INTPRI3	0x23	Set 7 th /8 th prioritized interrupt
INTPRI4	0x24	Set 9 th /10 th prioritized interrupt
INTPRI5	0x25	Set 11 th /12 th prioritized interrupt
INTPRI6	0x26	Set 13 th /14 th prioritized interrupt
INTPRI7	0x27	Set 15 th /16 th prioritized interrupt
INTPRI8	0x28	Set 17 th /18 th prioritized interrupt
INTPRI9	0x29	Set 19 th /20 th prioritized interrupt
INTPRI10	0x2A	Set 21 st /22 nd prioritized interrupt
INTPRI11	0x2B	Set 23 rd /24 th prioritized interrupt
INTPRI12	0x2C	Set 25 th /26 th prioritized interrupt
INTPRI13	0x2D	Set 27 th /28 th prioritized interrupt
INTPRI14	0x2E	Set 29 th /30 th prioritized interrupt
INTPRI15	0x2F	Set 31 st /32 nd prioritized interrupt
INTPRI16	0x30	Set 33 rd /34 th prioritized interrupt

Register Name	Offset address	Description
INTPRI17	0x31	Set 35 th /36 th prioritized interrupt
INTPRI18	0x32	Set 37 th /38 th prioritized interrupt
INTPRI19	0x33	Set 39 th /the last prioritized interrupt

The following description will be translated to English.

FIQ0 (0003:0500) Offset : 0x00

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	FIQ15	FIQ14	FIQ13	FIQ12	FIQ11	FIQ10	FIQ09	FIQ08	FIQ07	FIQ06	FIQ05	FIQ04	FIQ03	FIQ02	FIQ01	FIQ00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Bits	Register Name	Description
15:0	FIQ[15:0]	FIQにマッピングされた割り込み要求の状態。0のビットに対応するFIQ割り込みがあったことを示します。EINTレジスタにより禁止状態にしてもARMへの割り込みが発生しないだけで、このレジスタの各ビットは割り込みの状態を反映しています。

FIQ1 (0003:0502) Offset : 0x01

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	FIQ31	FIQ30	FIQ29	FIQ28	FIQ27	FIQ26	FIQ25	FIQ24	FIQ23	FIQ22	FIQ21	FIQ20	FIQ19	FIQ18	FIQ17	FIQ16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Bits	Register Name	Description
15:0	FIQ[31:16]	FIQにマッピングされた割り込み要求の状態。0のビットに対応するFIQ割り込みがあったことを示します。EINTレジスタにより禁止状態にしてもARMへの割り込みが発生しないだけで、このレジスタの各ビットは割り込みの状態を反映しています。

FIQ2 (0003:0504) Offset : 0x02

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	FIQ39	FIQ38	FIQ37	FIQ36	FIQ35	FIQ34	FIQ33	FIQ32
R/W	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	1	1	1	1	1	1	1	1

Bits	Register Name	Description
7:0	FIQ[39:32]	FIQにマッピングされた割り込み要求の状態。0のビットに対応するFIQ割り込みがあったことを示します。EINTレジスタにより禁止状態にしてもARMへの割り込みが発生しないだけで、このレジスタの各ビットは割り込みの状態を反映しています。

IRQ0 (0003:0508) Offset : 0x04

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	IRQ15	IRQ14	IRQ13	IRQ12	IRQ11	IRQ10	IRQ09	IRQ08	IRQ07	IRQ06	IRQ05	IRQ04	IRQ03	IRQ02	IRQ01	IRQ00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Bits	Register Name	Description
15:0	IRQ[15:0]	IRQにマッピングされた割り込み要求の状態。0のビットに対応するIRQ割り込みがあったことを示す。EINTレジスタにより禁止状態にしてもARMへの割り込みが発生しないだけで、このレジスタの各ビットは割り込みの状態を反映しています。

IRQ1 (0003:050A) Offset : 0x05

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	IRQ31	IRQ30	IRQ29	IRQ28	IRQ27	IRQ26	IRQ25	IRQ24	IRQ23	IRQ22	IRQ21	IRQ20	IRQ19	IRQ18	IRQ17	IRQ16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Bits	Register Name	Description
15:0	IRQ[31:16]	IRQにマッピングされた割り込み要求の状態。0のビットに対応するIRQ割り込みがあったことを示す。EINTレジスタにより禁止状態にしてもARMへの割り込みが発生しないだけで、このレジスタの各ビットは割り込みの状態を反映しています。

IRQ2 (0003:050C) Offset : 0x06

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	IRQ39	IRQ38	IRQ37	IRQ36	IRQ35	IRQ34	IRQ33	IRQ32
R/W	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	1	1	1	1	1	1	1	1

Bits	Register Name	Description
7:0	IRQ [39:32]	IRQにマッピングされた割り込み要求の状態。0のビットに対応するIRQ割り込みがあったことを示す。EINTレジスタにより禁止状態にしてもARMへの割り込みが発生しないだけで、このレジスタの各ビットは割り込みの状態を反映しています。

FIQENTRY0(0003:0510) Offset : 0x08

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	FIQENTRY[15:0]															
R/W	R															
Default	0															

Bits	Register Name	Description
15:0	FIQENTRY0	有効なFIQ割り込みの中で最も優先順位の高い割り込みのサービスルーチンへのエントリ・アドレスの下位16bit

FIQENTRY1(0003:0512) Offset : 0x09

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	FIQENTRY[28:16]												
R/W	-	-	-	R												
Default	-	-	-	0												

Bits	Register Name	Description
12:0	FIQENTRY1	有効なFIQ割り込みの中で最も優先順位の高い割り込みのサービスルーチンへのエントリ・アドレスの上位13bit

IRQENTRY0(0003:0518) Offset : 0x0C

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	IRQENTRY[15:0]															
R/W	R															
Default	0															

Bits	Register Name	Description
15:0	IRQENTRY[15:0]	有効なIRQ割り込みの中で最も優先順位の高い割り込みのサービスルーチンへのエントリ・アドレスの下位16bit

IRQENTRY1(0003:051A) Offset : 0x0D

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	IRQENTRY[28:16]												
R/W	-	-	-	R												
Default	-	-	-	0												

Bits	Register Name	Description
12:0	IRQENTRY1	有効なIRQ割り込みの中で最も優先順位の高い割り込みのサービスルーチンへのエントリ・アドレスの上位13bit

FISEL0(0003:0520) Offset : 0x010

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	FISEL[15:0]															
R/W	R/W															
Default	0															

Bits	Register Name	Description
15:0	FISEL[15:0]	FIQに設定したい割り込み要因に対応するビットを1にします。 b15 INT15 MTC0 b14 INT14 USB b13 INT13 UART1 b12 INT12 UART0 b11 INT11 DSP HINT b10 INT10 External HOST b9 INT9 SERIAL1 b8 INT8 SERIAL0 b7 INT7 OSD b6 INT6 VIDEO I/F VD2 b5 INT5 VIDEO I/F VD1 b4 INT4 VIDEO I/F VD0 b3 INT3 TIMER3 b2 INT2 TIMER2 b1 INT1 TIMER1 b0 INT0 TIMER0

FISEL1 (0003:0522) Offset : 0x011

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	FISEL[31:16]															
R/W	R/W															
Default	0															

Bits	Register Name	Description
------	---------------	-------------

Bits	Register Name	Description
15:0	FISEL[31:16]	FIQに設定したい割り込み要因に対応するビットを1にします。 b15 INT31 GIO12 b14 INT30 GIO11 b13 INT29 GIO10 b12 INT28 GIO9 b11 INT27 GIO8 b10 INT26 GIO7 b9 INT25 GIO6 b8 INT24 GIO5 b7 INT23 GIO4 b6 INT22 GIO3 b5 INT21 GIO2 b4 INT20 GIO1 b3 INT19 GIO0 b2 INT18 “SD/MMC I/F 1” or “MG” b1 INT17 “SD/MMC I/F 0” or “MS” b0 INT16 MTC1

FISEL2 (0003:0524) Offset : 0x012

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	FISEL[39:32]							
R/W	-	-	-	-	-	-	-	-	R/W							
Default	-	-	-	-	-	-	-	-	0							

Bits	Register Name	Description
6:0	FISEL[39:32]	FIQに設定したい割り込み要因に対応するビットを1にします。 b7 INT39 (RSV) b6 INT38 CLKC b5 INT37 I2C b4 INT36 WDT b3 INT35 PREVIEW b2 INT34 GIO15 b1 INT33 GIO14 b0 INT32 GIO13

EINT0 (0003:0528) Offset : 0x014

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	EINT15	EINT14	EINT13	EINT12	EINT11	EINT10	EINT09	EINT08	EINT07	EINT06	EINT05	EINT04	EINT03	EINT02	EINT01	EINT00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	EINT0[15:0]	割り込み許可ビット。INT0からINT15までの割り込みの各ビットに相当し、それぞれの割り込みを許可または禁止します。 0 : 禁止 1 : 許可

EINT1 (0003:052A) Offset : 0x015

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	EINT31	EINT30	EINT29	EINT28	EINT27	EINT26	EINT25	EINT24	EINT23	EINT22	EINT21	EINT20	EINT19	EINT18	EINT17	EINT16
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	EINT[31:16]	割り込み許可ビット。INT16からINT31までの各ビットに相当し、それぞれの割り込みを許可または禁止します。 0: 禁止 1: 許可

EINT2 (0003:052C) Offset : 0x016

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	EINT39	EINT38	EINT37	EINT36	EINT35	EINT34	EINT33	EINT32
R/W	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	0	0	0	0	0	0	0	0

Bits	Register Name	Description
6:0	EINT[39:32]	割り込み許可ビット。INT32からINT39までの各ビットに相当し、それぞれの割り込みを許可または禁止します。 0: 禁止 1: 許可

INTRAW (0003:0530) Offset : 0x018

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	IRAW1	IRAW0
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0	0

Bits	Register Name	Description
15:2	RSV	リザーブ・ビット。未使用
1	IRAW1	IRQENTRYレジスタのアドレスに、マスクされた割り込みを反映させるかどうか設定します。 0: 反映させない 1: 反映させる
0	IRAW0	FIQENTRYレジスタのアドレスに、マスクされた割り込みを反映させるかどうか設定します。 0: 反映させない 1: 反映させる

EABASE0(0003:0538) Offset : 0x01C

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	EABASE[15:3]													RSV	SIZE	
R/W	R/W													-	R/W	
Default	0													-	0	

Bits	Register Name	Description
15:3	EABASE0[15:3]	割り込みエントリ・テーブルのベース・アドレス下位15:3を設定する。割り込みエントリ・テーブルは、8バイト・バウンダリから配置される。
1:0	SIZE	各テーブルのサイズを設定する。 0: 4バイト 1: 8バイト 2: 16バイト 3: 32バイト

EABASE1(0003:053A) Offset : 0x01D

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	EABASE[28:16]												
R/W	-	-	-	R/W												
Default	-	-	-	0												

Bits	Register Name	Description
12:0	EABASE1[12:0]	割り込みエントリ・テーブルのベース・アドレス上位28:16を設定する。

INTPRI0 (0003:0540) Offset : 0x020

各割り込みの優先順位を設定するレジスタ。優先順位は26レベルで1レベルに1つの割り込み要因を割り当てる。FIQにマッピングされた割り込みはFIQにマッピングされた他の割り込みとの間で、IRQにマッピングされた割り込みはIRQに設定された他の割り込みとの間で優先順位が決定される。そのためFIQ、IRQへのマッピングに関係なく設定できる。

Table 3 : INTERRUPT SOURCE LIST

Identify Number	Interrupt Source
0	TIMER0
1	TIMER1
2	TIMER2
3	TIMER3
4	VIDEO I/F VD0
5	VIDEO I/F VD1
6	VIDEO I/F VD2
7	OSD
8	SERIAL0
9	SERIAL1
10	External HOST
11	DSP HINT
12	UART0
13	UART1
14	USB
15	MTC0
16	MTC1
17	“SD/MMC I/F 0” or “MS”
18	“SD/MMC I/F 1” or “MG”
19	GIO0
20	GIO1
21	GIO2
22	GIO3
23	GIO4
24	GIO5
25	GIO6
26	GIO7
27	GIO8
28	GIO9
29	GIO10
30	GIO11
31	GIO12
32	GIO13
33	GIO14
34	GIO15
35	PREVIEW
36	WDT
37	I2C

38	CLKC
39	(RSV)

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV			PRI1				RSV	RSV				PRI0		
R/W	-	-			R/W				-	-				R/W		
Default	-	-			1				-	-				0		

Bits	Register Name	Description
13:8	PRI1[5:0]	優先順位が2番目に高い割り込み要因番号を設置する。
5:0	PRI0[5:0]	優先順位が最も高い割り込み要因番号を設置する。

INTPRI1 (0003:0542) Offset : 0x021

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV			PRI3				RSV	RSV				PRI2		
R/W	-	-			R/W				-	-				R/W		
Default	-	-			3				-	-				2		

Bits	Register Name	Description
13:8	PRI3[5:0]	優先順位が4番目に高い割り込み要因番号を設置する。
5:0	PRI2[5:0]	優先順位が3番目に高い割り込み要因番号を設置する。

INTPRI2 (0003:0544) Offset : 0x022

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV			PRI5				RSV	RSV				PRI4		
R/W	-	-			R/W				-	-				R/W		
Default	-	-			5				-	-				4		

Bits	Register Name	Description
13:8	PRI5[5:0]	優先順位が番目6に高い割り込み要因番号を設置する。
5:0	PRI4[5:0]	優先順位が番目5に高い割り込み要因番号を設置する。

INTPRI3 (0003:0546) Offset : 0x023

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV			PRI7				RSV	RSV				PRI6		
R/W	-	-			R/W				-	-				R/W		
Default	-	-			7				-	-				6		

Bits	Register Name	Description
13:8	PRI7[5:0]	優先順位が8番目に高い割り込み要因番号を設置する。
5:0	PRI6[5:0]	優先順位が7番目に高い割り込み要因番号を設置する。

INTPRI4 (0003:0548) Offset : 0x024

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV			PRI9				RSV	RSV				PRI8		
R/W	-	-			R/W				-	-				R/W		
Default	-	-			9				-	-				8		

Bits	Register Name	Description
13:8	PRI9[5:0]	優先順位が10番目に高い割り込み要因番号を設置する。
5:0	PRI8[5:0]	優先順位が9番目に高い割り込み要因番号を設置する。

INTPRI5 (0003:054A) Offset : 0x025

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI11						RSV	RSV	PRI10					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	11						-	-	10					

Bits	Register Name	Description
13:8	PRI11[5:0]	優先順位が12番目に高い割り込み要因番号を設置する。
5:0	PRI10[5:0]	優先順位が11番目に高い割り込み要因番号を設置する。

INTPRI6 (0003:054C) Offset : 0x026

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI13						RSV	RSV	PRI12					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	13						-	-	12					

Bits	Register Name	Description
13:8	PRI13[5:0]	優先順位が14番目に高い割り込み要因番号を設置する。
5:0	PRI12[5:0]	優先順位が13番目に高い割り込み要因番号を設置する。

INTPRI7 (0003:054E) Offset : 0x027

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI15						RSV	RSV	PRI14					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	15						-	-	14					

Bits	Register Name	Description
13:8	PRI15[5:0]	優先順位が16番目に高い割り込み要因番号を設置する。
5:0	PRI14[5:0]	優先順位が15番目に高い割り込み要因番号を設置する。

INTPRI8 (0003:0550) Offset : 0x028

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI17						RSV	RSV	PRI16					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	17						-	-	16					

Bits	Register Name	Description
13:8	PRI17[5:0]	優先順位が18番目に高い割り込み要因番号を設置する。
5:0	PRI16[5:0]	優先順位が17番目に高い割り込み要因番号を設置する。

INTPRI9 (0003:0552) Offset : 0x029

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI19						RSV	RSV	PRI18					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	19						-	-	18					

Bits	Register Name	Description
13:8	PRI19[5:0]	優先順位が20番目に高い割り込み要因番号を設置する。
5:0	PRI18[5:0]	優先順位が19番目に高い割り込み要因番号を設置する。

INTPRI10 (0003:0554) Offset : 0x02A

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI21						RSV	RSV	PRI20					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	21						-	-	20					

Bits	Register Name	Description
13:8	PRI21[5:0]	優先順位が22番目に高い割り込み要因番号を設置する。

Bits	Register Name	Description
5:0	PRI20[5:0]	優先順位が21番目に高い割り込み要因番号を設置する。

INTPRI11 (0003:0556) Offset : 0x02B

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI23						RSV	RSV	PRI22					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	23						-	-	22					

Bits	Register Name	Description
13:8	PRI23[5:0]	優先順位が24番目に高い割り込み要因番号を設置する。
5:0	PRI22[5:0]	優先順位が23番目に高い割り込み要因番号を設置する。

INTPRI12 (0003:0558) Offset : 0x02C

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI25						RSV	RSV	PRI24					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	25						-	-	24					

Bits	Register Name	Description
13:8	PRI25[5:0]	優先順位が26番目に高い割り込み要因番号を設置する。
5:0	PRI24[5:0]	優先順位が25番目に高い割り込み要因番号を設置する。

INTPRI13 (0003:055A) Offset : 0x02D

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI27						RSV	RSV	PRI26					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	27						-	-	26					

Bits	Register Name	Description
13:8	PRI27[5:0]	優先順位が28番目に高い割り込み要因番号を設置する。
5:0	PRI26[5:0]	優先順位が27番目に高い割り込み要因番号を設置する。

INTPRI14 (0003:055C) Offset : 0x02E

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI29						RSV	RSV	PRI28					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	29						-	-	28					

Bits	Register Name	Description
13:8	PRI29[5:0]	優先順位が30番目に高い割り込み要因番号を設置する。
5:0	PRI28[5:0]	優先順位が29番目に高い割り込み要因番号を設置する。

INTPRI15 (0003:055E) Offset : 0x02F

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI31						RSV	RSV	PRI30					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	31						-	-	30					

Bits	Register Name	Description
13:8	PRI31[5:0]	優先順位が32番目に高い割り込み要因番号を設置する。
5:0	PRI30[5:0]	優先順位が31番目に高い割り込み要因番号を設置する。

INTPRI16 (0003:0560) Offset : 0x030

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI33						RSV	RSV	PRI32					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	33						-	-	32					

Bits	Register Name	Description
13:8	PRI29[5:0]	優先順位が34番目に高い割り込み要因番号を設置する。
5:0	PRI28[5:0]	優先順位が33番目に高い割り込み要因番号を設置する。

INTPRI17 (0003:0562) Offset : 0x031

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI35						RSV	RSV	PRI34					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	35						-	-	34					

Bits	Register Name	Description
13:8	PRI35[5:0]	優先順位が36番目に高い割り込み要因番号を設置する。
5:0	PRI34[5:0]	優先順位が35番目に高い割り込み要因番号を設置する。

INTPRI18 (0003:0564) Offset : 0x032

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI37						RSV	RSV	PRI36					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	37						-	-	36					

Bits	Register Name	Description
13:8	PRI37[5:0]	優先順位が38番目に高い割り込み要因番号を設置する。
5:0	PRI36[5:0]	優先順位が37番目に高い割り込み要因番号を設置する。

INTPRI19 (0003:0566) Offset : 0x033

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRI39						RSV	RSV	PRI38					
R/W	-	-	R/W						-	-	R/W					
Default	-	-	39						-	-	38					

Bits	Register Name	Description
13:8	PRI39[5:0]	優先順位が最も低い割り込み要因番号を設置する。
5:0	PRI38[5:0]	優先順位が39番目に高い割り込み要因番号を設置する。

6. Interface

Table 4 : INTC Top-level I/O List

Pin Name	Bits	I/O	Fr/To	Description
Functional clocking / common signals				
rst_n	1	I	ext	Power on reset..
clk_arm	1	I	clk	ARM clock.
BUSC interface signals				
busc_ncs_intc	1	I	busc	Chip select. Active low.
busc_a	6	I	busc	Address input bus.

Pin Name	Bits	I/O	Fr/To	Description
busc_do	16	I	busc	Data input bus.
busc_nrw	1	I	busc	0:read / 1:write.
intc_do	16	O	busc	Data output bus.
INTERRUPT factor				
nirq_factor	40	I	(*1)	Interrupt request. Active low nirq_factor(39) should be tied to '1' in the upper level.
ARM interface signals				
intc_nfiq	1	O	ARM	FIQ
intc_nirq	1	O	ARM	IRQ
TEST				
tst_scan	1	I	tst	scan test mode enable signal

(*1) : Internal peripheral modules

7. TEST Methodology

none