

Serial I/F Design Specification

Ver beta.0.2

DM270

Digital Still Camera

Department: IMAGING

	Originator	Designer	Approval
Name	Yoshiyuki Aida		
Date	02/28/02		
Signature			

HISTORY

Version	Date	Author	Notes
Ver 0.0	02/28/02	Yoshiyuki Aida	Initial Release for DSC27.
Ver 0.1	03/15/02	Yoshiyuki Aida	Change Register
Ver0.2	05/22/02	Yoshiyuki Aida	Add one more endian setting

CONTENTS

1. ABSTRACT	5
2. REFERENCES	5
3. GLOSSARY	5
4. FUNCTION	5
4.1 BLOCK DIAGRAM	5
4.2 シリアル送受信	5
4.2.1 転送手順	6
4.2.2 その他の機能	6
4.2.3 Timing.....	7
4.3 DMA転送.....	7
4.3.1 転送手順	7
4.3.2 機能	7
4.3.3 DMA転送時のタイミングチャート.....	8
4.3.4 SDRAM Controller I/F	8
4.3.5 シリアル送信順とDMAアドレス, 要求バイト数, 読み出しデータの関係.....	9
4.3.6 シリアル受信順とDMAアドレス, 要求バイト数, 書きこみデータの関係	9
5. REGISTERS.....	10
5.1 DETAILED REGISTER	10
6. INTERFACE	13

TABLES

Table 3 : Serial Interface Register List	10
Table 4 : SIF Top-level I/O List.....	13

FIGURES

Figure 1 : SIF Block Diagram	5
Figure 2 : Timing Diagram.....	7
Figure 3 : DMA Timing Diagram	8
Figure 4 : SDRAM Controller I/F Timing Diagram	8
Table 1	9
Table 2	9

1. ABSTRACT

クロック同期式3線シリアル転送コントローラ。

2. REFERENCES

3. GLOSSARY

SIF Serial I/F

4. FUNCTION

4.1 Block Diagram




Figure 1 : SIF Block Diagram

4.2 シリアル送受信

4.2.1 転送手順

1. 送信レジスタ(8ビット)に送信データを書き込むことにより、データの送受信が開始。転送フラグXMITがアサートされる。
2. シリアルクロック出力(SCLK)の立下りに同期して送信レジスタTXDATAにセットしたデータがSDOポートより出力される。
3. SCLKの立ち上がりでSDIからのデータを受信バッファに取り込む。
4. 8ビットのデータの送受信が終了した時点で、転送終了割込みを発生。転送フラグは自動的にクリアされる。
5. 受信データはRXDATAレジスタから読める。

4.2.2 その他の機能

- ☐ 送受信データはMSBファーストとLSBファーストが選択可能。
- ☐ ビットレートはBRレジスタにより設定可能。計算式は以下のとおり。
Bit Rate = ARM Clock/((BR+1)x 2)
- ☐ 非転送時のクロックの極性を選択可能。
- ☐ マスタ、スレーブ選択可能。ダイナミックには切り替えない。
- ☐ default スレーブモード。

4.2.3 Timing




Figure 2 : Timing Diagram

4.3 DMA転送


Serial DMA転送はSIFモジュール専用のDMAコントローラを用いて行う。Serial 2チャンネルのうち0チャンネルのみがDMAをサポート。

4.3.1 転送手順

1. SIF を DMA モードに設定し、さらに転送元 SDRAM の転送開始アドレスおよび転送バイト数を設定する。
2. DMA 転送開始レジスタをセットすることで DMA 転送が開始する。
3. DMA 開始により、転送元の SDRAM のデータが1バイトずつ SIF モジュールのデータ送信レジスタに順次書き込まれ、書き込みと同時に書き込まれたデータがシリアルクロックの立ち下がりに同期して出力される。
4. DMA 開始後、最初のシリアルクロックの立ち下りに同期してデータイネーブル出力SDENが Hi から Low に変化、最終データ出力後、Hi に変化。
5. DMA 転送終了と同時に割込みが発生。

4.3.2 機能

- SDRAM からのデータ4バイトのエンディアンは以下の設定が可能。デフォルトは(a)とする。



4.3.3 DMA転送時のタイミングチャート




Figure 3 : DMA Timing Diagram

- 4バイト転送毎にDMA転送要求が発生するため、この期間はシリアル転送が中断。
- SIOコントローラの転送単位は1バイトなので、1バイト転送毎に1CPUクロック分だけシリアル転送が中断。

4.3.4 SDRAM Controller I/F




Figure 4 : SDRAM Controller I/F Timing Diagram

4.3.5 DMAシリアル送信時のエンディアン切り替え

SDRCからの読み出しデータ4バイトを D3 D2 D1 D0 (MSB=D3, LSB=D0) とする。

Table 1

PERM	sif_dma_addr	sif_dma_bcnt	シリアル送信順
0	4n	4	D0 D1 D2 D3
	4n	2	D0 D1
	4n+2	4	-
	4n+2	2	D2 D3
1	4n	4	D3 D2 D1 D0
	4n	2	D1 D0
	4n+2	4	-
	4n+2	2	D3 D2
2	4n	4	D1 D0 D3 D2
	4n	2	D1 D0
	4n+2	4	-
	4n+2	2	D3 D2
3	4n	4	D2 D3 D0 D1
	4n	2	D0 D1
	4n+2	4	-
	4n+2	2	D2D3

4.3.6 DMAシリアル受信時のエンディアン切り替え

シリアル受信がD0 D1 D2 D3とする。

Table 2

PERM	sif_dma_addr	sif_dma_bcnt	sif_dma_do
0	4n	4	D3 D2 D1 D0
	4n	2	D1 D0 D1 D0
	4n+2	4	-
	4n+2	2	D1 D0 D1 D0
1	4n	4	D0 D1 D2 D3
	4n	2	D0 D1 D0 D1
	4n+2	4	-
	4n+2	2	D0 D1 D0 D1
2	4n	4	D2 D3 D0 D1
	4n	2	D0 D1 D0 D1
	4n+2	4	-
	4n+2	2	D0 D1 D0 D1
3	4n	4	D1 D0 D3 D2
	4n	2	D1 D0 D1 D0
	4n+2	4	-
	4n+2	2	D1 D0 D1 D0

5. REGISTERS

Table 3 : Serial Interface Register List

Register Name	Offset address	Description
TXDATA	0x00	Data transmitter
RXDATA	0x01	Data receiver
SIOEN	0x02	Transmit enable
SIOMODE	0x03	SIO mode register
DMATRIG	0x04	DMA start trigger
DMAMODE	0x05	DMA mode
DMASTAD0	0x06	DMA start address0
DMASTAD1	0x07	DMA start address1
DMASTAT	0x08	DMA status

5.1 Detailed Register

TXDATA (0003:0200) Offset : 0x0

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	TXD7	TXD6	TXD5	TXD4	TXD3	TXD2	TXD1	TXD0
R/W	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:8	RSV	リザーブ・ビット。未使用
7:0	TXD7-TXD0	送信データ・レジスタ。このレジスタにデータをセットすると、送受信が開始される。リード時は書きこんだ値が読める。SIOENが0またはXMITが1の場合、書きこみ不可能。

RXDATA (0003:0202) Offset : 0x1

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	XMIT	RXD7	RXD6	RXD5	RXD4	RXD3	RXD2	RXD1	RXD0
R/W	-	-	-	-	-	-	-	R	R	R	R	R	R	R	R	R
Default	-	-	-	-	-	-	-	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:9	RSV	リザーブ・ビット。未使用
8	XMIT	送受信フラグ・ビット。 0 : 送受信完了 1 : 送受信中
7:0	RXD7-RXD0	受信データ・レジスタ。TXDATAレジスタにデータをセットし、送受信完了後、受信データが読める。

SIOEN (0003:0204) Offset : 0x2

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	SIOEN
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0

Bits	Register Name	Description
15:1	RSV	リザーブ・ビット。未使用

Bits	Register Name	Description
0	SIOEN	送信許可ビット。1にセットすると送信が許可される。禁止の場合は、TXDATAレジスタにデータを書きこむこともできない。 0: 送信禁止 1: 送信許可

SIOMODE (0003:0206) Offset : 0x3

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	SLVEN	SIOCLR	SCLKM	MSB	MSSEL	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
R/W	-	-	-	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	X	0	0	0	1	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:13	RSV	Reserved.
12	SLVEN	外部からのイネーブルをモニタする。
11	SIOCLR	レジスタクリアビット。1を書きこむとレジスタをクリア。 1の間ずっとレジスタにリセットがかかる。
10	SCLKM	シリアルクロックモード。非転送時のクロックの極性を設定。 0: 非転送時クロックレベル1 1: 非転送時クロックレベル0
9	MSB	LSBファースト・MSBファースト・ビット。 0: LSBファースト 1: MSBファースト
8	MSSEL	マスタースレイブの切り替え。 0: マスター 1: スレイブ
0	BR7-BR0	転送レート設定ビット。ビット・レートは、 $\text{Bit Rate} = \text{ARM Clock} / ((\text{設定値} + 1) \times 2)$ になる。

DMATRG (0003:0208) Offset : 0x4

SIF0のみサポート。

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	TRG
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0

Bits	Register Name	Description
15:1	RSV	Reserved.
0	TRG	DMA転送開始ビット。1をセットするとDMA転送が開始する。自動的に0にクリアされる。0の書きこみは意味を持たない。転送中に1をセットしても意味を持たない。非転送時、BRKと同時にセットした場合、TRGは無効。

DMAMODE (0003:020A) Offset : 0x5

SIF0のみサポート。

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	PRM1	PRM0	DIR	TXSZ10	TXSZ9	TXSZ8	TXSZ7	TXSZ6	TXSZ5	TXSZ4	TXSZ3	TXSZ2	TXSZ1	TXSZ0
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:14	RSV	Reserved.
13:12	PRM1-PRM0	DMA転送バイト順。

Bits	Register Name	Description
11	DIR	DMA転送方向。 0 : SIF to SDRAM 1 : SDRAM to SIF
10:0	TXSZ10-TXSZ0	転送バイト数。偶数のみ指定可能。

DMASTAD0(0003:020C) Offset : 0x6

SIF0のみサポート。

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	STAD15	STAD14	STAD13	STAD12	STAD11	STAD10	STAD9	STAD8	STAD7	STAD6	STAD5	STAD4	STAD3	STAD2	STAD1	STAD0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	STAD15-STAD0	SDRAMのDMA開始アドレス下位16ビット。偶数のみ指定可能。

DMASTAD1(0003:020E) Offset : 0x7

SIF0のみサポート。

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	STAD26	STAD25	STAD24	STAD23	STAD22	STAD21	STAD20	STAD19	STAD18	STAD17	STAD16
R/W	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:11	RSV	Reserved.
10:0	STAD26-STAD16	SDRAMのDMA開始アドレス上位11ビット。

DMASTAT(0003:0210) Offset : 0x8

SIF0のみサポート。

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RUN	RSV	RSV	RSV	RSV	REST10	REST9	REST8	REST7	REST6	REST5	REST4	REST3	REST2	REST1	REST0
R/W	R	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	-	-	-	-	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15	RUN	DMA転送フラグ。 0 : 転送終了。 1 : 転送中。
14:11	RSV	Reserved.
10:0	REST10-REST0	DMA転送バイト残量。

6. Interface

Table 4 : SIF Top-level I/O List

Pin Name	Bits	I/O	Fr/To	Description
Functional clocking / common signals				
rst_n	1	I	ext	Power on reset..
clk_arm	1	I	clk	ARM clock.
tst_scan	1	I	tst	SCAN mode.
Register access interface signals				
busc_ncs_sif	1	I	busc	Chip select. Active low.
busc_a	6	I	busc	Address input bus.
busc_nrw	1	I	busc	0:read / 1:write.
busc_do	16	I	busc	Data input bus.
sif_do	16	O	busc	Data output bus.
Interrupt request signals				
sif_nint	1	O	intc	Serial I/F interrupt request. Active low.
DMA signals				
sif_dma_req	1	O	sdrc	DMA request.
sdrc_dma_ack	1	I	sdrc	DMA acknowledge.
sif_dma_rnw	1	O	sdrc	DMA direction. 0:SIF to SDRC / 1:SDRC to SIF.
sif_dma_addr	27	O	sdrc	DMA address
sif_dma_bcmt	6	O	sdrc	Number of transfer bytes
sif_dma_do	32	O	sdrc	DMA data output bus.
sdrc_dma_do	32	I	sdrc	DMA data input bus.
External interface signals				
sif_sclkin	1	I	ext	Serial I/F clock input.
sif_nsclkin	1	I	clk	Serial I/F negative clock input
sif_sclkout	1	O	ext	Serial I/F clock output.
sif_sdout	1	O	ext	Serial I/F data output.
sif_sclk_oe	1	I	ext	Serial I/F clock output enable
sif_sdenin	1	I	ext	Serial I/F data enable input.
sif_sdenout	1	O	ext	Serial I/F data enable output.
sif_sdin	1	I	ext	Serial I/F data input.