

Watch Dog Timer Design Specification

Ver beta.0.0

DM270

Digital Still Camera

Department: IMAGING

	Originator	Designer	Approval
Name	Yoshiyuki Aida		
Date	04/05/02		
Signature			

HISTORY

Version	Date	Author	Notes
Ver 0.0	04/05/02	Yoshiyuki Aida	Initial Release for DM270.

CONTENTS

1. ABSTRACT	5
2. REFERENCES	5
3. GLOSSARY	5
4. FUNCTION	5
BLOCK DIAGRAM	5
4.2 ウォッチドッグ・タイマ	6
4.2.1 特徴	6
5. REGISTERS	6
5.1 DETAILED REGISTER	6
6. INTERFACE	7

TABLES

Table 1 : Serial Interface Register List	6
Table 2 : TMR Top-level I/O List.....	7

FIGURES

Figure 1 : TMR Block Diagram	5
------------------------------------	---

1. ABSTRACT

ウォッチドッグ・タイマ

2. REFERENCES

3. GLOSSARY

WDT Watch Dog Timer

4. FUNCTION

4.1 Block Diagram




Figure 1 : WDT Block Diagram

4.2 ウォッチドッグ・タイマ

4.2.1 特徴

ウォッチドッグ・タイマは、プログラムの暴走を監視するために用いられます。

設定時間内にウォッチドッグ・タイマがリセットされない場合、ウォッチドッグ・タイマはARMに対して、割り込みかリセットを発生します。外部に対してもリセットをかけることができます。

設定時間は、クロック周期 × (タイマ・プリスケール値+1) × (タイマ・カウント値) になります。

リセットの幅は外部クロック入力の32サイクルになる。

5. REGISTERS

Table 1 : Serial Interface Register List

Register Name	Offset address	Description
WDTMD	0x00	Mode select
WDRST	0x01	Watch Dog Timer reset
WDTPRCL	0x02	Watch Dog Timer prescaler
WDTVAl	0x03	Watch Dog Timer count value
WDTExRST	0x04	External reset enable

5.1 Detailed Register

WDTMD(0003:0400) Offset : 0x0

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	TST5	TST4	TST3	TST2	TST1	OS	TST0	WDTEN
R/W	-	-	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	-	-	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:8	RSV	リザーブ・ビット。未使用
7:3	TST5-TST1	テスト用ビット。"0"に設定してください。
2	OS	アウトプットの選択。 0: 割り込み 1: リセット
1	TST0	テスト用ビット。"0"に設定してください。
0	WDTEN	ウォッチドッグ・タイマイネーブル 0: Disable 1: Enable

WDRST (0003:0402) Offset : 0x1

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	WDRT
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	0

Bits	Register Name	Description
15:1	RSV	リザーブ・ビット。未使用
0	WDRT	ウォッチドッグ・タイマ・リセット。"1"を書くとウォッチドッグ・タイマをリセットします。

WDTPRCL (0003:0404) Offset : 0x2

Watch Dog Timer Design Specification Ver beta.0.0

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	WPS9	WPS8	WPS7	WPS6	WPS5	WPS4	WPS3	WPS2	WPS1	WPS0
R/W	-	-	-	-	-	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	-	-	-	-	-	-	0	1	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:10	RSV	リザーブ・ビット。未使用
9:0	WPS9-WPS0	ウォッチドッグ・タイマ・プリスケール値。この値で、クロックを分周する。分周比は設定値 + 1になります。

WDTVAL (0003:0406) Offset : 0x3

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	WTV15	WTV14	WTV13	WTV12	WTV11	WTV10	WTV9	WTV8	WTV7	WTV6	WTV5	WTV4	WTV3	WTV2	WTV1	WTV0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Default	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0

Bits	Register Name	Description
15:0	WTV15-WTV0	ウォッチドッグ・タイマ・カウント値。設定値でカウントし、ARMに対し割り込みまたはリセットを発生します。WDTPRSCと組み合わせでウォッチドッグ・タイマの検出時間を設定します。 検出時間 = (WDTPRSC + 1) × (WTV15-WTV0) / (外部クロック入力)

WDTEXRST (0003:0408) Offset : 0x4

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Name	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	RSV	WERST
R/W	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	R/W
Default	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	1

Bits	Register Name	Description
15:1	RSV	リザーブ・ビット。未使用
0	WERST	ウォッチドッグ・タイマ・リセット信号。 0: 外部リセット出力ピンを、強制的に"Low"にします。 1: ARMへのリセット信号を出力ピンに出力します。

6. Interface

Table 2 : TMR Top-level I/O List

Pin Name	Bits	I/O	Fr/To	Description
Functional clocking / common signals				
rst_n	1	I	ext	Power on reset.
clk_arm	1	I	clkc	ARM clock.
clk_xi	1	I	clkc	Timer clock
tst_scan	1	I	tst	SCAN mode.
Register access interface signals				
busc_ncs	1	I	busc	Chip select. Active low.
busc_a	6	I	busc	Address input bus.
busc_nrw	1	I	busc	0:read / 1:write.
busc_do	16	I	busc	Data input bus.
wdt_do	16	O	busc	Data output bus.
Interrupt request signals				
wdt_nint	1	O	intc	Watch dog timer interrupt request. Active low.

Pin Name	Bits	I/O	Fr/To	Description
Reset signals				
wdt_rst_arm	1	O	ARM	ARM reset signal. Active low
wdt_rst_ext	1	O	ext	Extarnal reset signal. Active low.