



Preliminary Data Book

GMX1000

High Performance Multi-media Processor

Ver 4.7

August 31, 2005

Advanced Digital Chips Inc.

GMX1000
High Performance Video Processor
Data Book

© 2003 Advanced Digital Chips Inc.

All right reserved. No part of this document may be reproduced in any form without written permission from Advanced Digital Chips Inc.

Advanced Digital Chips Inc. reserves the right to change in its products or product specification to improve function or design at any time, without notice.

Office

4th Floor, Sam Kwang Bldg. 21-4, Samsung-Dong,
Kangnam-Ku, Seoul, 135-090 Korea

Tel : +82-2-545-4898
Fax : +82-2-545-4897
URL : <http://www.adc.co.kr>

CONTENTS

1	DESCRIPTIONS AND FEATURES	9
1.1	GENERAL DESCRIPTION.....	9
1.2	FEATURES	9
2	BLOCK DIAGRAM & PIN DESCRIPTION	11
2.1	BLOCK DIAGRAM	11
2.2	PACKAGE DIMENSION	12
2.3	PIN INFORMATION	13
2.4	PIN DESCRIPTION	18
3	REGISTER DESCRIPTIONS.....	27
3.1	SYSTEM.....	29
3.1.1	System ID Register (SYSID).....	29
3.1.2	Configuration Register (CFGR)	29
3.2	PIN MUX	30
3.2.1	Pin Mux Control Register 0 (PINMUX0)	30
3.2.2	Pin Mux Control Register 1 (PINMUX1)	31
3.2.3	Pin Mux Control Register 2 (PINMUX2)	32
3.2.4	Pin Mux Control Register 3 (PINMUX3)	33
3.2.5	Pin Mux Control Register 4 (PINMUX4)	34
3.2.6	Pin Mux Control Register 5 (PINMUX5)	35
3.2.7	Pin Mux Control Register 6 (PINMUX6)	36
3.3	LOCAL/FRAME & TEXTURE MEMORY CONTROL REGISTERS	37
3.3.1	Local/Frame Memory Bank Control Register (LFBNKCONn)	37
3.3.2	Local / Frame SDRAM Feedback Clock & Refresh Control	41
3.3.3	Frame Memory Area Start Address	42
3.3.4	1 MHz Frequency Generation : Source Clock = Main Clock	42
3.3.5	OSI ROM Control Register (OSIROMCON).....	43
3.3.6	Texture Memory Control Register (TMCON).....	44
3.3.7	Texture SDRAM Feedback Clock & Refresh Control.....	44
3.3.8	Texture Memory Area Start Address	45
3.4	GENERAL DMA	46
3.4.1	GDMA Interrupt Status Register (GDMAISR)	52
3.4.2	GDMA Interrupt Mask Register (GDMAIMR)	52
3.4.3	GDMA Enable Status Register (GDMAESR)	52
3.4.4	GDMA Request Status & Synchronization Register (GDMARSSR)	53
3.4.5	GDMA Configuration Register (GDMACFGR)	54
3.4.6	GDMA Last Request Register (GDMALRR).....	54
3.4.7	GDMA Control Register (GDMACn)	55
3.4.8	GDMA Source Address Register (GDMASn)	56
3.4.9	GDMA Destination Address Register (GDMADn)	56
3.4.10	GDMA Transfer Count Register (GDMATn).....	56
3.4.11	GDMA Descriptor Table Address Register (GDMADTn)	56
3.5	INTERRUPT CONTROLLER	57
3.5.1	External Interrupt Source Select & Interrupt Mode Register (INTMOD)	58
3.5.2	Interrupt Vector Register (INTVEC).....	59
3.5.3	Interrupt Vector Clear Register (INTVECCLR)	60
3.5.4	Interrupt Enable Register (INTEN)	61
3.5.5	Interrupt Status Register (INTST).....	62
3.5.6	Interrupt Priority Programmable Register (INPPRn)	63
3.6	NAND FLASH CONTROLLER.....	65
3.6.1	NAND Flash Memory Control Register (NFMCON)	68
3.6.2	NAND Flash Memory Command Set Register (NFMCMD).....	68
3.6.3	NAND Flash Memory Address Register (NFMADDR).....	68
3.6.4	NAND Flash Memory Data Register (NFMDATA)	69
3.6.5	NAND Flash Memory Operation Status Register (NFMSTAT)	69

3.6.6	NAND Flash Memory ECC(Error Correction Code) Register(NFMECC).....	70
3.6.7	NAND Flash Memory Configuration Register (NFMCFG).....	70
3.7	CRT CONTROLLER	71
3.7.1	CRT Base Address.....	72
3.7.2	CRT Horizontal Total.....	72
3.7.3	CRT Horizontal Blank Start.....	72
3.7.4	CRT Horizontal Sync Start.....	72
3.7.5	CRT Horizontal Sync End.....	72
3.7.6	CRT Vertical Total.....	72
3.7.7	CRT Vertical Blank Start.....	72
3.7.8	CRT Vertical Sync Start.....	73
3.7.9	CRT Vertical Sync End.....	73
3.7.10	CRT Current X Position.....	73
3.7.11	CRT Current Y Position.....	73
3.7.12	CRT Status.....	73
3.7.13	CRT Configuration.....	74
3.7.14	Transparency Color Key Register.....	76
3.7.15	Overlay & DAC Control Register.....	76
3.7.16	Color Burst(CBF) Register.....	77
3.7.17	VESA Power Management.....	77
3.8	VIDEO ENCODER.....	80
3.8.1	Multi-Standard.....	80
3.8.2	Functions.....	80
3.8.3	General Description.....	81
3.8.4	Control Registers.....	86
3.8.5	Enc_Mode Register.....	86
3.8.6	Enc_Hue Adjust Register.....	87
3.8.7	Enc_VPC Register.....	87
3.8.8	Enc_HPC Register.....	88
3.8.9	Enc_Test Register.....	88
3.9	GRAPHIC CONTROLLER.....	89
3.9.1	Packet Write Pointer Register.....	89
3.9.2	Packet Read Pointer Register.....	89
3.9.3	Rendering Control Register.....	89
3.9.4	Current Display Bank Register.....	90
3.9.5	Flip Command Count Register.....	90
3.9.6	Non-Texture Memory Mode Register.....	90
3.10	IMAGE CAPTURE ENGINE.....	92
3.10.1	Description.....	92
3.10.2	Features.....	92
3.10.3	Block Diagram.....	92
3.10.4	Operational Descriptions.....	93
3.10.5	Engine Control Register.....	93
3.10.6	Pixel Gain Control Register.....	95
3.10.7	X Coordinate Down Scaling Control Register.....	95
3.10.8	Y Coordinate Down Scaling Control Register.....	96
3.10.9	Rendering X Start Point Register.....	96
3.10.10	Rendering Y Start Point Register.....	96
3.11	IDE CONTROLLER.....	97
3.11.1	Control Register (IDECR).....	100
3.11.2	Transfer Timing Register (IDETR).....	100
3.11.3	Status Register (IDESR).....	101
3.11.4	IDE Input Data Register (IDERS).....	101
3.11.5	IDE Memory Address Register (IDEMA).....	102
3.11.6	IDE Address Setting Register (IDECSXDA).....	102
3.12	PLL & POWER MANAGEMENT.....	103
3.12.1	Main Clock Source Select Register (CLOCKSEL).....	103
3.12.2	PLL Control Register (PLLCON).....	103
3.12.3	PLL Program Register (PLLPGM).....	104
3.12.4	PLL Clock Masking Register (PLLCMR).....	104
3.13	VOICE RECORDER.....	105
3.13.1	Voice Recorder Description & Block Diagram.....	105

3.13.2	Sound Engine Interface (Timing Diagram)	106
3.13.3	Voice Recorder Control Register.....	108
3.13.4	Voice Recorder Recorded Data Register	108
3.13.5	Voice Recorder Playing Data Register.....	108
3.13.6	Voice Recorder Status Register	109
3.14	CRT GUN	110
3.14.1	Description	110
3.14.2	Features.....	110
3.14.3	Block Diagram.....	110
3.14.4	Operational Descriptions	110
3.14.5	CRT GUN Control Register (GUNCON).....	111
3.14.6	CRT GUN #0 / #1 X Position.....	111
3.14.7	CRT GUN #0 / #1 Y Position	111
3.14.8	CRT GUN Status (Interrupt Pending) Register (GUNSTA).....	111
3.14.9	CRT GUN Group Interrupt Handling.....	112
3.15	UART	113
3.15.1	UART Channel 0/1/2/3 Control Register (UCON0 / UCON1 / UCON2 / UCON3).....	113
3.15.2	UART Channel 0/1/2/3 Status Register (USTAT0 / USTAT1 / USTAT2 / USTAT3).....	119
3.15.3	UART Channel 0/1/2/3 Transmit Buffer Register (UTXB0 / UTXB1 / UTXB2 / UTXB3)	120
3.15.4	UART Channel 0/1/2/3 Receive Buffer Register (URXB0 / URXB1 / URXB2 / URXB3).....	120
3.15.5	UART Channel 0/1/2/3 Baud Rate Divisor Register (UBDR0 / UBDR1 / UBDR2 / UBDR3).....	121
3.16	PULSE WIDTH MODULATION CH. 0, 1 / TIMER CH. 4, 5	122
3.16.1	PWM / Timer Control Register (PTCON0/1)	123
3.16.2	PWM Duty Register / Timer Up-counter Register (PMDTY0/1)	123
3.16.3	PWM Period Register (PMPRD0/1).....	123
3.16.4	Pulse Count Register / Timer Count Register (PULCNT0/1)	123
3.17	PULSE PERIOD MEASUREMENT	124
3.17.1	PPM Control Register (PPMCON)	126
3.17.2	PPM Pulse Width Register (PPMPWR)	126
3.18	KEY SCAN	127
3.18.1	Description	127
3.18.2	Features.....	127
3.18.3	Block Diagram.....	127
3.18.4	Operational Descriptions	127
3.18.5	Key Scan Control Register.....	128
3.18.6	Key Scan Counter Register	128
3.18.7	Key Pad Data Register 1	128
3.18.8	Key Pad Data Register 2	129
3.19	ADC.....	130
3.19.1	ADC Control Register(ADCON)	130
3.19.2	ADC Data Register (ADCDAT).....	130
3.20	I2S CONTROLLER	133
3.20.1	I2S Control Register (I2SCON).....	133
3.20.2	I2S Transmit Mode Register (I2STXMOD).....	133
3.20.3	I2S Receive Mode Register (I2SRXMOD)	134
3.20.4	I2S Pre-scaler Register (I2SPSR).....	134
3.20.5	I2S Status Register (I2SSTAT).....	135
3.20.6	I2S Tx FIFO Register (I2STXB).....	135
3.20.7	I2S Rx FIFO Register (I2SRXB)	135
3.21	USB CONTROLLER.....	136
3.21.1	Function Address Register (FA)	137
3.21.2	Power Management Register (PM)	137
3.21.3	Interrupt Registers.....	138
3.21.3.1	Endpoint interrupt Registers (EI).....	138
3.21.3.2	USB Interrupt Registers (UI)	139
3.21.4	Interrupt Enable Registers.....	139
3.21.4.1	Endpoint Interrupt Enable Register (EIE)	139
3.21.4.2	USB Interrupt Enable Register (UIE).....	139
3.21.5	Frame Number Registers (LBFN, HBFN)	140
3.21.6	Index Register (IND)	140
3.21.7	MAXP Register(IMP)	140
3.21.8	EP0 Control Register (E0C).....	141
3.21.9	IN Control Registers.....	142

3.21.9.1	IN-Control Register (IC1).....	142
3.21.9.2	IN Control Register 2(IC2)	143
3.21.10	OUT Control Registers.....	143
3.21.10.1	OUT Control Register 1(OC1).....	143
3.21.10.2	OUT Control Register 2 (OC2).....	144
3.21.11	OUT Write Count Registers	144
3.21.12	Endpoint FIFO Access Registers	145
3.22	WATCH DOG TIMER.....	146
3.22.1	Watch Dog Timer Control Register (WDCON).....	146
3.22.2	Watch Dog Timer Count Register (WDCNT).....	146
3.23	TIMER	147
3.23.1	Timer Control Register.....	147
3.23.2	Timer Count Register	147
3.23.3	Timer Up-Counter Register.....	147
3.24	PIO	150
3.24.1	PIO Mode Register 0 (PIOMOD0)	151
3.24.2	PIO Mode Register 1 (PIOMOD1)	152
3.24.3	PIO Mode Register 2 (PIOMOD2)	153
3.24.4	PIO Latched Output Data Register 0 (PIOLDAT0)	154
3.24.5	PIO Latched Output Data Register 1 (PIOLDAT1)	154
3.24.6	PIO Latched Output Data Register 2 (PIOLDAT2)	154
3.24.7	PIO External Data Register (PIOEDAT0).....	155
3.24.8	PIO External Data Register (PIOEDAT1).....	155
3.24.9	PIO External Data Register (PIOEDAT2).....	155
3.25	AE32000 SYSTEM CO-PROCESSOR	156
3.25.1	General Descriptions	156
3.25.2	System Co-processor Register Descriptions	157
3.25.2.1	Status Register(Read Only)	157
3.25.2.2	Master Command Register	158
3.25.2.3	Supervisor/OSI Stack Pointer Register.....	159
3.25.2.4	User Stack Pointer Register	159
3.25.2.5	Vector Base Register.....	159
3.25.2.6	Cache Invalidation Register.....	159
3.25.2.7	Memory Bank Register	159
3.25.2.8	Sub-bank Index/Configuration Register	160
3.25.2.9	TLB Index Register.....	160
3.25.2.10	TLB Virtual Address Register.....	161
3.25.2.11	TLB Physical Address Register	161
3.25.2.12	Sub-bank Address Register : Indexed by SCP %R8.....	161
3.25.2.13	General Access Point Data Register	162
3.25.2.14	General Access Point Index Register	162
3.25.2.15	OSI RS-232C Transmit Data Register	162
3.25.2.16	OSI RS-232C Receive Data Register.....	162
3.25.2.17	OSI Index Register	162
3.25.2.18	OSI Control / Status / Data Register	162

Figures

그림 2-1 Top Block Diagram	11
그림 2-2 Package Dimension	12
그림 3-1 ROM/SRAM/IO Timing Diagram	38
그림 3-2 Structure of DMA Controller	46
그림 3-3 Structure of DMA Descriptor	48
그림 3-4 Example of DMA Descriptor flow	49
그림 3-5 Interrupt Trigger Mode Description	58
그림 3-6 Nand Flash Controller Block Diagram	65
그림 3-7 Transmission through Internal Memory of Nand Flash Controller	66
그림 3-8 Read/Write Timing Diagram of Nand Flash Memory of Nand Flash Controller	67
그림 3-9 CRTC TV/VGA mode & Horizontal reg. Timing	79
그림 3-10 CRTC Horizontal, Vertical Sync / Blank Timing	79
그림 3-11 Video Encoder Block Diagram	81
그림 3-12 Video Encoder Relationship between Encoder Timing Signals and Data	82
그림 3-13 Video Encoder Relationship between Enc_VAV and Enc_HAV	82
그림 3-14 In Master mode of Video Encoder, Relationship between Enc_VAV & Enc_VPC reg.	83
그림 3-15 Video Encoder NTSC System CVBS Timing & Color Burst Phase	84
그림 3-16 Video Encoder PAL System CVBS Timing & Color Burst Phase	84
그림 3-17 Image Capture Engine Block Diagram	92
그림 3-18 Frame Buffer Switching & Pipe Line Operation	94
그림 3-19 Frame Buffer Assignment	94
그림 3-20 PIO Transfer Timing in IDE Controller	97
그림 3-21 DMA Transfer Timing in IDE Controller	98
그림 3-22 Voice Recorder Block Diagram	105
그림 3-23 Interface Timing Diagram between Voice Recorder and Sound Engine	106
그림 3-24 CRT GUN Block Diagram	110
그림 3-25 CRT GUN Interrupt Handling	112
그림 3-26 UART Rx/Tx Interrupt and Data Flow	113
그림 3-27 UART Rx/Tx Normal/Infra-Red Mode	114
그림 3-28 UART Loop-back Test Mode	114
그림 3-29 UART Register Setting and Data Format	117
그림 3-30 PWM Output Waveform	122
그림 3-31 PPM Register Setting and Pulse Detection	125
그림 3-32 Key Scan Block Diagram	127
그림 3-33 ADC Timing Diagram	131
그림 3-34 Function Block Diagram of Timer	148
그림 3-35 Interrupt Timing in Periodic Count Mode	149
그림 3-36 Interrupt Timing in One-shot Count Mode	149

Tables

표 3-1 GMX1000 Memory Map	27
표 3-2 GMX1000 Virtual Memory Map	27
표 3-3 GMX1000 Register Offset Address	28
표 3-4 DMA Registers Table	47
표 3-5 DMA Descriptor summary	48
표 3-6 Interrupt Vector & Priority	60
표 3-7 National TV Signal Standard	78
표 3-8 Registers Programming Resolution Reference Table for CRTC	79
표 3-9 Video Multi-Standard	80
표 3-10 Rendering Engine Command Packet	91
표 3-11 ATA IO Registers List	101
표 3-12 Frequency by M, P, S value of PLL	104
표 3-13 UART Baud Rate Setting	121
표 3-14 USB Core Registers List	136
표 3-15 Watch-Dog Timer Counter Setting	146
표 3-16 PIO Port In/Out Control	150
표 3-17 CP0 Register List	157

1 DESCRIPTIONS AND FEATURES

1.1 General Description

ADC's GMX1000 32bit EISC microcontroller is designed to provide a cost-effective and high performance microcontroller solution for Multimedia using Graphic Engine and Sound Engine. The GMX1000 integrated microprocessor combines a 32bit EISC(AE32000C) processor core with several peripheral functions such as timer, serial interface and etc. To speed program execution, the on-chip cache SRAM provided one-cycle access to code and data. GMX1000 supports video format for NTSC/PAL display monitor, it can be in local mode only for internal video image and remote mode for external video signal overlay.

AE32000C is the family in EISC series and is optimized for Embedded Application and the general purpose 32bit and high-performance microprocessor. For all of this, EISC makes code-density higher as taking the excellence of CISC and employs Simple Instruction Set to simplify hardware.

GMX1000 can provide the cost-effective and high performance system solution such as karaoke, video editor, photo sticker and etc.

1.2 Features

32bit EISC(AE32000C) Processor Core

- Based On EISC Instruction Set Architecture.
- High Performance Integer Processing Core with DSP Capabilities
- 5-Stage Pipelining, Harvard Architecture, 16 General Purpose Registers (GPR) and 9 Special Purpose Registers (SPR)
- Supports AMBA 2.0 – AHB Master

On-Chip Cache Controller

- Separated On-Chip Instruction/Data Cache
- 4-way Set Associative, 8KByte Instruction Cache, 8KByte Data Cache

On-Chip Memory Management Unit

- Memory Protection Capabilities Based on Memory Bank and Sub-banking Scheme
- Separated On-Chip Instruction/Data TLB, 4-Way Set Associative, 128-Entry

DSP function

- Saturated Add, Average, Sum of Product, Pack
- Shift/Rotate, ABS, Min/Max
- Address Unit – Next Address, Reverse Address, Auto address
- 32 bit signed/unsigned multiply
- 32 bit signed multiply and accumulate

CRT Controller

- Supports VGA, TFT LCD and NTSC / PAL Display Monitor
- Supports display resolution up to 1024 x 1024
- Support VESA DPMS for VGA monitor
- Horizontal and Vertical double scan control
- Serialization RGB data and 256 x 16 FIFO controls in CRTIC block
- Gun Interface : **Next Version Support**

Video Signal Processing

- Supports Internal Video Display Mode(Local Mode) and External Video & Overlay Mode(Remote Mode)
- Supports External Sync. Detection

Video Encoder

- Supports CVBS Analog Output for TV
- Supports NTSC/PAL Display Mode

Graphic Engine

- Designed Based on OpenGL's Double buffer Architecture.
- Supports 16/8/4 bit color mode. (Internally 24bpp processing)
- Supports Tile Addressing / Font Addressing modes
- Texture Mapping (Zoom In / Out, Rotate, Iteration, Clipping)
- Shading/ Alpha Blending / Transparency / Dithering (2X2, 4X4)
- Supports Non-Texture Memory Mode.

Video Decoder Interface Module(Including Image Capture Engine)

- Supports Data Input Format 4:2:2, 8bit YCbCr
- Supports Interlace / Non-interlace Mode.
- Color Space Conversion.
- R/G/B Gain Control.
- X/Y Down Scaling Mode & Display Position Control

Local Memory

- Local / Frame Shared Memory (Local / Frame / Texture @ Non-texture memory mode)
- 64Mbyte Address Space per each Bank
- Support 7 Memory Banks
- Supports External Wait Signal to Expand The Bus Cycle
- Supports Self-refresh Mode in SDRAM for Power-down
- Supports SDRAM and Asynchronous type devices.
- 8/16bit memory bus (16bit fixed @ SDRAM Interface)
- Includes direct write FIFO to enable fast burst mode write to frame buffer by the CPU
- Nand Flash Controller & Nand Flash DMA & Boot Loader

Texture Memory

- Max 64Mbyte Address Space
- 16bit fixed memory bus

Sound Engine

- Maximum 64 Polyphony, 32CH, 2Port, Stereo 16-Bit
- SC-88 Map Compatible Sound Set (546 sounds + 15 drum sets)
- Sampling Rate 22Khz ~ 44.1Khz, SC-88 Full-Set 44.1Khz : 64M bit
- Reverberation, Chorus, Delay, TVF Effect, Parameter EQ
- Professional Stereo MIC Echo Process (Delay, Mix, Reverberation, Chorus, Harmonizer Function)
- Supports 8/16bit PCM, 8bit μ -law Wave Format
- 2 Port MPU-401
- 2Ch. Input, 4Ch. Output, Audio Codec I/F

Peripheral functions

- 2 Ch. GDMA
- I2S
- Key Scan (Max. 5 x 5)
- Programmable Priority Interrupt controller
- 4 Ch. 32 bit Counter for timer
- Watch dog Timer
- 4 Ch. UART with 16 * 8 bit FIFO
- USB 1.1 Device Controller (supports only full speed(12Mbs))
- GPIO
- 2 Ch. PWM or Timer
- 1 Ch. PPM
- Voice Recorder Controller
- IDE Controller (ATA3 Compatible)
- Nand Flash Controller (supports Auto boot mode)

Integration

- Embedded 4 Ch. ADC
- Embedded 4 Ch. DAC
- Embedded PLL
- JTAG (Boundary Scan Test)
- Supports Memory BIST
- Full Scan

Process

- 0.18 μ m Standard CMOS Process
- 1.8V Core Voltage and 3.3V I/O Voltage Operation
- 272 FBGA

2 BLOCK DIAGRAM & PIN DESCRIPTION

2.1 Block Diagram




그림 2-1 Top Block Diagram

2.2 Package Dimension




그림 2-2 Package Dimension

2.3 Pin Information

I : Input pin O: Output pin B: Bi-directional pin
PWR : VDD pin GND : VSS pin

Pad No.	Ball No.	PIN Name	I/O	Entity name	Output drive current	Pull up/down	I/O interface
1	C3	VD[6] / DEC_D[6]	B	phbct8	8mA		
2	B1	VD[7] / DEC_D[7]	B	phbct8	8mA		
3	C2	VD[8] / DEC_ACTIVE	B	phbct8	8mA		
4	D3	VD[9] / DEC_FIELD	B	phbct8	8mA		
5	C1	VD[10]	B	phbct8	8mA		
6	D2	VD[11]	B	phbct8	8mA		
7	D4	vdd1ih	PWR	vdd1ih			
8	D1	vss3ip	GND	vss3ip			
9	E5	VD[12]	B	phbct8	8mA		
10	E3	VD[13]	B	phbct8	8mA		
11	E2	VD[14]	B	phbct8	8mA		
12	E4	VD[15]	B	phbct8	8mA		
13	E1	TRST	I	phticu		Pull Up	
14	F3	TDI	I	phticu		Pull Up	
15	F2	TCK	I	phtic			
16	F1	TMS	I	phticu		Pull Up	
17	F5	TDO	O	phot8	8mA		
18	F4	SDATA_ADC / I2S_SDATA_ADC	I	phtic			
19	G3	SCK_ADC / I2S_SCK_ADC	O	phob8	8mA		
20	G4	LRCK_ADC / I2S_LRCK_ADC	O	phob8	8mA		
21	G1	SDATA_DAC[1] / I2S_SDATA_DAC[1]	O	phob8	8mA		
22	G5	SDATA_DAC[0] / I2S_SDATA_DAC[0]	O	phob8	8mA		
23	G2	SCK_DAC / I2S_SCK_DAC	O	phob8	8mA		
24	G6	LRCK_DAC / I2S_LRCK_DAC	O	phob8	8mA		
25	H1	vdd3op	PWR	vdd3op			
26	G7	vss3o	GND	vss3o			
27	H4	SMCK / I2S_SMCK	O	phob8	8mA		
28	H2	WaveROM_Addr[23] / DREQX[1] / PIO55	B	phbct8	8mA		
29	H3	WaveROM_Addr[22] / DACKX[1] / PIO56	B	phbct8	8mA		
30	H5	WaveROM_Addr[21] / PIO57	B	phbct8	8mA		
31	H6	WaveROM_Addr[20] / PIO58	B	phbct8	8mA		
32	J1	WaveROM_Addr[19] / ATA_DATA[15] / PIO59	B	phbct8	8mA		
33	J3	WaveROM_Addr[18] / ATA_DATA[14] / PIO60	B	phbct8	8mA		
34	J5	vdd1ih	PWR	vdd1ih			
35	J2	vss3ip	GND	vss3ip			
36	J4	WaveROM_Addr[17] / ATA_DATA[13] / PIO61	B	phbct8	8mA		
37	J6	WaveROM_Addr[16] / ATA_DATA[12] / PIO62	B	phbct8	8mA		
38	J7	WaveROM_Addr[15] / ATA_DATA[11] / PIO63	B	phbct8	8mA		
39	K3	WaveROM_Addr[14] / ATA_DATA[10] / PIO64	B	phbct8	8mA		
40	K2	WaveROM_Addr[13] / ATA_DATA[9] / PIO65	B	phbct8	8mA		
41	K4	WaveROM_Addr[12] / ATA_DATA[8] / PIO66	B	phbct8	8mA		
42	K1	WaveROM_Addr[11] / ATA_RESET# / PIO67	B	phbct8	8mA		
43	K5	vdd1ih	PWR	vdd1ih			
44	K6	vss3ip	GND	vss3ip			
45	L6	WaveROM_Addr[10] / ATA_IORDY / PIO68	B	phbct8	8mA		
46	L3	WaveROM_Addr[9] / ATA_IRQ / PIO69	B	phbct8	8mA		
47	L1	WaveROM_Addr[8] / ATA_DREQ / PIO70	B	phbct8	8mA		
48	L2	WaveROM_Addr[7] / ATA_IOR# / PIO71	B	phbct8	8mA		
49	L5	WaveROM_Addr[6] / ATA_IOW# / PIO72	B	phbct8	8mA		
50	L4	WaveROM_Addr[5] / ATA_DACK# / PIO73	B	phbct8	8mA		
51	M3	WaveROM_Addr[4] / ATA_CS#[1] / PIO74	B	phbct8	8mA		
52	M1	WaveROM_Addr[3] / ATA_CS#[0] / PIO75	B	phbct8	8mA		
53	M4	WaveROM_Addr[2] / ATA_Addr[2] / PIO76	B	phbct8	8mA		

54	M2	WaveROM_Addr[1] / ATA_Addr[1] / PIO77	B	phbct8	8mA		
55	N1	WaveROM_Addr[0] / ATA_Addr[0] / PIO78	B	phbct8	8mA		
56	N3	WaveROM_Data[7] / ATA_Data[7] / PIO79	B	phtbct6	6mA		
57	N2	WaveROM_Data[6] / ATA_Data[6] / PIO80	B	phtbct6	6mA		
58	N4	vdd1ih	PWR	vdd1ih			
59	P1	vss3ip	GND	vss3ip			
60	P3	WaveROM_Data[5] / ATA_Data[5] / PIO81	B	phtbct6	6mA		
61	M5	WaveROM_Data[4] / ATA_Data[4] / PIO82	B	phtbct6	6mA		
62	P2	WaveROM_Data[3] / ATA_Data[3] / PIO83	B	phtbct6	6mA		
63	R1	WaveROM_Data[2] / ATA_Data[2] / PIO84	B	phtbct6	6mA		
64	T1	WaveROM_Data[1] / ATA_Data[1] / PIO85	B	phtbct6	6mA		
65	R2	WaveROM_Data[0] / ATA_Data[0] / PIO86	B	phtbct6	6mA		
66	U1	WaveROM_CSX / PIO87	B	phbct8	8mA		
67	T2	RESET#	I	phtis			Schmitt
68	R3	TEST	I	phtic			
69	R4	Wave_ROM_WEX / PIO88	B	phbct8	8mA		
70	U2	AVDD18D (PLL)	PWR	vdd1t_abb			Analog
71	T3	AVSS18D (PLL)	GND	vss1bb_abb			Analog
72	U3	AVSS18A (PLL)	GND	vss1bb_abb			Analog
73	N5	AVDD18A (PLL)	PWR	vdd1t_abb			Analog
74	T4	vss3o	GND	vss3o			
75	M6	XIN (PLL)	I	phsosc2			Oscillator
76	P4	XOUT (PLL)	O	phsosc2			Oscillator
77	U4	vdd3op	PWR	vdd3op			
78	R5	Effect_RAM_CSX / PIO89	B	phbct8	8mA		
79	N6	BEX[0] / A[0]	O	phob8	8mA		
80	T5	BEX[1] / PIO90	B	phbct8	8mA		
81	P5	A[1] (RA[0])	O	phob8	8mA		
82	U5	A[2] (RA[1])	O	phob8	8mA		
83	U6	A[3] (RA[2])	O	phob8	8mA		
84	T6	A[4] (RA[3])	O	phob8	8mA		
85	R6	A[5] (RA[4])	O	phob8	8mA		
86	P6	A[6] (RA[5])	O	phob8	8mA		
87	N7	A[7] (RA[6])	O	phob8	8mA		
88	P7	A[8] (RA[7])	O	phob8	8mA		
89	R7	A[9] (RA[8])	O	phob8	8mA		
90	T7	A[10] (RA[9])	O	phob8	8mA		
91	M7	A[11] (RA[10])	O	phob8	8mA		
92	U7	A[12] (RA[11])	O	phob8	8mA		
93	L7	vdd1ih	PWR	vdd1ih			
94	P8	vss3ip	GND	vss3ip			
95	N8	A[13] (RA[12])	O	phob8	8mA		
96	M8	A[14] (BA[0])	O	phob8	8mA		
97	R8	A[15] (BA[1])	O	phob8	8mA		
98	T8	A[16] / PIO0	B	phbct8	8mA		
99	U8	A[17] / PIO1	B	phbct8	8mA		
100	L9	A[18] / PIO2	B	phbct8	8mA		
101	P9	A[19] / PIO3 / TFT_R[0]	B	phbct8	8mA		
102	U9	vdd1ih	PWR	vdd1ih			
103	N9	vss3ip	GND	vss3ip			
104	T9	A[20] / PIO4 / TFT_R[1]	B	phbct8	8mA		
105	M9	A[21] / PIO5 / TFT_R[2]	B	phbct8	8mA		
106	R9	A[22] / PIO6 / TFT_R[3] / EIRQ0	B	phbct8	8mA		
107	P10	A[23] / PIO7 / TFT_R[4] / EIRQ1	B	phbct8	8mA		
108	R10	A[24] / PIO8 / TFT_G[0] / EIRQ2	B	phbct8	8mA		
109	U10	A[25] / PIO9 / TFT_G[1] / EIRQ3	B	phbct8	8mA		
110	T10	CS0# / NDFL_CEX[1] / EIRQ4 / PIO10	B	phbct8	8mA		
111	N10	vdd1ih	PWR	vdd1ih			
112	R11	vss3ip	GND	vss3ip			
113	P11	CS1# / NDFL_CEX[2] / EIRQ5 / PIO11	B	phbct8	8mA		

114	U11	CS2# / NDFL_CEX[3] / EIRQ6 / PIO12	B	phbct8	8mA		
115	T11	CS3# / NDFL_CEX[4] / TFT_B[0] / PIO13	B	phbct8	8mA		
116	R12	OSI_CS# / CS4# / NDFL_CEX[5] / PIO14	B	phbct8	8mA		
117	M10	CS5#	O	phob8	8mA		
118	P13	CS6#	O	phob8	8mA		
119	U12	CS7# (VCS#)	O	phob8	8mA		
120	N11	WAIT# / PIO15 / EIRQ7	B	phbct8	8mA		
121	T12	RD# / PIO16	B	phbct8	8mA		
122	R13	WR# / PIO17	B	phbct8	8mA		
123	M11	LSDRCLK	B	phbct8	8mA		
124	U13	LDQM0	O	phob8	8mA		
125	T13	LDQM1	O	phob8	8mA		
126	U14	vdd3op	PWR	vdd3op			
127	U15	vss3o	GND	vss3o			
128	R14	LSDRAS#	O	phob8	8mA		
129	P12	LSDCAS#	O	phob8	8mA		
130	T14	SDWE#	O	phob8	8mA		
131	U16	D[0]	B	phtbct6	6mA		
132	N12	D[1]	B	phtbct6	6mA		
133	T15	D[2]	B	phtbct6	6mA		
134	U17	D[3]	B	phtbct6	6mA		
135	T16	D[4]	B	phtbct6	6mA		
136	R15	D[5]	B	phtbct6	6mA		
137	T17	D[6]	B	phtbct6	6mA		
138	R16	D[7]	B	Phtbct6	6mA		
139	P15	D[8]	B	phtbct6	6mA		
140	R17	D[9]	B	phtbct6	6mA		
141	N13	D[10]	B	phtbct6	6mA		
142	P14	D[11]	B	phtbct6	6mA		
143	P16	vdd1ih	PWR	vdd1ih			
144	P17	vss3ip	GND	vss3ip			
145	M12	D[12]	B	phtbct6	6mA		
146	N15	D[13]	B	phtbct6	6mA		
147	N14	D[14]	B	phtbct6	6mA		
148	M13	D[15]	B	phtbct6	6mA		
149	N16	vdd3op	PWR	vdd3op			
150	L11	USB_DP	B	phusb1			
151	N17	USB_DN	B	phusb1			
152	L13	vss3o	GND	vss3o			
153	M14	vdd3op	PWR	vdd3op			
154	M16	USB_XOUT	O	phsosc3			Oscillator
155	M17	USB_XIN	I	phsosc3			Oscillator
156	L12	vss3o	GND	vss3o			
157	M15	NMI	B	phbct8	8mA		
158	L15	UART_TX[0] / PIO19	B	phbct8	8mA		
159	L17	UART_RX[0] / PIO20	B	phbct8	8mA		
160	L14	UART_TX[1] / OSI_TX / PIO21	B	phbct8	8mA		
161	K12	UART_RX[1] / OSI_RX / PIO22	B	phbct8	8mA		
162	L16	vdd1ih	PWR	vdd1ih			
163	K17	vss3ip	GND	vss3ip			
164	K15	UART_CLK / PIO23	B	phbct8	8mA		
165	K14	KEY_IN[0] / PIO24	B	phbct8	8mA		
166	K13	KEY_IN[1] / PIO25	B	phbct8	8mA		
167	K16	KEY_IN[2] / PIO26	B	phbct8	8mA		
168	J14	KEY_IN[3] / PIO27	B	phbct8	8mA		
169	J17	KEY_IN[4] / PIO28 / GUN0	B	phbct8	8mA		
170	J13	vdd1ih	PWR	vdd1ih			
171	J15	vss3ip	GND	vss3ip			
172	J16	KEY_SN[0] / PIO29	B	phbct8	8mA		
173	H15	KEY_SN[1] / PIO30	B	phbct8	8mA		

174	J12	KEY_SN[2] / PIO31	B	phbct8	8mA		
175	H17	KEY_SN[3] / PIO32	B	phbct8	8mA		
176	J11	KEY_SN[4] / PIO33 / GUN1	B	phbct8	8mA		
177	H14	vdd1ih	PWR	vdd1ih			
178	H16	vss3ip	GND	vss3ip			
179	G17	DREQX[0] / PIO34	B	phbct8	8mA		
180	H13	PPM / UART_TX[2] / PIO35	B	phbct8	8mA		
181	G15	vdd1ih	PWR	vdd1ih			
182	G16	vss3ip	GND	vss3ip			
183	G14	PWM[0] / DACKX[0] / PIO36	B	phbct8	8mA		
184	G13	PWM[1] / UART_RX[2] / PIO37	B	phbct8	8mA		
185	H12	NDFL_CEX[0] / PIO38	B	phbct8	8mA		
186	F17	NDFL_CLE / PIO39	B	phbct8	8mA		
187	F15	NDFL_ALE / PIO40	B	phbct8	8mA		
188	F16	NDFL_REX / PIO41	B	phbct8	8mA		
189	E17	vdd3op	PWR	vdd3op			
190	E14	vss3o	GND	vss3o			
191	E16	AVDD33D (ADC)	PWR	vdd3t_abb			Analog
192	D17	AVSS33D (ADC)	GND	vss3t_abb			Analog
193	E15	ADC_AGND (ADC)	I	phia_abb			Analog
194	D16	ADC_VREF (ADC)	I	phia_abb			Analog
195	F14	ADC_IN[0] (ADC)	I	phiar50_abb			Analog
196	C17	ADC_IN[1] (ADC)	I	phiar50_abb			Analog
197	F13	ADC_IN[2] (ADC)	I	phiar50_abb			Analog
198	D15	ADC_IN[3] (ADC)	I	phiar50_abb			Analog
199	B17	AVSS33A (ADC)	GND	vss3t_abb			Analog
200	E13	AVDD33A (ADC)	PWR	vdd3t_abb			Analog
201	C16	AVSS33A (DAC)	GND	vss3t_abb			Analog
202	A17	AVDD33A (DAC)	PWR	vdd3t_abb			Analog
203	B16	SIN (DAC)	O	phoa_abb			Analog
204	C14	IRSET (DAC)	O	phoa_abb			Analog
205	A16	VREFOUT (DAC)	O	phoa_abb			Analog
206	C15	CCOMP (DAC)	O	phoa_abb			Analog
207	B15	AVSS33A (DAC)	GND	vss3t_abb			Analog
208	D14	R (DAC)	O	phoa_abb			Analog
209	F12	AVDD33A (DAC)	PWR	vdd3t_abb			Analog
210	A15	G (DAC)	O	phoa_abb			Analog
211	B14	B (DAC)	O	phoa_abb			Analog
212	A14	Composit (DAC)	O	phoa_abb			Analog
213	B13	AVDD33A (DAC)	PWR	vdd3t_abb			Analog
214	G12	NDFL_WEX / PIO42	B	phbct8	8mA		
215	C13	NDFL_BUSYX / PIO43	B	phbct8	8mA		
216	A13	NDFL_IO[0] / PIO44	B	phbct8	8mA		
217	D13	NDFL_IO[1] / PIO45	B	phbct8	8mA		
218	C12	NDFL_IO[2] / PIO46	B	phbct8	8mA		
219	B12	NDFL_IO[3] / PIO47	B	phbct8	8mA		
220	A12	NDFL_IO[4] / PIO48	B	phbct8	8mA		
221	F11	vdd3op	PWR	vdd3op			
222	D12	NDFL_IO[5] / PIO49	B	phbct8	8mA		
223	E11	NDFL_IO[6] / PIO50	B	phbct8	8mA		
224	E12	NDFL_IO[7] / PIO51	B	phbct8	8mA		
225	C11	DCLK	O	phob8	8mA		
226	B11	REMLOCX / TFT_G[2]	O	phob8	8mA		
227	A11	HVBLNKX / HDISP(DE)	O	phob8	8mA		
228	D11	CBF / TFT_G[3]	O	phob8	8mA		
229	E10	vdd1ih	PWR	vdd1ih			
230	G11	vss3ip	GND	vss3ip			
231	C10	OVENX / TFT_G[4]	O	phob8	8mA		
232	A10	CBCLK / TFT_G[5]	O	phob8	8mA		
233	F10	VCLK	I	phtic			

234	B10	HSYNC	O	phob8	8mA		
235	F9	VSYNC	O	phob8	8mA		
236	D10	CSYNC / TFT_B[1]	O	phob8	8mA		
237	E9	HSYNCIN / TFT_B[2] / UART_TX[3] / PIO52	B	phbct8	8mA		
238	D9	vss3o	GND	vss3o			
239	A9	vss3o	GND	vss3o			
240	C9	VSYNCIN / TFT_B[3] / UART_RX[3] / PIO53	B	phbct8	8mA		
241	B9	CSYNCIN / TFT_B[4]	B	phbct8	8mA		
242	D8	WAVEMEM_OEX/ PIO54	B	phbct8	8mA		
243	C8	VSDRCLK	B	phbct8	8mA		
244	G9	VDQM01_0	O	phob8	8mA		
245	D7	VSDRASX	O	phob8	8mA		
246	E8	VSDCASX	O	phob8	8mA		
247	B8	vdd1ih	PWR	vdd1ih			
248	A8	vss3ip	GND	vss3ip			
249	C7	VDWEX	O	phob8	8mA		
250	F8	VA[0]	O	phob8	8mA		
251	A7	VA[1]	O	phob8	8mA		
252	C6	VA[2]	O	phob8	8mA		
253	B7	VA[3]	O	phob8	8mA		
254	D6	VA[4]	O	phob8	8mA		
255	F7	VA[5] / cfg9	B	phbct8	8mA		
256	A6	VA[6] / cfg8	B	phbct8	8mA		
257	E7	VA[7] / cfg7	B	phbct8	8mA		
258	C5	VA[8] / cfg6	B	phbct8	8mA		
259	B6	VA[9] / cfg5	B	phbct8	8mA		
260	A5	VA[10] / cfg4	B	phbct8	8mA		
261	D5	VA[11] / cfg3	B	phbct8	8mA		
262	B5	vdd1ih	PWR	vdd1ih			
263	C4	vss3ip	GND	vss3ip			
264	A4	VA[12] / cfg2	B	phbct8	8mA		
265	E6	VBA[0] / cfg1	B	phbct8	8mA		
266	B4	VBA[1] / cfg0	B	phbct8	8mA		
267	A3	VD[0] / DEC_D[0]	B	phbct8	8mA		
268	F6	VD[1] / DEC_D[1]	B	phbct8	8mA		
269	B3	VD[2] / DEC_D[2]	B	phbct8	8mA		
270	A2	VD[3] / DEC_D[3]	B	phbct8	8mA		
271	A1	VD[4] / DEC_D[4]	B	phbct8	8mA		
272	B2	VD[5] / DEC_D[5]	B	phbct8	8mA		

Notes :

- (1) phtis : 5V-tolerant for 3.3V Interface LVCMOS Schmitt Trigger Level Input Buffers
- (2) phtic : 5V-tolerant for 3.3V Interface LVCMOS Level Input Buffers
- (3) phticu : 5V-tolerant for 3.3V Interface LVCMOS Level Input Buffers with Pull-up
- (4) phot8 : 3.3V LVCMOS Tri-State Output Buffers (Output Drive Current : 8mA)
- (5) phob8 : 3.3V LVCMOS Normal Output Buffers (Output Drive Current : 8mA)
- (6) phbct6 : 3.3V Interface 5V-Tolerant Tri-State Bi-Directional Buffers (Output Drive Current : 6mA)
- (7) phbct8 : 3.3V Tri-State Bi-Directional Buffers (Output Drive Current : 8mA)
- (8) phoscm2 : 3.3V Interface Oscillator Cell with Enable (10M ~ 40MHz)
- (9) phoscm3 : 3.3V Interface Oscillator Cell with Enable (40 ~ 100Mhz)
- (10) vdd1ih : 1.8V internal for 3.3V interface I/O
- (11) vss3ip : Gnd for internal and pre-driver
- (12) vdd3op : 3.3V output-driver and pre-driver
- (13) vss3o : GND for output-driver
- (14) vdd1t_abb : 1.8V Interface Analog I/O (1.8V total)
- (15) vss1bb_abb : 1.8V Interface Analog I/O (GND with VBB ring connected)
- (16) vdd3t_abb : 3.3V Interface Analog I/O (3.3V total)
- (17) vss3t_abb : 3.3V Interface Analog I/O (GND for Total)
- (18) vss1t_abb : 1.8V Interface Analog I/O (GND for Total)
- (19) phoa_abb : Analog Normal Output Pad for 3.3V Interface with Separated Bulk Bias
- (20) phia_abb : Analog Normal Input Pad for 3.3V Interface with Separated Bulk Bias
- (21) phiar50_abb : Analog Normal Input Pad for 3.3V Interface with Resistor 50ohm and Separated Bulk Bias

2.4 Pin Description

Pin name	I/O	Description
RESET#	I	System Chip Reset (Active Low)
TEST	I	Chip Test Mode 설정 시 사용 (Active High) Normal Mode는 반드시 Test Pin = 0 으로 설정 해야 함.
XIN (PLL)	I	External clock input. External Clock을 이용하여 Internal PLL을 사용할 때는 14.318MHz를 인가 하고 External Clock을 직접 사용할 경우는 Chip에 적용가능 한 최소값과 최대값 사이의 동작 주파수를 인가한다.
XOUT (PLL)	O	External clock output. OSC Cell의 Output으로 XIN의 반전 출력이다.
BEX[0] / A[0]	O	SRAM, ROM의 Byte Enable# [0] or Address [0]. Data bus width가 16 bit 인 경우 Byte enable bit 0에 해당하고 8bit 인 경우 Address bit [0]이다.
BEX[1] / PIO[90]	B	SRAM, ROM의 Byte Enable# [1] or Programmable I/O[90] Data bus width가 16bit인 경우 구성될 경우 Byte enable bit [1]이고 또한 Programmable I/O[90]으로 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
A[15:1] (BA[1:0], RA[12:0])	O	Address[15:1](Back select Address[1:0], RAM Address[12:0]). Address bit [15:1]에 해당하고. SDRAM을 사용할 경우 BA[1:0]는 SDRAM에서 Bank select address bit로 사용되며, RA[12:0]는 SDRAM 의 Address bit [12:0]이다.
A[18:16] / PIO[2:0]	B	Address [18:16] or Programmable I/O [2:0]. Address bit [18:16] 또는 Programmable I/O port [2:0]이며 Pin Mux control register를 설정하여 용도를 결정한다.
A[21:19] / PIO[5:3] / TFT_R[2:0]	B	Address [21:19] or Programmable I/O [5:3] or TFT LCD 의 R[2:0]. Address bit [21:19] 또는 Programmable I/O port [5:3] 또는 TFT LCD의 RGB (5:6:5) 중 R[2:0]이며, Pin Mux control register를 설정하여 용도를 결정한다.
A[22] / PIO[6] / TFT_R[3] / EIRQ0	B	Address [22] or Programmable I/O [6] or TFT LCD 의 R[3] or External Interrupt Source 0. Address bit [22] 또는 Programmable I/O port [6] 또는 TFT LCD의 RGB (5:6:5) 중 R[3] 또는 External Interrupt Source 0 이며, Pin Mux control register를 설정하여 용도를 결정한다.
A[23] / PIO[7] / TFT_R[4] / EIRQ1	B	Address [23] or Programmable I/O [7] or TFT LCD 의 R[4] or External Interrupt Source 1. Address bit [23] 또는 Programmable I/O port [7] 또는 TFT LCD의 RGB (5:6:5) 중 R[4] 또는 External Interrupt Source 1 이며, Pin Mux control register를 설정하여 용도를 결정한다.

A[24] / PIO[8] / TFT_G[0] / EIRQ2	B	Address [24] or Programmable I/O [8] or TFT LCD 의 G[0] or External Interrupt Source 2. Address bit [24] 또는 Programmable I/O port [8] 또는 TFT LCD의 RGB (5:6:5) 중 G[0] 또는 External Interrupt Source 2 이며, Pin Mux control register를 설정하여 용도를 결정한다.
A[25] / PIO[9] / TFT_G[1] / EIRQ3	B	Address [25] or Programmable I/O [9] or TFT LCD 의 G[1] or External Interrupt Source 3. Address bit [25] 또는 Programmable I/O port [9] 또는 TFT LCD의 RGB (5:6:5) 중 G[1] 또는 External Interrupt Source 3 이며, Pin Mux control register를 설정하여 용도를 결정한다.
CS0# / NDFL_CEX[1] / EIRQ4 / PIO[10]	B	Chip Select bank 0 or Nand flash Chip Select 1 or External Interrupt Source 4 or Programmable I/O port[10]. Bank0 ROM Chip Select 신호 또는 Nand Flash Chip Select 1 또는 External Interrupt Source 4 또는 Programmable I/O port[10] 중에서 Pin Mux Control Register에 의해서 결정된다.
CS1# / NDFL_CEX[2] / EIRQ5 / PIO[11]	B	Chip Select bank 1 or Nand flash Chip Select 2 or External Interrupt Source 5 or Programmable I/O port[11]. Bank1 SRAM/ROM/IO Chip Select 신호 또는 Nand Flash Chip Select 2 또는 External Interrupt Source 5 또는 Programmable I/O port[11] 중에서 Pin Mux Control Register에 의해서 결정된다.
CS2# / NDFL_CEX[3] / EIRQ6 / PIO[12]	B	Chip Select bank 2 or Nand flash Chip Select 3 or External Interrupt Source 6 or Programmable I/O port[12]. Bank2 SRAM/ROM/IO Chip Select 신호 또는 Nand Flash Chip Select 3 또는 External Interrupt Source 6 또는 Programmable I/O port[12] 중에서 Pin Mux Control Register에 의해서 결정된다.
CS3# / NDFL_CEX[4] / TFT_B[0] / PIO[13]	B	Chip Select bank 3 or Nand flash Chip Select 4 or TFT LCD B[0] or Programmable I/O port[13]. Bank3 SRAM/ROM/IO Chip Select 신호 또는 Nand Flash Chip Select 4 또는 TFT LCD 의 RGB (5:6:5)의 B[0] 또는 Programmable I/O port[13] 중에서 Pin Mux Control Register에 의해서 결정된다.
OSI_CS# / CS4# / NDFL_CEX[5] / PIO[14]	B	OSI (On Silicon In-circuit-emulator) Chip Select or Chip Select bank 4 or Nand flash Chip Select 5 or Programmable I/O port[14]. OSI Chip Select 신호 또는 Bank4 SRAM/ROM/IO Chip Select 신호 또는 Nand Flash Chip Select 5 또는 Programmable I/O port[14] 중에서 Pin Mux Control Register에 의해서 결정된다.
CS5#	O	Bank 5 SRAM/ROM/IO/SDRAM Chip Select (Active Low)
CS6#	O	Bank 6 SRAM/ROM/IO/SDRAM Chip Select (Active Low)
CS7# (VCS#)	O	Bank 7 SRAM/ROM/IO/SDRAM Chip Select or Texture Memory (SDRAM) Chip Select (Active Low)
WAIT# / PIO[15] / EIRQ7	B	Wait or Programmable I/O[15] or External Interrupt Source 7 속도가 느린 외부디바이스가 Access시 준비가 될 때 까지 활성화 시키는 wait 핀 또는 Programmable I/O port [15] 또는 External Interrupt Source 7 중에서 Pin Mux Control Register에 의해서 결정된다.
RD# / PIO[16]	B	SRAM/ROM/IO Read Strobe or Programmable I/O port[16] SRAM/ROM/IO 의 읽기 신호 또는 Programmable I/O port[16] 으로 사용할 수 있으며 Pin Mux Control Register 에 의해서 결정된다.

WR# / PIO[17]	B	SRAM/ROM/IO Write Strobe or Programmable I/O port[17] SRAM/ROM/IO 의 쓰기 신호 또는 Programmable I/O port[17] 으로 사용할 수 있으며 Pin Mux Control Register 에 의해서 결정된다.
LSDRCLK	B	Local SDRAM Clock
LDQM[1:0]	O	Local SDRAM DQM Strobe
LSDRAS#	O	Local SDRAM Row Address Strobe.
LSDCAS#	O	Local SDRAM Column Address Strobe.
SDWE#	O	Local SDRAM Write Enable
D[15:0]	B	Local ROM/SRAM/IO/SDRAM Data Bus
NMI	B	Non Maskable Interrupt CPU에 Non Maskable interrupt를 요청하는 NMI 신호(Active High)
USB_DP	B	USB D+
USB_DN	B	USB D-
UART_TX[0] / PIO[19]	B	UART CH0 Tx or Programmable I/O[19] UART channel 0 Transmit data 또는 Programmable I/O[19]로 사용할 수 있으며, Pin Mux Control Register에 의해서 결정된다.
UART_RX[0] / PIO[20]	B	UART CH0 Rx or Programmable I/O[20] UART channel 0 Receive data 또는 Programmable I/O[20]로 사용할 수 있으며, Pin Mux Control Register에 의해서 결정된다.
UART_TX[1] / OSI_TX / PIO[21]	B	UART CH1 Tx or OSI Tx or Programmable I/O[21] UART channel 1 Transmit data 또는 OSI (On Silicon In-circuit Emulator) 를 위한 Transmit data 또는 Programmable I/O[21]로 사용할 수 있으며, Pin Mux Control Register에 의해서 결정 될 수 있다.
UART_RX[1] / OSI_RX / PIO[22]	B	UART CH1 Rx or OSI Rx or Programmable I/O[22] UART channel 1 Receive data 또는 OSI (On Silicon In-circuit Emulator) 를 위한 Receive data 또는 Programmable I/O[22]로 사용할 수 있으며, Pin Mux Control Register에 의해서 결정 될 수 있다.
USB_XOUT	O	USB clock output. OSC Cell의 Output으로 USB_XIN의 반전 출력이다.
USB_XIN	I	USB clock input. USB Clock을 이용하여 48MHz를 인가한다.
UART_CLK / PIO[23]	B	UART Clock or Programmable I/O[23] UART를 동작시키기 위한 Clock (예, 1.8432Mhz)으로 사용하거나 Programmable I/O[23]으로 사용 할 수 있으며, Pin Mux Control Register에 의해서 결정 된다.
KEY_IN[3:0] / PIO[27:24]	B	Keypad data Input [3:0] or Programmable I/O [27:24]. Key pad data input bit[3:0] 또는 Programmable I/O port [27:24]이며 Pin Mux control register를 설정하여 용도를 결정한다.
KEY_IN[4] / PIO[28] / GUN0	B	Keypad data Input [4] or Programmable I/O [28] or GUN0 Key pad data input bit[4] 또는 Programmable I/O port [28] 또는 CRT Gun의 strobe signal 이며 Pin Mux control register를 설정하여 용도를 결정한다.
KEY_SN[3:0] / PIO[32:29]	B	Keypad Scan line [3:0] or Programmable I/O [32:29]. Key pad의 Scan line [3:0] 또는 Programmable IO port [32:29]이며 Pin Mux control register를 설정하여 용도를 결정한다.

KEY_SN[4] / PIO[33] / GUN1	B	Keypad Scan line [4] or Programmable I/O [33] or GUN1 Key pad의 Scan line [4] 또는 Programmable IO port [33] 또는 CRT Gun의 strobe signal 이며 Pin Mux control register를 설정하여 용도를 결정한다.
DREQX[0] / PIO[34]	B	DMA CH0 Request Strobe or Programmable I/O [34] DMA channel 0의 Request 신호 또는 Programmable I/O[34]로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
PPM / UART_TX[2] / PIO[35]	B	Pulse Period Measurement or UART CH2 Tx or Programmable I/O[35] Pulse Period Measurement 의 입력 신호 또는 UART channel 2의 Transmit data 또는 Programmable I/O[35] 로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
PWM[0] / DACKX[0] / PIO[36]	B	Pulse Width Modulation CH0 Output or DMA CH0 Acknowledge or Programmable I/O[36] Pulse Width Modulation channel 0의 출력 신호 또는 DMA channel 0의 Acknowledge 신호 또는 Programmable I/O[36]으로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
PWM[1] / UART_RX[2] / PIO[37]	B	Pulse Width Modulation CH1 Output or UART CH2 Receive data or Programmable I/O[37] Pulse Width Modulation channel 1의 출력 신호 또는 UART channel 2의 Receive data 또는 Programmable I/O[37]으로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
NDFL_CEX[0] / PIO[38]	B	Nand flash memory bank0 chip select or Programmable I/O[38] Nand Flash memory bank0의 chip select 신호 또는 Programmable I/O[38]으로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
NDFL_CLE / PIO[39]	B	Nand Flash memory Command Latch Enable or Programmable I/O[39] Nand Flash memory의 Command Latch Enable 신호 또는 Programmable I/O[39]으로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
NDFL_ALE / PIO[40]	B	Nand Flash memory Address Latch Enable or Programmable I/O[40] Nand Flash memory의 Address Latch Enable 신호 또는 Programmable I/O[40]으로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
NDFL_REX / PIO[41]	B	Nand Flash memory Read Enable or Programmable I/O[41] Nand Flash memory의 Read Enable 신호 또는 Programmable I/O[41]으로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
NDFL_WEX / PIO[42]	B	Nand Flash memory Write Enable or Programmable I/O[42] Nand Flash memory의 Write Enable 신호 또는 Programmable I/O[42]으로 사용할 수 있으며 Pin Mux control register를 설정하여 용도를 결정한다.
NDFL_BUSYX / PIO[43]	B	Nand Flash memory busyx or Programmable I/O[43] Nand Flash memory의 busyx 신호 또는 Programmable I/O[42]으로 사용할 수 있으며 Pin, Mux control register를 설정하여 용도를 결정한다.

NDFL_IO[7:0] / PIO[51:44]	B	Nand Flash memory IO Data[7:0] or Programmable I/O[51:44]] Nand Flash memory의 IO Data[7:0] 신호 또는 Programmable I/O[51:44]으로 사용 할 수 있으며 Pin, Mux control register를 설정하여 용도를 결정한다.
ADC_AGND (ADC)	I	ADC Reference Bottom (0.0V)
ADC_VREF (ADC)	I	ADC Reference Top (3.3V)
ADC_IN[3:0] (ADC)	I	ADC Analog Input [3:0]
SIN (DAC)	I	External capacitance connection
IRSET (DAC)	I	External resistor connection
VREFOUT (DAC)	I	Reference voltage input & monitoring
CCOMP (DAC)	I	External capacitance connection
R (DAC)	O	Red 신호에 대한 Analog DAC output
G (DAC)	O	Green 신호에 대한 Analog DAC output
B (DAC)	O	Blue 신호에 대한 Analog DAC output
Composite (DAC)	O	Video Encoder 출력인 Composite 신호에 대한 Analog DAC output
DCLK	O	Video Output을 위한 Dot Clock.
REMLOCX / TFT_G[2]	O	Remote/Local Mode select or TFT LCD Data G[2] Remote/Local Mode select에서 Remote Mode는 외부Video가 있음을 나타내며 (1: Remote Mode 0: Local Mode(default)), TFT LCD Interface를 위한 G [2]으로 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
HVBLNKX / HDISP(DE)	O	Horizontal/Vertical Blank or HDISP (DE) Horizontal/Vertical Blank 신호 또는 TFT LCD Interface를 위한 HDISP (horizontal active period)신호로 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
CBF / TFT_G[3]	O	Color burst frame or TFT LCD Data G[3] Color Burst Frame 신호 또는 TFT LCD Interface를 위한 G[3]으로 사용할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
OVENX / TFT_G[4]	O	Overlay Enable or TFT LCD Data G[4] Overlay Enable (외부 video data와 GMX1000의 video data를 화면에 선택적으로 display 하기 위한 select 신호) 또는 TFT LCD Interface를 위한 G[4]으로 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
CBCLK / TFT_G[5]	O	Color Burst Clock or TFT LCD Data G[5] Color Burst Clock (Video data의 color 동기 신호를 나타낸다. Color 동기가 맞지 않으면 두 영상의 신호를 Overlay할 때마다 색상이 변한다.) 신호 또는 TFT LCD Interface를 위한 G[5]으로 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
VCLK	I	Video Clock으로서 Video Data를 화면에 display하는 기본 clock이다.
HSYNC	O	Horizontal Sync output
VSYNC	O	Vertical Sync output
CSYNC / TFT_B[1]	O	Composite Sync or TFT LCD Data B[1] Composite Sync output 또는 TFT LCD Interface를 위한 B[1] 신호로 사용할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.

HSYNCIN / TFT_B[2] / UART_TX[3] / PIO[52]	B	Horizontal Sync Input or TFT LCD Data B[2] or UART CH3 Transmit data or Programmable I/O[52] Horizontal Sync Input 신호 또는 TFT LCD Interface를 위한 B[2] 신호 또는 UART channel 3의 Transmit data 또는 Programmable I/O[52]으로 사용할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
VSYNCIN / TFT_B[3] / UART_RX[3] / PIO[53]	B	Vertical Sync Input or TFT LCD Data B[3] or UART CH3 Receive data or Programmable I/O[53] Vertical Sync Input 신호 또는 TFT LCD Interface를 위한 B[3] 신호 또는 UART channel 3 Receive data 또는 Programmable I/O[53]으로 사용할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
CSYNCIN / TFT_B[4]	B	Composite Sync Input or TFT LCD Data B[4] Composite Sync Input 신호 또는 TFT LCD Interface를 위한 B[4] 신호로 사용될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WAVEMEM_OEX / PIO[54]	B	Sound Memory (Wave ROM / Effect RAM) Output Enable or Programmable I/O[54] Sound Memory (Wave ROM / Effect RAM)의 Output Enable 또는 Programmable I/O[54]으로 사용될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
VSDRCLK	B	Texture Memory (SDRAM) Clock
VDQM01_0	O	Texture Memory (SDRAM) DQM Strobe 이 신호는 Texture Memory (SDRAM)의 DQM[1] 과 DQM[0]에 Mapping 하여 사용한다.
VSDRASX	O	Texture Memory (SDRAM) Row Address Strobe
VSDCASX	O	Texture Memory (SDRAM) Column Address Strobe
VDWEX	O	Texture Memory (SDRAM) Write Enable Strobe
VA[4:0]	O	Texture Memory (SDRAM) Address [4:0]
VBA[1:0], VA[12:5] (cfg[0:9])	B	Texture Memory (SDRAM) Bank Address[1:0], Address[12:5] 의 신호이며, Power On Configuration으로 사용 (cfg[0:9]) 할 수 있다. Configuration Register (CFGR) 참고.
VD[7:0] / DEC_D[7:0]	B	Texture Memory (SDRAM) Data Bus[7:0] or Video Decoder Data Bus [7:0] Texture Memory (SDRAM)의 Data Bus[7:0]로 사용하거나 또는 Captured Image를 출력하기 위한 Video Decoder의 출력 신호에 Interface로 사용한다. Pin Mux control register를 설정하여 용도를 결정한다.
VD[8] / DEC_ACTIVE	B	Texture Memory (SDRAM)의 Data Bus[8] or Video Decoder Active Strobe Interface Texture Memory (SDRAM)의 Data Bus[8]로 사용하거나 또는 Captured Image를 출력하기 위한 Video Decoder의 Active신호와 Interface하는데 사용하며, Pin Mux control register를 설정하여 용도를 결정한다.
VD[9] / DEC_FIELD	B	Texture Memory (SDRAM)의 Data Bus[9] or Video Decoder Field Strobe Interface Texture Memory (SDRAM)의 Data Bus[9]로 사용하거나 또는 Captured Image를 출력하기 위한 Video Decoder의 Field 신호와 Interface하는데 사용하며, Pin Mux control register를 설정하여 용도를 결정한다.
VD[15:10]	B	Texture Memory (SDRAM)의 Data Bus[15:10]
TRST	I	JTAG Interface를 위한 TRST
TDI	I	JTAG Interface를 위한 TDI
TCK	I	JTAG Interface를 위한 TCK

TMS	I	JTAG Interface를 위한 TMS
TDO	O	JTAG Interface를 위한 TDO
SDATA_ADC / I2S_SDATA_ADC	I	Sound Engine과 Interface를 위한 Audio Codec의 ADC로부터 입력되는 Data로서 Sound Engine과 I2S에 사용될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
SCK_ADC / I2S_SCK_ADC	O	Sound Engine 또는 I2S와 Interface를 위한 Audio Codec의 ADC에 대한 Serial Clock으로 Pin Mux control register를 설정하여 용도를 결정한다.
LRCK_ADC / I2S_LRCK_ADC	O	Sound Engine 또는 I2S와 Interface를 위한 Audio Codec의 ADC에 대한 Left/Right Clock으로 Pin Mux control register를 설정하여 용도를 결정한다.
SDATA_DAC[1:0] / I2S_SDATA_DAC[1:0]	O	Sound Engine 또는 I2S와 Interface를 위한 Audio Codec의 DAC에 대한 출력 Data[1:0]로서 Pin Mux control register를 설정하여 용도를 결정한다.
SCK_DAC / I2S_SCK_DAC	O	Sound Engine 또는 I2S와 Interface를 위한 Audio Codec의 DAC에 대한 Serial Clock으로 Pin Mux control register를 설정하여 용도를 결정한다.
LRCK_DAC / I2S_LRCK_DAC	O	Sound Engine 또는 I2S와 Interface를 위한 Audio Codec의 DAC에 대한 Left/Right Clock으로 Pin Mux control register를 설정하여 용도를 결정한다.
SMCK / I2S_SMCK	O	Sound Engine 또는 I2S와 Interface를 위한 Audio Codec의 Master Clock으로 Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[23] / DREQX[1] / PIO[55]	B	Wave ROM Address[23] or DMA CH1 Request or Programmable I/O[55] Wave ROM Address[23] 또는 DMA channel 1의 Request 신호 또는 Programmable I/O[55]로서 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[22] / DACKX[1] / PIO[56]	B	Wave ROM Address[22] or DMA CH1 Acknowledge or Programmable I/O[56] Wave ROM Address[22] 또는 DMA channel 1의 Acknowledge 신호 또는 Programmable I/O[56]으로 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[21:20] / PIO[57:58]	B	Wave ROM Address[21:20] or Programmable I/O[57:58] Wave ROM Address[21:20] 또는 Programmable I/O[57:58]으로 사용 할 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[19:12] / ATA_DATA[15:8] / PIO[59:66]	B	Sound Memory (Wave ROM, Effect RAM) Address[19:12] or IDE DATA[15:8] or Programmable I/O[59:66] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[19:12] 또는 IDE Interface를 위한 Data Bus[15:8] 또는 Programmable I/O[59:66]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[11] / ATA_RESET# / PIO[67]	B	Sound Memory (Wave ROM, Effect RAM) Address[11] or IDE Reset Strobe or Programmable I/O[67] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[11] 또는 IDE Interface의 Reset Strobe 또는 Programmable I/O[67]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[10] / ATA_IORDY / PIO[68]	B	Sound Memory (Wave ROM, Effect RAM) Address[10] or IDE IORDY signal or Programmable I/O[68] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[10] 또는 IDE Interface의 IORDY 신호 또는 Programmable I/O[68]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.

WaveROM_Addr[9] / ATA_IRQ / PIO[69]	B	Sound Memory (Wave ROM, Effect RAM) Address[9] or IDE IRQ signal or Programmable I/O[69] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[9] 또는 IDE Interface의 IRQ 신호 또는 Programmable I/O[69]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[8] / ATA_DREQ / PIO[70]	B	Sound Memory (Wave ROM, Effect RAM) Address[8] or IDE DREQ signal or Programmable I/O[70] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[8] 또는 IDE Interface의 DREQ 신호 또는 Programmable I/O[70]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[7] / ATA_IOR# / PIO[71]	B	Sound Memory (Wave ROM, Effect RAM) Address[7] or IDE IOR# signal or Programmable I/O[71] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[7] 또는 IDE Interface의 IOR# 신호 또는 Programmable I/O[71]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[6] / ATA_IOW# / PIO[72]	B	Sound Memory (Wave ROM, Effect RAM) Address[6] or IDE IOW# signal or Programmable I/O[67] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[6] 또는 IDE Interface의 IOW# 신호 또는 Programmable I/O[72]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[5] / ATA_DACK# / PIO[73]	B	Sound Memory (Wave ROM, Effect RAM) Address[5] or IDE DACK# signal or Programmable I/O[73] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[5] 또는 IDE Interface의 DACK# 또는 Programmable I/O[73]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[4:3] / ATA_CS#[1:0] / PIO[74:75]	B	Sound Memory (Wave ROM, Effect RAM) Address[4:3] or IDE CS#[1:0] or Programmable I/O[74:75] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[4:3] 또는 IDE Interface의 Chip Select[1:0] 또는 Programmable I/O[74:75]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Addr[2:0] / ATA_Addr[2:0] / PIO[76:78]	B	Sound Memory (Wave ROM, Effect RAM) Address[2:0] or IDE ADDR[2:0] or Programmable I/O[76:78] Sound Memory (Wave ROM, Effect RAM)에 대한 Address Bus[2:0] 또는 IDE Interface의 Address[2:0] 또는 Programmable I/O[76:78]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_Data[7:0] / ATA_Data[7:0] / PIO[79:86]	B	Sound Memory (Wave ROM, Effect RAM) Data[7:0] or IDE DATA[7:0] or Programmable I/O[79:86] Sound Memory (Wave ROM, Effect RAM)에 대한 Data Bus[7:0] 또는 IDE Interface의 Data[7:0] 또는 Programmable I/O[79:86]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
WaveROM_CSX / PIO[87]	B	Wave ROM Chip Select or Programmable I/O[87] Wave ROM Chip Select 신호 또는 Programmable I/O[87]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.

Wave_ROM_WEX / PIO[88]	B	Sound Memory (Wave ROM, Effect RAM) Write Enable or Programmable I/O[88] Sound Memory (Wave ROM, Effect RAM) Write Enable 신호 또는 Programmable I/O[88]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.
Effect_RAM_CSX / PIO[89]	B	Effect RAM Chip Select or Programmable I/O[89] Effect RAM Chip Select 신호 또는 Programmable I/O[89]으로 사용 될 수 있으며, Pin Mux control register를 설정하여 용도를 결정한다.

3 REGISTER DESCRIPTIONS

GMX1000에 내장된 CPU AE32000은 32bit의 Address로 되어 있다.

GMX1000의 메모리 영역은 TLB를 사용하지 않을 경우 외부에 총 512MByte의 메모리 영역을 가지며, 아래의 표와 같이 할당되어 있다.

각 Bank는 64MByte의 메모리 영역이 할당되어 있으며, 사용하고자 하는 Bank 중에서 임의의 64MByte 영역을 해당 Bank로 정의하여 사용할 수 있다. 예를 들어, “2000 0000h” 부터 “3FFF FFFFh” 까지 사이의 임의의 64MByte 영역을 Bank 1으로 정의하여 사용할 수 있다.

GMX1000의 메모리 영역 중 “ffe1 0000 ~ ffe1 ffff” 영역은 retry를 지원하는 AHB peripheral을 위한 메모리 영역으로써 현재 정의되어 있지 않으며, “fff0 0000 ~ ffe1 ffff” 영역 또한 정의 되어 있지 않는 메모리 영역으로써 만약 접근할 시 bus error가 발생한다.

Address	Description			Size
0000 0000h	Normal flash	Auto Load mode	Bank 0 (CS0#)	64MB
	ROM, SRAM ~ 1EFF:FFFh	Inside 1K SRAM ~ 0000 03FFh		
	Sound 64KB SRAM			
1F00 0000h ~ 1F00 FFFFh	Inside 1K SRAM			64KB
1F01 0000h ~ 1F01 03FFh	Reserved			1KB
1F01 0400h ~ 1FFF FFFFh				
2000 0000h	ROM, SRAM Bank 1 (CS1#)			64MB
4000 0000h	ROM, SRAM Bank 2 (CS2#)			64MB
6000 0000h	ROM, SRAM Bank 3 (CS3#)			64MB
8000 0000h	ROM, SRAM Bank 4 (CS4#)			64MB
A000 0000h	ROM, SRAM, SDRAM Bank 5 (CS5#)			64MB
C000 0000h	ROM, SRAM, SDRAM RAM Bank 6 (CS6#)			64MB
E000 0000h ~ FFDF:FFFF	Texture Memory Bank SDRAM Bank 7 (CS7#)			64MB
FFE0 0000h ~ FFE0 FFFFh	GMX1000 Registers			64KB
FFE1 0000h ~ FFEF FFFFh	Reserved : Retry Slave			
FFF0 0000h ~ FFFE FFFFh	Reserved : Default Salve			
FFFF 0000h ~ FFFF FFFFh	OSI ROM			64KB

표 3-1 GMX1000 Memory Map

GMX1000에 내장된 CPU AE32000C는 TLB를 사용할 경우 총 4Gbyte의 Virtual Address 영역을 Access 할 수 있고, 8개의 512Mbyte 단위의 뱅크로 나눌 수 있다.

Address	Description	Size
0000 0000h ~ 1FFF FFFFh	Bank 0	512MB
2000 0000h ~ 3FFF FFFFh	Bank 1	512MB
4000 0000h ~ 5FFF FFFFh	Bank 2	512MB
6000 0000h ~ 7FFF FFFFh	Bank 3	512MB
8000 0000h ~ 9FFF FFFFh	Bank 4	512MB
A000 0000h ~ BFFF FFFFh	Bank 5	512MB
C000 0000h ~ DFFF FFFFh	Bank 6	512MB
E000 0000h ~ FFFF FFFFh	Bank 7	512MB

표 3-2 GMX1000 Virtual Memory Map

GMX1000의 Register 영역은 FFE0:0000h 부터 존재하며 각 기능 Block당 1Kbyte 씩 할당 되어 있다. 또한 AHB와 APB에 있는 Register들은 Grouping되어 있으며 Memory mapped I/O의 형태로 자세한 내용은 아래와 같다.

Offset Address	Block	Remark	Bus Connection
FFE0 0000h	System & Pin Mux		APB
FFE0 0400h	Local / Frame Memory Controller	ROM, SDRAM, SRAM	AHB
FFE0 0800h	DMA	2 Channels	
FFE0 0C00h	Interrupt Controller	32 Sources	
FFE0 1000h	Nand Flash Controller & NDMA		
FFE0 1400h	CRT Controller		
FFE0 1800h	Graphic Engine		
FFE0 1C00h	IDE Controller		
FFE0 2000h	PLL & Power Management		
FFE0 2400h	Voice Recorder		
FFE0 3000h	Sound Engine	Valid Address [11:1]	
FFE0 4000h	GUN Controller		
FFE0 4400h	Video Encoder		
FFE0 4800h	Background Engine		
FFE0 4C00h ~ FFE0 7FFF	Reserved		APB
FFE0 8000h	UART	4 Channels	
FFE0 8400h	PWM (Timer4, Timer5)	2 Channel	
FFE0 8800h	PPM		
FFE0 8C00h	Key Scan	5 * 5	
FFE0 9000h	ADC Controller	4 Channels	
FFE0 9400h	I2S		
FFE0 9800h	USB		
FFE0 9C00h	Watch Dog Timer		
FFE0 A000h	Timer 0, 1, 2, 3	4 Channels	
FFE0 A400h	GPIO		
FFE0 A800h ~ FFEF FFFFh	Reserved		

표 3-3 GMX1000 Register Offset Address

-
- The address boundary is 400h(1024Byte).

3.1 System

3.1.1 System ID Register (SYSID)

Address : FFE0 0000h

Bit	R/W	Description	Default Value
31:16	R	Reserved.	00h
15: 8	R	Device ID	11h
7 : 0	R	Revision Number	00h

3.1.2 Configuration Register (CFGR)

Power On시 외부 Configuration Pin으로부터 설정된 값을 읽어온다. 해당 Pin은 반드시 Pull-up 또는 Pull-down Register를 연결시켜야 한다. Configuration Pin으로 사용되는 Pin은 VBA[1:0], VA[12:5]로 총 10개이다.

Address : FFE0 0004h

Bit	R/W	Description	Assigned Pin
31: 10	R	Reserved.	-
9 : 5	R	User Define	Cfg[9:5] : VA[5:9]
4	R	Local ROM Data Bus Width 0 : 8Bit 1 : 16Bit	Cfg[4] : VA[10]
3	R	Auto Load Select 0 : Normal flash 1 : Auto Load mode	Cfg[3] : VA[11]
2	R	AUTO Load Address Select 0 : Nand Flash address 3cycel 1 : Nand Flash address 4cycel	Cfg[2] : VA[12]
1	R	OSI mode Enable/Disable 0 : OSI mode disable 1 : OSI mode enable	Cfg[1] : VBA[0]
0	R	OSI ROM Enable/Disable 0 : OSI ROM disable 1 : OSI ROM enable	Cfg[0] : VBA[1]

← --- 서식 있음: 글머리 기호 및
번호 매기기

3.2 Pin Mux

3.2.1 Pin Mux Control Register 0 (PINMUX0)

Address : FFE0 0010h

Bit	R/W	Description	Default Value
31	RW	0 : WR#	0
30		0 : RD#	
29 : 28		0x : WAIT#	
27 : 26		00 : OSI_CS#	
		01 : NDFL_CE#[5]	
25 : 24		00 : CS3#	
		01 : NDFL_CE#[4]	
23 : 22		00 : CS2#	
		01 : NDFL_CE#[3]	
21 : 20		00 : CS1#	
		01 : NDFL_CE#[2]	
19 : 18		00 : CS0#	
		01 : NDFL_CE#[1]	
17 : 16		00 : A25	
		01 : TFT_G[1]	
15 : 14		00 : A24	
		01 : TFT_G[0]	
13 : 12		00 : A23	
		01 : TFT_R[4]	
11 : 10		00 : A22	
	01 : TFT_R[3]		
9 : 8	0x : A21		
	0x : A20		
7 : 6	0x : A19		
	0x : A18		
5 : 4	0 : A17		
3	0 : A16		
2	0 : A15		
1	0 : A14		
0	0 : BEX[1]		

삭제됨: 15 : 14

삭제됨: 13 : 12

삭제됨: 11 : 10

삭제됨: 9 : 8

← 서식 있음: 글머리 기호 및
번호 매기기

3.2.2 Pin Mux Control Register 1 (PINMUX1)

Address : FFE0 0014h

Bit	R/W	Description	Default Value
31 : 27	R	Reserved	0
26: 25	RW	0x : PWM[1] 10 : UART_RX[2] 11 : PIO37	
24 : 23		0x : PWM[0] 10 : DACK0# 11 : PIO36	
22 : 21		0x : PPM 10 : UART_TX[2] 11 : PIO35	
20		0 : DREQ0# 1 : PIO34	
19 : 18		0x : KEY_SN[4] 10 : GUN1 11 : PIO33	
17		0 : KEY_SN[3] 1 : PIO32	
16		0 : KEY_SN[2] 1 : PIO31	
15		0 : KEY_SN[1] 1 : PIO30	
14		0 : KEY_SN[0] 1 : PIO29	
13 : 12		0x : KEY_IN[4] 10 : GUN0 11 : PIO28	
11		0 : KEY_IN[3] 1 : PIO27	
10		0 : KEY_IN[2] 1 : PIO26	
9		0 : KEY_IN[1] 1 : PIO25	
8		0 : KEY_IN[0] 1 : PIO24	
7		0 : UART_CLK 1 : PIO23	
6 : 5		0x : UART_RX[1] 10 : OSI_RX[0] 11 : PIO22	
4 : 3		0x : UART_TX[1] 10 : OSI_TX[0] 11 : PIO21	
2		0 : UART_RX[0] 1 : PIO20	
1		0 : UART_TX[0] 1 : PIO19	
0		0 : NMI	

* Pin Mux Control Register 1의 [0] 번 비트는 반드시 “0”으로 설정하여 사용해야 한다.

← 서식 있음: 클머리 기호 및
번호 매기기

3.2.3 Pin Mux Control Register 2 (PINMUX2)

Address : FFE0 0018h

Bit	R/W	Description	Default Value
31 : 14	R	Reserved	0
13	RW	0 : NDFL_IO[7] 1 : PIO51	
12		0 : NDFL_IO[6] 1 : PIO50	
11		0 : NDFL_IO[5] 1 : PIO49	
10		0 : NDFL_IO[4] 1 : PIO48	
9		0 : NDFL_IO[3] 1 : PIO47	
8		0 : NDFL_IO[2] 1 : PIO46	
7		0 : NDFL_IO[1] 1 : PIO45	
6		0 : NDFL_IO[0] 1 : PIO44	
5		0 : NDFL_BUSYX 1 : PIO43	
4		0 : NDFL_WEX 1 : PIO42	
3		0 : NDFL_REX 1 : PIO41	
2		0 : NDFL_ALE 1 : PIO40	
1		0 : NDFL_CLE 1 : PIO39	
0		0 : NDFL_CE#[0] 1 : PIO38	

← 서식 있음: 글머리 기호 및
번호 매기기

3.2.4 Pin Mux Control Register 3 (PINMUX3)

Address : FFE0 001Ch

Bit	R/W	Description	Default Value
31 : 25	R	Reserved	0
24	RW	0 : Effect_RAM_CS# 1 : PIO89	
23		0 : Sound_SMCK 1 : I2S_SMCK	
22		0 : Sound_LRCK_DAC 1 : I2S_LRCK_DAC	
21		0 : Sound_SCK_DAC 1 : I2S_SCK_DAC	
20		0 : Sound_SDATA_DAC[0] 1 : I2S_SDATA_DAC[0]	
19		0 : Sound_SDATA_DAC[1] 1 : I2S_SDATA_DAC[1]	
18		0 : Sound_LRCK_ADC 1 : I2S_LRCK_ADC	
17		0 : Sound_SCK_ADC 1 : I2S_SCK_ADC	
16		0 : Sound_SDATA_ADC 1 : I2S_SDATA_ADC	
15 : 12	R	Reserved	
11	RW	0 : WaveMem_OE# 1 : PIO54	
10		0 : CSYNC_IN 1 : TFT_B[4]	
9 : 8		00 : VSYNC_IN 10 : UART_RX[3]	
		01 : TFT_B[3] 11 : PIO53	
7 : 6		00 : HSYNC_IN 10 : UART_TX[3]	
		01 : TFT_B[2] 11 : PIO52	
5		0 : CSYNC 1 : TFT_B[1]	
4		0 : CBCLK 1 : TFT_G[5]	
3		0 : OVENX 1 : TFT_G[4]	
2		0 : CBF 1 : TFT_G[3]	
1		0 : HBLANKX 1 : HDISP (Display Enable)	
0	0 : REMLOCX 1 : TFT_G[2]		

%% <주의> WaveROM_Data[7:0] 와 Audio 관련 입출력신호는 ADC Test 를 위한 신호와 Multiplex 되어 동작하기 때문에 위에서 설정된 레지스터 값에 의해 입/출력되지 않고, Test Mode시에 해당 Test관련 신호가 입출력 된다.

서식 있음: 글머리 기호 및 번호 매기기

서식 있음: 글머리 기호 및 번호 매기기

3.2.5 Pin Mux Control Register 4 (PINMUX4)

Address : FFE0 0020h

Bit	R/W	Description	Default Value
31 : 30	RW	0x : WaveROM_Addr[7] 10 : ATA_IOR# 11 : PIO71	0
29 : 28		0x : WaveROM_Addr[8] 10 : ATA_DREQ# 11 : PIO70	
27 : 26		0x : WaveROM_Addr[9] 10 : ATA_IRQ# 11 : PIO69	
25 : 24		0x : WaveROM_Addr[10] 10 : ATA_IORDY# 11 : PIO68	
23 : 22		0x : WaveROM_Addr[11] 10 : ATA_RESET# 11 : PIO67	
21 : 20		0x : WaveROM_Addr[12] 10 : ATA_DATA[8] 11 : PIO66	
19 : 18		0x : WaveROM_Addr[13] 10 : ATA_DATA[9] 11 : PIO65	
17 : 16		0x : WaveROM_Addr[14] 10 : ATA_DATA[10] 11 : PIO64	
15 : 14		0x : WaveROM_Addr[15] 10 : ATA_DATA[11] 11 : PIO63	
13 : 12		0x : WaveROM_Addr[16] 10 : ATA_DATA[12] 11 : PIO62	
11 : 10		0x : WaveROM_Addr[17] 10 : ATA_DATA[13] 11 : PIO61	
9 : 8		0x : WaveROM_Addr[18] 10 : ATA_DATA[14] 11 : PIO60	
7 : 6		0x : WaveROM_Addr[19] 10 : ATA_DATA[15] 11 : PIO59	
5		0 : WaveROM_Addr[20] 1 : PIO58	
4		0 : WaveROM_Addr[21] 1 : PIO57	
3 : 2		0x : WaveROM_Addr[22] 10 : DACK#[1] 11 : PIO56	
1 : 0		0x : WaveROM_Addr[23] 10 : DREQ#[1] 11 : PIO55	

%% <주의> WaveROM_Addr[23:4] 는 BIST/BIRA 동작 시에 Compiled Memory Test를 위한 신호와 Multiplex되어 동작하기 때문에 위에서 설정된 레지스터 값에 의해 입/출력되지 않고, Test Mode시에 해당 Test 관련 신호가 입출력 된다.

서식 있음: 글머리 기호 및
번호 매기기

3.2.6 Pin Mux Control Register 5 (PINMUX5)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 0024h

Bit	R/W	Description	Default Value
31	RW	0 : WaveROM_WE# 1 : PIO88	0
30		0 : WaveROM_CS# 1 : PIO87	
29 : 28		0x : WaveROM_Data[0] 10 : ATA_Data[0] 11 : PIO86	
27 : 26		0x : WaveROM_Data[1] 10 : ATA_Data[1] 11 : PIO85	
25 : 24		0x : WaveROM_Data[2] 10 : ATA_Data[2] 11 : PIO84	
23 : 22		0x : WaveROM_Data[3] 10 : ATA_Data[3] 11 : PIO83	
21 : 20		0x : WaveROM_Data[4] 10 : ATA_Data[4] 11 : PIO82	
19 : 18		0x : WaveROM_Data[5] 10 : ATA_Data[5] 11 : PIO81	
17 : 16		0x : WaveROM_Data[6] 10 : ATA_Data[6] 11 : PIO80	
15 : 14		0x : WaveROM_Data[7] 10 : ATA_Data[7] 11 : PIO79	
13 : 12		0x : WaveROM_Addr[0] 10 : ATA_Addr[0] 11 : PIO78	
11 : 10		0x : WaveROM_Addr[1] 10 : ATA_Addr[1] 11 : PIO77	
9 : 8		0x : WaveROM_Addr[2] 10 : ATA_Addr[2] 11 : PIO76	
7 : 6		0x : WaveROM_Addr[3] 10 : ATA_CS#[0] 11 : PIO75	
5 : 4		0x : WaveROM_Addr[4] 10 : ATA_CS#[1] 11 : PIO74	
3 : 2		0x : WaveROM_Addr[5] 10 : ATA_DACK# 11 : PIO73	
1 : 0		0x : WaveROM_Addr[6] 10 : ATA_IOW# 11 : PIO72	

%% <주의> WaveROM_Addr[23:4] 는 BIST/BIRA 동작 시에 Compiled Memory Test를 위한 신호와 Multiplex되어 동작하기 때문에 위에서 설정된 레지스터 값에 의해 입/출력되지 않고, Test Mode시에 해당 Test관련 신호가 입출력 된다.

%% <주의> WaveROM_Data[15:2] 는 ADC Test 를 위한 신호와 Multiplex 되어 동작하기 때문에 위에서 설정된 레지스터 값에 의해 입/출력되지 않고, Test Mode시에 해당 Test관련 신호가 입출력 된다.

서식 있음: 클머리 기호 및
번호 매기기

서식 있음: 클머리 기호 및
번호 매기기

3.2.7 Pin Mux Control Register 6 (PINMUX6)

Address : FFE0 0028h

Bit	R/W	Description	Default Value
31 : 10	R	Reserved	0
9	RW	0 : VD[9] 1 : DEC_FIELD	
8		0 : VD[8] 1 : DEC_ACTIVE	
7		0 : VD[7] 1 : DEC_D[7]	
6		0 : VD [6] 1 : DEC_D[6]	
5		0 : VD [5] 1 : DEC_D[5]	
4		0 : VD [4] 1 : DEC_D[4]	
3		0 : VD [3] 1 : DEC_D[3]	
2		0 : VD [2] 1 : DEC_D[2]	
1		0 : VD [1] 1 : DEC_D[1]	
0		0 : VD [0] 1 : DEC_D[0]	

← 서식 있음: 클머리 기호 및
번호 매기기

3.3 Local/Frame & Texture Memory Control Registers

3.3.1 Local/Frame Memory Bank Control Register (LFBNKCONn)

Register Name	Address	Description
BNKCON0	FFE0 0400h	Memory Bank 0 Control Register

Bit	R/W	Description	Default Value
31 : 17	R	Reserved	0
16	RW	Bank0 (ROM Area) Write 할 때, Error Response 발생 0 : Error Response 비활성 1 : Error Response 활성	0
15 : 14	RW	Address Set-up before CSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
13 : 12	RW	Chip Selection Set-up RD# / WR# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
11 : 8	RW	Access Cycle 0000 : 1 Clock 0001 : 2 Clock 0010 : 3 Clock 0011 : 4 Clock 0100 : 6 Clock 0101 : 8 Clock 0110 : 10 Clock 0111 : 12 Clock 1000 : 14 Clock 1001 : 16 Clock 1010 : 18 Clock 1011 : 20 Clock 1100 : 22 Clock 1101 : 24 Clock 1110 : 26 Clock 1111 : 30 Clock	1111
7 : 6	RW	Chip Selection Hold on RD# / WR# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
5 : 4	RW	Address Holding Time after CSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
3	RW	This bit determines SRAM for using UB/LB for bank 0. 0 : Not using UB/UL (WBE#[1:0]) 1 : Using UB/UL (BE#[1:0])	0
2	RW	This bit determines WAIT status for bank 0. 0 : WAIT 비활성 1 : WAIT 활성	0
1 : 0	R	Reserved	0

Bank 0 는 Boot Memory 영역으로 Power on configuration으로 초기 동작 Data Bus 폭을 결정한다.

Bank 0의 Data Bus 설정 폭은 Configuration Register(CFGR) Bit[4]을 통해 읽어볼 수 있다.

Data Access를 위한 Timing Control은 BNKCON0 Register에 따른다.

< Register 설명 >

- (1) Bit [16] : ROM Area에 Write할 경우에 AMBA에 Error 응답을 보냄. 이것은 사용 옵션에 따라 활성/비활성 할 수 있다.
- (2) Bit [15:14] : Address와 Chip Select 신호 사이에 필요한 Cycle 수를 결정함. (그림 3.1의 tCSS 참조)
- (3) Bit [13:12] : Chip select 와 RD# / WR#신호 사이의 필요한 Cycle 수를 결정함. (그림 3.1의 toes 참조)
- (4) Bit [11:8] : RD# / WR# 신호가 유지되는 Cycle (Access Time) 수를 결정함. (그림 3.1의 tACC 참조)
- (5) Bit [7:6] : RD#/WR# 신호가 비활성 된 후 Chip Select 가 비활성 되기 까지 걸리는 Cycle (그림 3.1의 tOEH 참조)
- (6) Bit[5:4] : Chip Select 신호와 Address사이의 필요한 Hold Time Cycle 수를 결정함. (그림 3.1의 tCSH 참조)
- (7) Bit [3] : 8bit SRAM을 2개 사용할 경우에는 '0'으로 설정하여 사용하며, Write Enable 신호에 BE#[1:0]를 연결하며, 16bit SRAM을 사용할 경우에는 '1로 설정하여 사용한다.
- (8) Wait 신호의 사용 여부를 결정한다.




그림 3-1 ROM/SRAM/IO Timing Diagram

Register Name	Address	Description
BNKCON1	FFE0 0404h	Memory Bank 1 Control Register
BNKCON2	FFE0 0408h	Memory Bank 2 Control Register
BNKCON3	FFE0 040Ch	Memory Bank 3 Control Register
BNKCON4	FFE0 0410h	Memory Bank 4 Control Register

Memory Bank 1 ~ 4은 SRAM, ROM 형태의 메모리를 이용할 수 있으며, 하위 Bank와 동일한 Register 형태를 취한다.

SRAM, ROM Mode

Bit	R/W	Description	Default Value
31 : 16	R	Reserved	0
15 : 14	RW	Address Set-up before GCSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
13 : 12	RW	Chip Selection Set-up OE# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
11 : 8	RW	Access Cycle 0000 : 1 Clock 0001 : 2 Clock 0010 : 3 Clock 0011 : 4 Clock 0100 : 6 Clock 0101 : 8 Clock 0110 : 10 Clock 0111 : 12 Clock 1000 : 14 Clock 1001 : 16 Clock 1010 : 18 Clock 1011 : 20 Clock 1100 : 22 Clock 1101 : 24 Clock 1110 : 26 Clock 1111 : 30 Clock	1111
7 : 6	RW	Chip Selection Hold on OE# (WE#) 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
5 : 4	RW	Address Holding Time after GCSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
3	RW	This bit determines SRAM for using UB/LB for each bank. Bank1~Bank4 0 : Not using UB/UL (WBE#[1:0]) 1 : Using UB/UL (BE#[1:0])	0
2	RW	This bit determines WAIT status for each bank. Bank7~Bank1 0 : WAIT 비활성 1 : WAIT 활성	0
1	R	Reserved	0
0	RW	This bit determine data bus width for each bank. (bank1~bank7) 0 : 8 bit 1 : 16 bit	1

< Register 설명 >

- (1) Bit [15:14] : Address와 Chip Select 신호 사이에 필요한 Cycle 수를 결정함. (그림 3.1의 tCSS 참조)
- (2) Bit [13:12] : Chip select 와 RD# / WR#신호 사이의 필요한 Cycle 수를 결정함. (그림 3.1의 toes 참조)
- (3) Bit [11:8] : RD# / WR# 신호가 유지되는 Cycle (Access Time) 수를 결정함. (그림 3.1의 tACC 참조)
- (4) Bit [7:6] : RD#/WR# 신호가 inactive 된 후 Chip Select 가 Inactive되기 까지 걸리는 Cycle (그림 3.1의 tOEH 참조)
- (5) Bit[5:4] : Chip Select 신호와 Address사이의 필요한 Hold Time Cycle 수를 결정함. (그림 3.1의 tCSH 참조)
- (6) Bit [3] : 8bit SRAM을 2개 사용할 경우에는 '0'으로 설정하여 사용하며, Write Enable 신호에 BE#[1:0]를 연결하며, 16bit SRAM을 사용할 경우에는 '1로 설정하여 사용한다.
- (7) Bit [2] : Wait 신호의 사용 여부를 결정한다.
- (8) Bit [0] : 해당 Bank의 ROM/SRAM/IO의 Data Bus 폭을 결정한다.

Register Name	Address	Description
BNKCON5	FFE0 0414h	Memory Bank 5 Control Register
BNKCON6	FFE0 0418h	Memory Bank 6 Control Register

Memory Bank 5 ~ 6은 SRAM, ROM 뿐 아니라 SDRAM 메모리를 접속할 수 있다.

따라서 SRAM, ROM Mode 인 경우와 SDRAM Mode 로 나누어 Register Bit의 의미가 다르게 작용된다.

SRAM, ROM Mode의 경우 하위 Bank와 동일한 Register 형태를 취한다.

SRAM, ROM Mode

Bit	R/W	Description	Default Value
31 : 17	R	Reserved	0
16	RW	Memory Type for Bank 5 to Bank 6 0 : SRAM 또는 ROM 1 : SDR SDRAM	0
15 : 14	RW	Address Set-up before GCSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
13 : 12	RW	Chip Selection Set-up OE# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
11 : 8	RW	Access Cycle 0000 : 1 Clock 0001 : 2 Clock 0010 : 3 Clock 0011 : 4 Clock 0100 : 6 Clock 0101 : 8 Clock 0110 : 10 Clock 0111 : 12 Clock 1000 : 14 Clock 1001 : 16 Clock 1010 : 18 Clock 1011 : 20 Clock 1100 : 22 Clock 1101 : 24 Clock 1110 : 26 Clock 1111 : 30 Clock	1111
7 : 6	RW	Chip Selection Hold on OE# (WE#) 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
5 : 4	RW	Address Holding Time after GCSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
3	RW	This bit determines SRAM for using UB/LB for each bank. Bank5~Bank6 0 : Not using UB/UL (WBE#[1:0]) 1 : Using UB/UL (BE#[1:0])	0
2	RW	This bit determines WAIT status for each bank. Bank7~Bank1 0 : WAIT 비활성 1 : WAIT 활성	0
1	R	Reserved	0
0	RW	This bit determine data bus width for each bank. (bank1~bank7) 0 : 8 bit 1 : 16 bit	1

< Register 설명 >

- (1) Bit [16] : Bank 5 / 6에 대하여 사용하는 Memory 종류를 선택 한다.
- (2) Bit [15:14] : Address와 Chip Select 신호 사이에 필요한 Cycle 수를 결정함. (그림 3.1의 tCSS 참조)
- (3) Bit [13:12] : Chip select 와 RD# / WR#신호 사이의 필요한 Cycle 수를 결정함. (그림 3.1의 toes 참조)
- (4) Bit [11:8] : RD# / WR# 신호가 유지되는 Cycle (Access Time) 수를 결정함. (그림 3.1의 tACC 참조)
- (5) Bit [7:6] : RD#/WR# 신호가 비활성 된 후 Chip Select 가 비활성 되기 까지 걸리는 Cycle (그림 3.1의 tOEH 참조)
- (6) Bit[5:4] : Chip Select 신호와 Address사이의 필요한 Hold Time Cycle 수를 결정함. (그림 3.1의 tCSH 참조)
- (7) Bit [3] : 8bit SRAM을 2개 사용할 경우에는 '0'으로 설정하여 사용하며, Write Enable 신호에 BE#[1:0]를 연결하며, 16bit SRAM을 사용할 경우에는 '1로 설정하여 사용한다.
- (8) Bit [2] : Wait 신호의 사용 여부를 결정한다.
- (9) Bit [0] : 해당 Bank의 ROM/SRAM/IO의 Data Bus 폭을 결정한다.

SDRAM Mode

Bit	R/W	Description	Default Value
31 : 17	R	Reserved	0
16	RW	Memory Type for Bank 1 to Bank 6 0 : SRAM 또는 ROM 1 : SDR SDRAM	0
15 : 8	R	Reserved	FFh
7 : 6	RW	Row Address Line Number 00 : 11 bit 01 : 12 bit 10 : 13 bit 11 : Reserved	11
5 : 4	RW	Column Address Line Number 00 : 8 bit 01 : 9 bit 10 : 10 bit 11 : Reserved	11
3	RW	Timing Constraint Select (0 : 100MHz 초과, 1 : 100 MHz 이하) 0 : tRCD = 3 Clock, tRP = 3 Clock, tRAS = 7 Clock, tRC = 10 Clock 1 : tRCD = 2 Clock, tRP = 2 Clock, tRAS = 5 Clock, tRC = 7 Clock	0
2	RW	CAS Latency 0 : 2 Clock 1 : 3 Clock	0
1	R	Reserved	0
0	RW	This bit determine data bus width for each bank. (bank1~bank6) 0 : 8 bit 1 : 16 bit	1

< Register 설명 >

- (1) Bit [16] : Bank 5 / 6에 대하여 사용하는 Memory 종류를 선택 한다.
- (2) Bit [7:6] : SDRAM의 Row Address 수를 선택한다.
- (3) Bit [5:4] : SDRAM의 Column Address 수를 선택한다.
- (4) Bit [3] : SDRAM 동작에 필요한 Timing 조건을 결정한다.
100MHz를 기준으로 100MHz 이상인 경우에는 '0'을 선택하여 Timing을 맞춰준다.
- (5) Bit [2] : SDRAM 동작에서 CAS Latency Cycle을 선택한다.
- (6) Bit [0] : 해당 Bank의 ROM/SRAM/IO의 Data Bus 폭을 결정한다.

3.3.2 Local / Frame SDRAM Feedback Clock & Refresh Control

Address : FFE0 041Ch

Bit	R/W	Description	Default Value
31 : 12	R	Reserved	0
11 : 8	RW	Local / Frame SDRAM Clock Generation (Feedback Clock) 0000 : CLOCK 1000 : Invert CLOCK 0001 : CLOCK + 1ns 1001 : Invert CLOCK + 1ns 0010 : CLOCK + 2ns 1010 : Invert CLOCK + 2ns 0011 : CLOCK + 3ns 1011 : Invert CLOCK + 3ns 0100 : CLOCK + 4ns 1100 : Invert CLOCK + 4ns 0101 : CLOCK + 5ns 1101 : Invert CLOCK + 5ns 0110 : CLOCK + 6ns 1110 : Invert CLOCK + 6ns 0111 : CLOCK + 7ns 1111 : Invert CLOCK + 7ns	0000
7 : 4	R	Reserved	0
3	RW	Refresh Source Select 0 : 1Mhz (mClock / (n+1)) 1 : CRT Hsync	0
2	RW	Refresh Period < Refresh Source : 1Mhz > 0 : 15 usec 1 : 30 usec	1
1 : 0	RW	Number of Refresh Cycle / Period < Refresh Source : 1Mhz > x0 : 1 Cycle x1 : 2 Cycle < Refresh Source : CRT Hsync > 00 : 2 Cycle 01 : 3 Cycle 10 : 4 Cycle 11 : 5 Cycle	11

< Register 설명 >

- (1) Bit [11:8] : SDRAM의 Data 읽기 시에 사용되는 SDRAM Feedback Clock의 지연 정도를 결정한다.
- (2) Bit [3] : SDRAM의 Refresh를 위한 Source를 선택한다. 1MHz 단위의 clock 또는 CRT의 수평 동기를 이용한다.
- (3) Bit [2] : Bit [3] 에서 1MHz를 사용하는 경우에 Refresh 주기에 대한 선택을 한다.
- (4) Bit [1:0] : 한 주기 또는 수평동기에 의해서 몇 번의 Refresh를 할 것인지 선택한다.

3.3.3 Frame Memory Area Start Address**Address : FFE0 0420h**

Bit	R/W	Description	Default Value
31 : 20	RW	Frame Memory Area Start Address	0
19:0	R	Reserved	0000

Note: Local Memory의 일부분을 Frame 영역으로 사용할 경우 (Rendering Engine 및 CRT를 사용하는 경우) 이 영역은 Cache 불가능 (Non-Cacheable) 영역이 되어야 한다.

Frame 영역은 CRT의 수평해상도 설정 (X-Resolution control bit)과 Graphic Engine의 수직해상도 설정 (Y-Resolution control bit) 그리고 Current Render Buffer와 Image Capture mode 4개의 변수로 결정되어 진다.

화면의 수평 해상도 (X-Resolution) 가 512 Dot보다 작은 경우, 화면상의 한 행에 대하여 1KB의 frame영역이 필요하게 되고. (512Dot * 2B) 마찬가지로 수직해상도 (Y-Resolution)이 512 line보다 작은 경우 512*1KB의 frame 영역이 필요하게 된다.

	0 < DX <= 511	512 <= DX < 1024
0 < DY <= 511	1KB * 512	2KB * 512
512 <= DY < 1024	1KB * 1024	2KB * 1024

즉, 1개의 Frame Bank 에 대해서 위와 같은 Frame Memory 영역이 확보되어야 한다.
 이때, Rendering 을 현재 Display 되고 있는 Bank에 진행하게 된다면 1개의 Frame Bank가 필요하게 되고,
 Rendering을 Display되고 있는 Bank에 진행하지 않는 경우에 대해서는 Bank의 Pipe-Line 동작을 위해
 2개 또는 3개의 Frame Buffer가 필요하게 된다. (Image Capture Engine의 활성 여부에 따라..)
 해당 변수의 설정에 따라 최소 512KB,최대 6MB의 frame 영역이 설정되게 된다.

3.3.4 1 MHz Frequency Generation : Source Clock = Main Clock**Address : FFE0 0424h**

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	0
7 : 0	RW	1Mhz Clock generation Divider Value	0xFF

< Register 설명 >

- (1) Bit [7:0] : SDRAM Refresh 동작을 위하여 1MHz 주파수를 생성하는데 필요한 값을 설정한다.
 사용되는 Main Clock에 따라서 Main Clock / (n+1)로 생성되므로 divider값에는 n-1 값을 설정한다.

3.3.5 OSI ROM Control Register (OSIROMCON)

Register Name	Address	Description
OSIBNKCON0	FFE0 0428h	OSI ROM Control Register

Bit	R/W	Description	Default Value
31 : 17	R	Reserved	0
16	RW	OSI ROM영역에 Write 할 때, Error Response 발생 0 : Error Response 비활성 1 : Error Response 활성	0
15 : 14	RW	Address Set-up before GCSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
13 : 12	RW	Chip Selection Set-up OE# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
11 : 8	RW	Access Cycle 0000 : 1 Clock 0001 : 2 Clock 0010 : 3 Clock 0011 : 4 Clock 0100 : 6 Clock 0101 : 8 Clock 0110 : 10 Clock 0111 : 12 Clock 1000 : 14 Clock 1001 : 16 Clock 1010 : 18 Clock 1011 : 20 Clock 1100 : 22 Clock 1101 : 24 Clock 1110 : 26 Clock 1111 : 30 Clock	1111
7 : 6	RW	Chip Selection Hold on OE# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
5 : 4	RW	Address Holding Time after GCSn# 00 : 0 Clock 01 : 1 Clock 10 : 2 Clock 11 : 4 Clock	11
3 : 0	R	Reserved	0

< Register 설명 >

- Bit [16] : ROM Area에 Write할 경우에 AMBA에 Error 응답을 보냄.
이것은 사용 옵션에 따라 활성/비활성 할 수 있다.
- Bit [15:14] : Address와 Chip Select 신호 사이에 필요한 Cycle 수를 결정함. (그림 3.1의 tCSS 참조)
- Bit [13:12] : Chip select 와 RD# / WR#신호 사이의 필요한 Cycle 수를 결정함. (그림 3.1의 toes 참조)
- Bit [11:8] : RD# / WR# 신호가 유지되는 Cycle (Access Time) 수를 결정함. (그림 3.1의 tACC 참조)
- Bit [7:6] : RD#/WR# 신호가 inactive 된 후 Chip Select 가 Inactive되기 까지 걸리는 Cycle (그림 3.1의 tOEH 참조)
- Bit[5:4] : Chip Select 신호와 Address사이의 필요한 Hold Time Cycle 수를 결정함. (그림 3.1의 tCSH 참조)

3.3.6 Texture Memory Control Register (TMCON)

Bank#7 Texture Memory 영역의 최소 접근 (Access) 단위는 Half Word이다. (Byte Access 금지)

또한 Page-Miss를 방지하기 위해서 DMA동작은 항상 Transfer Block Size 경계에서 이루어져야 한다.

예를 들면 Word, Transfer Size 16인 경우, 16Word의 경계에서 DMA Source/Destination Address setting이 설정되어야 한다.

Register Name	Address	Description
TMCON	FFE0 0430h	Texture Memory Control Register (SDRAM)

Bit	R/W	Description	Default Value
31 : 17	R	Reserved	0
16	RW	Texture Memory Access Enable 0 : Access 비활성 1 : Access 활성	0
15 : 8	R	Reserved	FFh
7 : 6	RW	Row Address Line Number 00 : 11 bit 01 : 12 bit 10 : 13 bit 11 : Reserved	11
5 : 4	RW	Column Address Line Number 00 : 8 bit 01 : 9 bit 10 : 10 bit 11 : Reserved	11
3	RW	Timing Constraint Select (0 : 100MHz 초과, 1 : 100 MHz 이하) 0 : tRCD = 3 Clock, tRP = 3 Clock, tRAS = 7 Clock, tRC = 10 Clock 1 : tRCD = 2 Clock, tRP = 2 Clock, tRAS = 5 Clock, tRC = 7 Clock	0
2	RW	CAS Latency 0 : 2 Clock 1 : 3 Clock	0
1	R	Reserved	0
0	R	This bit determine data bus width for each bank. (bank7) 16 bit only	0

< Register 설명 >

- Bit [16] : Texture Memory의 사용 여부를 결정한다.
- Bit [7:6] : SDRAM의 Row Address 수를 선택한다.
- Bit [5:4] : SDRAM의 Column Address 수를 선택한다.
- Bit [3] : SDRAM 동작에 필요한 Timing Constraint를 결정한다. 100MHz를 기준으로 100MHz 이상인 경우에는 '0'을 선택하여 Timing을 맞춰준다.
- Bit [2] : SDRAM 동작에서 CAS Latency Cycle을 선택한다.

3.3.7 Texture SDRAM Feedback Clock & Refresh Control

Address : FFE0 0434h

Bit	R/W	Description	Default Value
31 : 12	R	Reserved	0
11 : 8	RW	Texture SDRAM Clock Generation (Feedback Clock) 0000 : CLOCK 1000 : Invert CLOCK 0001 : CLOCK + 1ns 1001 : Invert CLOCK + 1ns 0010 : CLOCK + 2ns 1010 : Invert CLOCK + 2ns 0011 : CLOCK + 3ns 1011 : Invert CLOCK + 3ns 0100 : CLOCK + 4ns 1100 : Invert CLOCK + 4ns 0101 : CLOCK + 5ns 1101 : Invert CLOCK + 5ns 0110 : CLOCK + 6ns 1110 : Invert CLOCK + 6ns 0111 : CLOCK + 7ns 1111 : Invert CLOCK + 7ns	0000
7 : 2	R	Reserved	0
1	RW	Refresh Period < Refresh Source : 1MHz > 0 : 15 usec 1 : 30 usec	1

0	RW	Number of Refresh Cycle / Period < Refresh Source : 1MHz > 0 : 1 Cycle 1 : 2 Cycle	1
---	----	---	---

- < Register 설명 >
- (1) Bit [11:8] : SDRAM의 Data Read시에 사용되는 SDRAM Feedback Clock의 지연 정도를 설정한다.
 - (2) Bit [1] : 1MHz를 이용하여 Refresh Period를 설정한다.
 - (3) Bit [0] : 한 주기에 몇 번의 Refresh를 할 것인지 선택한다.

3.3.8 Texture Memory Area Start Address

Address : FFE0 0438h

Bit	R/W	Description	Default Value
31 : 20	RW	Texture Memory Area Start Address	0
19:0	R	Reserved	0000

Note:
Graphic Engine에서 Non-Texture Memory Mode (별도의 Texture Memory를 사용하지 않고 Texture Memory 영역을 Main Memory 영역에 할당하여 사용하는 경우)를 설정한 경우, 이 register를 설정하도록 한다.

별도의 Texture Memory를 사용한 경우, 즉 Graphic Engine의 Non-Texture Memory Mode의 상태 bit가 “0”인 경우, 해당 register의 설정이 필요 없으며, 자동적으로 Texture Memory Start address는 Bank 7영역으로 설정 된다.

Local Memory의 일정부분을 Texture 영역으로 사용할 경우, 이 영역은 Cache 불가능 (Non-Cacheable)영역이 되어야 한다.

서식 있음: 클머리 기호 및
번호 매기기

서식 있음: 클머리 기호 및
번호 매기기

3.4 General DMA

이 DMA 제어기는 범용 DMA 제어기로 메모리, IO에 대한 대규모 데이터 전송에 적합하다. 2개의 채널을 가지고 있고 각 채널당 4개의 입력과 버스트 모드가 있으면 버스트 크기를 선택 할 수 있다. 각 채널당 16 x 4 byte의 FIFO를 가지고 있고 DMA 에러나 DMA 카운트 종료 시 인터럽트 신호가 발생되고 표시하는 플래그를 가진다.




그림 3-2 Structure of DMA Controller

GDMA Feature

- ✓ 2채널 DMA
- ✓ 4GByte 영역의 32bit 주소 제어
- ✓ 최대 16MByte까지 한 번에 전송할 수 있는 24bit 카운터
- ✓ 4개의 외부 DMA 요구 입력
- ✓ 소프트웨어에 의한 DMA 요구 기능
- ✓ 무한개의 데이터 블록에 대한 Scattering/Gathering를 지원하는 Chain mode
- ✓ 직접 설정 가능한 Direct mode 지원
- ✓ No burst 와 16 x 4 byte의 FIFO를 이용한 4,8,16 burst
- ✓ Reference Count mode
- ✓ 주소 고정, 증가, 감소 기능 지원
- ✓ Polling 인터럽트를 지원하기 위한 인터럽트 상태 flag
- ✓ Byte 단위 까지 접근 가능하게 하는 Data size 조정기능

DMA Register Summary

Address	Register Name	Description
FFF0 0800h	DMA status register(GDMAISR)	에러 와 종료 인터럽트 상태
FFF0 0804h	DMA interrupt mask register(GDMAIMR)	인터럽트 비활성 제어
FFF0 0808h	DMA enable status register(GDMAESR)	채널 상태
FFF0 080Ch	DMA request status & synchronization register (GDMARSSR)	DMA 요구 상태 및 동기 제어
FFF0 0810h	DMA configuration register(GDMACFGR)	DMA 구성 제어
FFF0 0818h	DMA last request register(GDMALRR)	마지막 요구 제어
FFE0 0820h	DMA Ch.0 Control Register(GDMAC0)	제어 비트
FFE0 0824h	DMA Ch.0 Source Address Register(GDMAS0)	데이터 전송을 위한 읽기 주소
FFE0 0828h	DMA Ch.0 Destination Address Register(GDMAD0)	데이터 전송을 위한 쓰기 주소
FFE0 082Ch	DMA Ch.0 Transfer Count Register(GDMAT0)	데이터 전송을 위한 회수
FFE0 0830h	DMA Ch.0 Descriptor Table Address Register(GMDMT0)	Descriptor의 주소
FFE0 0840h	DMA Ch.1 Control Register(GDMAC1)	채널 제어
FFE0 0844h	DMA Ch.1 Source Address Register(GDMAS1)	데이터 전송을 위한 읽기 주소
FFE0 0848h	DMA Ch.1 Destination Address Register(GDMAD1)	데이터 전송을 위한 쓰기 주소
FFE0 084Ch	DMA Ch.1 Transfer Count Register(GDMAT1)	데이터 전송을 위한 회수
FFE0 0850h	DMA Ch.1 Descriptor Table Address Register(GMDMT1)	Descriptor의 주소

표 3-4 DMA Registers Table

DMA Operation

DMA 제어기는 4개의 개별 DMA 요구를 받을 수 있다. DMA 동작은 선택된 요구에 대해서만 반응한다.

DMA 제어기가 설정된 DMA 동작을 수행하기 위해서는 DMA Control Register(GDMAC)의 Run bit를 Start로 전환하여야 한다. 이후 DMA 제어기는 동작이 완료되면 Run bit를 Cancel 상태로 조정한다.

DMA 제어기에 DMA 요청은 프로그램이나 다른 모듈에 의해서 이루어질 수 있다. GDMAC의 Request source selection에 의해 외부 핀이나 다른 모듈에서 DMA 요구 신호를 인가해야만 DMA 제어기는 DMA 요청을 알 수 있다. DMA channel n으로 되어 있는 곳을 프로그램으로 선택하면 DMA 제어기는 즉각 DMA 요청을 받은 것으로 파악한다. 이 상태는 다른 쪽을 선택하지 않는 이상 계속 유지한다.

예를 들어 메모리 위치 xxxxxxxxh에서 yyyyyyyh로 외부 신호와 관계없이 전송을 원한다면 Selection을 DMA channel n으로 하면 된다.

DMA 제어기는 Direct mode와 Chain mode의 2가지 mode가 있다. Direct mode에서는 사용자가 Source Address Register(GDMAS), Destination Address Register(GDMAD), Transfer Initial Count Register(GDMAT)에 직접 기록한 후 GDMAC의 DMA Run bit와 Direct bit 설정하면 DMA 동작을 진행한다. Chain mode에서는 사용자가 메모리에 Descriptor를 구성하고 첫 번째 구성된 Descriptor의 주소를 Descriptor Table Address Register(GMDMT)에 기록한 후 GDMAC의 Run bit와 Chain bit를 설정하면 DMA 동작을 진행한다.

DMA 제어기는 Source, Destination address에 대하여 3가지 형태의 주소를 발생시킨다. Fixed address는 DMA 제어기가 데이터 전송 횟수와 관계없이 GDMAS과 Destination Address Register(GDMAD)의 기록된 주소가 일정하게 출력된다. Increment address는 DMA 제어기가 데이터 전송 시 마다 GDMAS과 GDMAD의 기록된 주소를 증가시킨다. Decrement address는 DMA 제어기가 데이터 전송 시 마다 GDMAS과 GDMAD의 기록된 주소를 감소시킨다. 만약 전송될 Data size가 8bit라면 전송 후는 GDMAS과 GDMAD에 기록된 주소 값은 현재 주소 값에 0, +1, -1이 되고, 16bit라면 0, +2, -2 그리고 32bit라면 0, +4, -4의 형태로 변한다.

GDMA Descriptor Table

Descriptor에는 DMA 제어가 데이터 전송을 위해 필요한 정보를 가지고 있다. 사용자는 전송하고자 하는 블록에 대한 정보를 정리하여 각각에 해당하는 Descriptor를 작성하여야 한다. 작성된 Descriptor는 서로 연결되어 있고 처음 시작하여야 할 Descriptor의 위치를 GDMADT에 저장한 뒤 GDMAC에 실행 명령을 지시하면 DMA 제어기는 Descriptor를 읽기 시작한다. 하나의 Descriptor를 읽은 DMA 제어기는 Descriptor에 포함된 정보를 이용하여 데이터 전송을 처리하고 마지막 Descriptor를 수행할 때까지 읽기와 실행을 반복한다. 다음은 Descriptor의 구성 내용을 요약하였다.

Descriptor field	Description
Source address	DMA 전송에 필요한 Source address를 포함한다. DMA 제어가 메모리로부터 Descriptor를 읽은 후 이 필드의 내용을 GDMAS에 저장한다.
Destination address	DMA 전송에 필요한 Destination address를 포함한다. DMA 제어가 메모리로부터 Descriptor를 읽은 후 이 필드의 내용을 GDMAD에 저장한다.
count	DMA 전송에 필요한 회수를 포함한다. DMA 제어가 메모리로부터 Descriptor를 읽은 후 이 필드의 내용을 GDMAT에 저장한다.
Next Description address	메모리에 존재하는 다음 Descriptor의 시작 Address를 포함한다. DMA 제어가 메모리로부터 Descriptor를 읽은 후 이 필드의 내용을 DMA 제어기 내부에 존재하는 Next Description address buffer에 저장한다.
Control flag	DMA 전송에 필요한 제어상태에 대한 정보를 포함한다. DMA 제어가 메모리로부터 Descriptor를 읽은 후, 이 필드의 내용을 GDMAC과 임시 Flag buffer에 저장한다.

표 3-5 DMA Descriptor summary




그림 3-3 Structure of DMA Descriptor




그림 3-4 Example of DMA Descriptor flow

Structure of Descriptor

```
struct {  
    long a;          /* 0x11223344 */  
    long Ra;         /* 0xxxxxxxxx */  
    long b;          /* 0x55667788 */  
    long Rb;         /* 0xxxxxxxxx */  
    long c;          /* 0x123456   */  
    long d;          /* 0xabcdef01 */  
    long Rd;         /* 0xxxxxxxxx */  
    long e;          /* 0x00000000 */  
} descriptor;
```

결과 :

Source address	=	0x11223344
Destination address	=	0x55667788
Count	=	0x123456
Next descriptor address	=	0xabcdef01
State flag	=	0x00000000

Control flag of Descriptor

Descriptor에 기록되는 Control flag 는 DMA 제어기에 의해 읽어져서 GDMAC에 기록한다. 따라서 Flag의 역할은 GDMAC의 각 Flag 들과 역할이 동일하다. 다만 DMA 제어기 상태를 나타내는 상태 Flag 들이 없는 대신 Next Descriptor 의 유효성을 나타내는 비트 31, 30 번이 존재한다. DMA 제어기가 Current Descriptor에 해당하는 내용을 참조하여 데이터를 전송한 후 Chain mode가 계속 설정된 상태에서 31 bit를 참조하는데 비트가 “1”이면 다음 Descriptor 읽기를 시도할 것 이다. 그러나 이 비트가 “0”이면 현재 Descriptor가 마지막이라고 파악하여 인터럽트를 요청하고 동작을 종료한다. 비트 30번은 디스크립터가 읽어들일 때 인터럽트 발생을 허용 하는 비트이다. (그 외 나머지는 GDMAC과 같다.)

이 표는 DMA 제어기가 Chain 모드 일 때 Description 을 표시한다.

Bit	Description	
31	Next Descriptor Flag 0: Enable next descriptor 1: Disable next descriptor	
30	Descriptor Read Interrupt Mask 0: Disable Interrupt 1: Enable interrupt	
24	Run DMA Operation 0 : Cancels DMA Operation 1 : Starts DMA Operation by S/W	
23 : 19	Reserved	
18 : 16	Channel 0	Channel 1
	DMA Request Source Selection 000 : External DREQ0# 001 : I2S (CH0) 010 : USB Bulk In 011 : USB Bulk Out 1xx : DMA Channel 0 (SW)	DMA Request Source Selection 000 : External DREQ1# 001 : Reserved 010 : USB ISO In 011 : USB ISO Out 1xx : DMA Channel 1 (SW)
15	Active DMA Chain Mode 0 : Direct Mode 1 : Chain Mode	
14 : 12	Protection and access information bit 0 : Privileged or User bit 1 : Bufferable or not bufferable bit 2 : Cacheable or not cacheable	
11	Lock 0: unLock 1 : Lock	
10	DMA Transfer Count Mode 0 : Reference Count 1 : not used (unlimited transfer)	
9 : 8	DMA Burst Size 00 : No burst 01 : 4 beat incrementing burst 10 : 8 beat incrementing burst 11 : 16 beat incrementing burst	
7 : 6	Direction of DMA Source Address 00 : Fixed Address 01 : Reserved 10 : Increment 11 : Decrement	
5 : 4	Direction of DMA Destination Address 00 : Fixed Address 01 : Reserved 10 : Increment 11 : Decrement	
3 : 2	Data Size for Transfer 00 : 8bit 01 : 16bit 10 : 32bit 11 : Reserved	
1 : 0	Reserved	

3.4.1 GDMA Interrupt Status Register (GDMAISR)

인터럽트 상태 표시 레지스터는 DMA 동작 중 에러나 종료 시 발생한 인터럽트의 상태를 나타낸다.

Register Name	Address	Description
GDMAISR	FFE0 0800h	DMA status register

Bit	R/W	Description	Default Value
31:18	-	Reserved	-
17	R	Ch1 Error Status Bit 0 : Okay 1 : Error	0
16	R	Ch0 Error Status Bit 0 : Okay 1 : Error	0
15:2	-	Reserved	-
1	R	Ch0 Terminal count Interrupt Status 0 : Idle 1 : Occurred Interrupt	0
0	R	Ch0 Terminal count Interrupt Status 0 : Idle 1 : Occurred Interrupt	0

3.4.2 GDMA Interrupt Mask Register (GDMAIMR)

인터럽트 마스크 레지스터는 DMA의 제어기에서 인터럽트 신호 전에 출력 유무를 결정합니다.

Register Name	Address	Description
GDMAIMR	FFE0 0804h	DMA interrupt mask register

Bit	R/W	Description	Default Value
31:18	-	Reserved	-
17	RW	Ch1 Error interrupt mask 0 : enable interrupt 1 : disable Interrupt	0
16	RW	Ch0 Error interrupt mask 0 : enable interrupt 1 : disable Interrupt	0
15:2	-	Reserved	-
1	RW	Ch1 Terminal count interrupt mask 0 : enable interrupt 1 : disable Interrupt	0
0	RW	Ch0 Terminal count interrupt mask 0 : enable interrupt 1 : disable Interrupt	0

3.4.3 GDMA Enable Status Register (GDMAESR)

Enable 상태 레지스터는 각 채널의 Enable 상태를 표시합니다.

Register Name	Address	Description
GDMAESR	FFE0 0808h	DMA enable status register

Bit	R/W	Description	Default Value
31:18	-	Reserved	-
1	R	Ch1 Status 0 : disable 1 : enable	0
0	R	Ch0 Status 0 : disable 1 : enable	0

3.4.4 GDMA Request Status & Synchronization Register (GDMARSSR)

DMA 요구 상태 및 동기 레지스터는 외부로부터 요구되는 신호의 상태를 표시하고 DMA 동작 시 동기 유무를 결정합니다.

Register Name	Address	Description
GDMARSSR	FFE0 080Ch	DMA request status & synchronization register

Bit	R/W	Description	Default Value
31:24	-	Reserved	-
23	RW	Ch1 USB Isochronous Request Synchronization 0 : disable sync 1 : enable sync	0
22	RW	Ch1 USB Bulk Request Synchronization 0 : disable sync 1 : enable sync	0
21	-	Reserved	-
20	RW	Ch1 External Request Synchronization 0 : disable sync 1 : enable sync	0
19	RW	Ch0 USB Isochronous Request Synchronization 0 : disable sync 1 : enable sync	0
18	RW	Ch0 USB Bulk Request Synchronization 0 : disable sync 1 : enable sync	0
17	RW	Ch0 I2S Request Synchronization 0 : disable sync 1 : enable sync	0
16	RW	Ch0 External Request Synchronization 0 : disable sync 1 : enable sync	0
15:8	-	Reserved	-
7	R	Ch1 USB Isochronous Request Status 0 : DMA Requesting 1 : Idle	-
6	R	Ch1 USB Bulk Request Status 0 : DMA Requesting 1 : Idle	-
5	R	Ch1 I2S Request Status Bit 0 : DMA Requesting 1 : Idle	-
4	R	Ch1 External Request Status 0 : DMA Requesting 1 : Idle	-
3	R	Ch0 USB Isochronous Request Status 0 : DMA Requesting 1 : Idle	-
2	R	Ch0 USB Bulk Request Status 0 : DMA Requesting 1 : Idle	-
1	R	Ch0 I2S Request Status 0 : DMA Requesting 1 : Idle	-
0	R	Ch0 External Request Status 0 : DMA Requesting 1 : Idle	-

3.4.5 GDMA Configuration Register (GDMACFGR)

Configuration 레지스터는 DMA 동작에 대한 구성을 표시합니다.

Register Name	Address	Description
GDMACFGR	FFE0 0810h	DMA configuration register

Bit	R/W	Description	Default Value
31:2	-	Reserved	-
1	RW	DMA endian configuration 0 : little-endian mode 1 : big-endian mode	0
0	R	DMA controller all channel enable 0 : enable 1 : disable	0

3.4.6 GDMA Last Request Register (GDMALRR)

Last 요청 레지스터는 프로그램에 의한 마지막 전송 요청을 표시합니다.

Register Name	Address	Description
GDMALRR	FFE0 0818h	DMA last request register

Bit	R/W	Description	Default Value
31:2	-	Reserved	-
1	RW	Ch1 last request 0 : continues 1 : last transfer	0
0	RW	Ch0 last request 0 : continues 1 : last transfer	0

3.4.7 GDMA Control Register (GDMAcN)

DMA 제어레지스터는 입력 선택, 전송 모드, 전송 데이터의 크기 등에 대한 DMA 채널 제어 정보를 포함한다. 각 레지스터는 소프트웨어에 의해서 DMA 채널이 Enable 되기 전에 프로그램 된다. DMA 동작이 종료되면 Run DMA Operation 플래그는 "0" 가 된다.

Register Name	Address	Description
GDMAc0	FFE0 0820h	DMA Ch.0 Control Register
GDMAc1	FFE0 0840h	DMA Ch.1 Control Register

Bit	R/W	Description	Default Value
31: 25	R	Reserved	0
24	RW	Run DMA Operation 0 : Cancels DMA Operation 1 : Starts DMA Operation by S/W	0
23 : 19	R	Reserved	0
18 : 16	RW	Channel 0 DMA Request Source Selection 000 : External DREQ0# 001 : I2S (CH0) 010 : USB Bulk In 011 : USB Bulk Out 1xx : DMA Channel 0 (SW)	Channel 1 DMA Request Source Selection 000 : External DREQ1# 001 : Reserved 010 : USB ISO In 011 : USB ISO Out 1xx : DMA Channel 1 (SW)
15	R	Active DMA Chain Mode 0 : Direct Mode 1 : Chain Mode	0
14 : 12	RW	Protection and access information(AMBA Protection control) bit 0 : Privileged or User bit 1 : Bufferable or not bufferable bit 2 : Cacheable or not cacheable	0
11	RW	Lock(AMBA Lock) 0: unLock 1 : Lock	0
10	RW	DMA Transfer Count Mode 0 : Reference Count 1 : not used (unlimited transfer)	0
9 : 8	RW	DMA Burst Size 00 : No burst 01 : 4 beat incrementing burst 10 : 8 beat incrementing burst 11 : 16 beat incrementing burst	0
7 : 6	RW	Direction of DMA Source Address 00 : Fixed Address :Do not change address 01 : Reserved 10 : Increment Increase address 11 : Decrement Decrease address	0
5 : 4	RW	Direction of DMA Destination Address 00 : Fixed Address 01 : Reserved 10 : Increment 11 : Decrement	0
3 : 2	RW	Data Size for Transfer 00 : 8bit Transfer using 1Byte size 01 : 16bit Transfer using 1Half word size 10 : 32bit Transfer using 1Word size 11 : Reserved	0
1 : 0	R	Reserved	0

3.4.8 GDMA Source Address Register (GDMASn)

전송할 데이터의 근원지 주소(바이트 정렬)를 표시한다.

Register Name	Address	Description
GDMAS0	FFE0 0824h	DMA Ch.0 Source Address Register
GDMAS1	FFE0 0844h	DMA Ch.1 Source Address Register

Bit	R/W	Description	Default Value
31 : 0	RW	DMA Source Address A[31:0]	00000000h

3.4.9 GDMA Destination Address Register (GDMADn)

전송될 위치의 목적지 주소(바이트 정렬)를 표시한다.

Register Name	Address	Description
GDMAD0	FFE0 0828h	DMA Ch.0 Destination Address Register
GDMAD1	FFE0 0848h	DMA Ch.1 Destination Address Register

Bit	R/W	Description	Default Value
31 : 0	RW	DMA Destination Address A[31:0]	00000000h

3.4.10 GDMA Transfer Count Register (GDMATn)

DMA 제어기가 데이터를 전송할 회수를 표시한다.

Register Name	Address	Description
GDMAT0	FFE0 082Ch	DMA Ch.0 Transfer Count Register
GDMAT1	FFE0 084Ch	DMA Ch.1 Transfer Count Register

Bit	R/W	Description	Default Value
31 : 24	R	Reserved	00h
23 : 0	RW	DMA Transfer Count Register. Data transfer 마다 1씩 감소한다. burst인 경우도 1씩 감소한다. ex) 16burst * 32bit * 1(Count) = 64byte	000000h

3.4.11 GDMA Descriptor Table Address Register (GDMADTn)

DMA 제어기가 Chain 모드로 동작할 때 Descriptor table의 주소를 표시한다.

Register Name	Address	Description
GDMADT0	FFE0 0830h	DMA Ch.0 Descriptor Table Address Register
GDMADT1	FFE0 0850h	DMA Ch.1 Descriptor Table Address Register

Bit	R/W	Description	Default Value
31:0	RW	DMA Descriptor Table Address A[31:0]	00000000h

3.5 Interrupt Controller

GMX1000의 Interrupt Controller는 32개 채널의 인터럽트 리소스로부터 발생한 인터럽트를 사용유무에 대한 마스크 상태와 중요도에 따라서 기본적으로 결정되어있는 고정 우선순위 혹은 사용자가 프로그램 가능한 가변 우선순위에 따라서 인터럽트 가능 유무를 판단하여 AE32000 코어에 인터럽트를 요청하는 역할을 한다.

인터럽트 리소스는 내부 인터럽트 28개 채널과 외부 인터럽트 4개 채널이 지원되어 모두 32개 채널을 사용할 수 있으며, 외부 인터럽트의 경우 전체적으로는 8개가 사용 가능하지만 INTMOD 레지스터의 설정을 통해 4 채널만 사용할 수 있으므로 PIN MUX 레지스터와 INTMOD 레지스터의 설정에 유의해야 한다. 또한 외부 인터럽트는 INTMOD 레지스터의 설정으로 모두 4가지 방법으로 인터럽트 latch가 가능하다.

내부 인터럽트와 외부 인터럽트의 요청은 INTEN 레지스터의 설정에 따라 마스크 되어있는(해당 채널의 INTEN이 '0'으로 설정) 채널은 인터럽트 요청이 무시되며, 마스크 되어있지 않은(해당 채널의 INTEN이 '1'으로 설정) 채널은 AE32000 코어에 인터럽트가 요청된다. AE32000 코어에 인터럽트 요청과 함께 INTVEC 레지스터가 설정되어 코어에 인터럽트가 요청된 채널의 인터럽트 벡터 주소를 제공하며, INTST 레지스터가 설정되어 현재 인터럽트 요청 상태를 제공한다. 인터럽트 요청을 받은 AE32000 코어는 ISR(Interrupt Service Routine)을 수행하고, ISR이 종료되면서 INTVECCLR 레지스터를 설정하여 인터럽트 요청에 대한 처리를 완료시킨다.

만약 서로 다른 채널의 인터럽트 리소스로부터 인터럽트가 동시에 요청된다면 우선순위가 높은 순서부터 인터럽트 요청이 처리되지만, 같은 인터럽트 리소스로부터 인터럽트 요청이 반복될 때에는 ISR이 종료되지 못한 상태에서 요청되는 인터럽트는 무시되어진다. 물론 같은 인터럽트 리소스로부터 반복되는 인터럽트 요청이라 할지라도 ISR이 종료될 수 있는 충분한 시간이 주어지는 상태에서의 인터럽트 요청은 모두 처리 된다.

인터럽트의 우선순위는 기본적으로 고정되어있으나 INTMOD[31] 비트와 INPPR_n 레지스터의 설정으로 사용자 임의로 우선순위를 조정할 수 있다. 사용자가 필요에 의해 가변 우선순위를 이용하고 있을 때, 시스템 리셋 혹은 사용자의 레지스터 쓰기의 명령으로 INTMOD[31] 비트가 '0'으로 설정되어 가변 우선순위가 disable된다면 우선순위는 기본적으로 제공되는 고정 우선순위를 따르게 되므로 사용자의 주의가 요구된다.

3.5.1 External Interrupt Source Select & Interrupt Mode Register (INTMOD)

GMX1000에서는 8개의 외부 인터럽트를 지원하는데, 실제 사용 가능한 외부 인터럽트는 4개이다. 외부 인터럽트를 사용하기 위해서는 우선 PIN MUX 레지스터를 설정하여 외부 핀을 활성화 시켜놓고, INTMOD 레지스터를 설정하여야 한다. INTMOD 레지스터의 Trigger mode와 Active state의 설정으로 모두 4가지 방법으로 인터럽트 latch가 가능하다. 다음 그림은 4가지 방법에 대한 레지스터 설정 및 인터럽트 latch에 대한 설명이다.




그림 3-5 Interrupt Trigger Mode Description

INTMOD[31] 비트는 우선순위 프로그램 Enable/Disable을 가능하게 해주는데 더 자세한 설명은 INPPR_n 레지스터 설명을 참조하기 바란다.

Address : FFE0 0C00h

Bit	R/W	Description	Default Value
31	RW	Interrupt Priority Program bit 0 : Interrupt Priority Program disable 1 : Interrupt Priority Program enable	0
30 : 28	RW	External IRQ3 Source Select <참고 : Pin Mux Block> 000 : EIRQ0 001 : EIRQ1 010 : EIRQ2 011 : EIRQ3 100 : EIRQ4 101 : EIRQ5 110 : EIRQ6 111 : EIRQ7	3h
27	R	Reserved	0
26 : 24	RW	External IRQ2 Source Select <참고 : Pin Mux Block> 000 : EIRQ0 001 : EIRQ1 010 : EIRQ2 011 : EIRQ3 100 : EIRQ4 101 : EIRQ5	2h

		110 : EIRQ6 111 : EIRQ7	
23	R	Reserved	0
22 : 20	RW	External IRQ1 Source Select <참고 : Pin Mux Block> 000 : EIRQ0 001 : EIRQ1 010 : EIRQ2 011 : EIRQ3 100 : EIRQ4 101 : EIRQ5 110 : EIRQ6 111 : EIRQ7	1h
19	R	Reserved	0
18 : 16	RW	External IRQ0 Source Select <참고 : Pin Mux Block> 000 : EIRQ0 001 : EIRQ1 010 : EIRQ2 011 : EIRQ3 100 : EIRQ4 101 : EIRQ5 110 : EIRQ6 111 : EIRQ7	0h
15	R	External Interrupt Source 7 (EIRQ7) Value Read (GPIO Read 와 같음)	0
14	R	External Interrupt Source 6 (EIRQ6) Value Read (GPIO Read 와 같음)	0
13	R	External Interrupt Source 5 (EIRQ5) Value Read (GPIO Read 와 같음)	0
12	R	External Interrupt Source 4 (EIRQ4) Value Read (GPIO Read 와 같음)	0
11	R	External Interrupt Source 3 (EIRQ3) Value Read (GPIO Read 와 같음)	0
10	R	External Interrupt Source 2 (EIRQ2) Value Read (GPIO Read 와 같음)	0
9	R	External Interrupt Source 1 (EIRQ1) Value Read (GPIO Read 와 같음)	0
8	R	External Interrupt Source 0 (EIRQ0) Value Read (GPIO Read 와 같음)	0
7 : 4	RW	External IRQ3 ~ IRQ0 Trigger Mode 0 : Level Trigger 1 : Edge Trigger	Fh
3 : 0	RW	External IRQ3 ~ IRQ0 Active State 0 : Active Low 1 : Active High	Fh

3.5.2 Interrupt Vector Register (INTVEC)

Interrupt Vector의 상위 3 bit로서 아래의 표에서 Encoding된 5bit와 조합되어 8bit의 Interrupt vector를 생성시킨다.

Address : FFE0 0C04h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved.	0
7 : 5	RW	Interrupt Vector Higher 3 Bit. Programmable Bits.	1h
4 : 0	R	Interrupt Vector Lower 5 Bit. Priority Encoding Data	1Fh

3.5.3 Interrupt Vector Clear Register (INTVECCLR)

Interrupt Service Routine에서 Interrupt Service가 끝나고 빠져 나올 때, 해당 인터럽트의 Code값을 Write하여 Interrupt Bit를 Clear시킨다.

Address : FFE0 0C08h

Bit	R/W	Description	Default Value
31 : 5	R	Reserved	0
4 : 0	W	Interrupt Clear Vector Value 내부에서 발생된 Interrupt의 우선순위에 의하여 Interrupt Service Routine 처리 후 다시 그 Code 값을 Write함으로써 해당 Interrupt Bit을 Clear 시킬 수 있다.	0

Vector No.	Description	Remark
31	USB Reset Interrupt (Lowest Priority)	Interrupt의 발생은 우선순위에 의하여 순차적으로 발생한다.
30	ADC Interrupt	
29	PPM Interrupt	
28	UART Channel 3 Tx Interrupt	
27	UART Channel 3 Rx/Receive Interrupt	
26	UART Channel 2 Tx Interrupt	
25	UART Channel 2 Rx/Receive Interrupt	
24	PWM 0 (Timer 4) / PWM 1 (Timer 5) Interrupt	
23	IDE	
22	I2S Interrupt	
21	USB Start Of Frame Interrupt	
20	GUN	
19	UART Channel 1 Tx Interrupt	
18	UART Channel 1 Rx/Receive Interrupt	
17	Voice Recorder – (Recording / Playing Interrupt)	
16	Nand Flash DMA Interrupt	
15	Key Scan Interrupt	
14	CRT Interrupt	
13	USB Interrupt	
12	Frame Vsync Interrupt	
11	External IRQ3	
10	External IRQ2	
9	UART Channel 0 Tx Interrupt	
8	UART Channel 0 Rx/Receive Interrupt	
7	Timer 3 Interrupt	
6	Timer 2 Interrupt	
5	DMA 1 Interrupt	
4	DMA 0 Interrupt	
3	External IRQ1	
2	External IRQ0	
1	Timer 1 Interrupt	
0	Timer 0 Interrupt (Highest Priority)	

표 3-6 Interrupt Vector & Priority

3.5.4 Interrupt Enable Register (INTEN)

Interrupt Source에 대한 Mask Bit로 Interrupt Enable/Disable 기능을 한다. Mask Bit가 '0'일때 Interrupt는 Disable되고 '1'일때 Enable 된다. 만약 해당 비트가 '0'으로 마스크 되어 있다면 외부 혹은 peripheral에서 Interrupt가 발생하더라도 Interrupt Controller에서 Core에 전달되지 않기 때문에, Interrupt가 발생하지 않으므로 사용자는 레지스터 설정 시 항상 유의하여야 한다.

Address : FFE0 0C0Ch

Bit	R/W	Description	Default Value
31	RW	USB Reset Interrupt (Lowest Priority)	0
30	RW	ADC Interrupt	
29	RW	PPM Interrupt	
28	RW	UART Channel 3 Tx Interrupt	
27	RW	UART Channel 3 Rx/Receive Interrupt	
26	RW	UART Channel 2 Tx Interrupt	
25	RW	UART Channel 2 Rx/Receive Interrupt	
24	RW	PWM 0 (Timer 4) / PWM 1 (Timer 5) Interrupt	
23	RW	IDE	
22	RW	I2S Interrupt	
21	RW	USB Start of Frame Interrupt	
20	RW	GUN	
19	RW	UART Channel 1 Tx Interrupt	
18	RW	UART Channel 1 Rx/Receive Interrupt	
17	RW	Voice Recorder – (Recording / Playing Interrupt)	
16	RW	Nand Flash DMA Interrupt	
15	RW	Key Scan Interrupt	
14	RW	CRT Interrupt	
13	RW	USB Interrupt	
12	RW	Frame Vsync Interrupt	
11	RW	External IRQ3	
10	RW	External IRQ2	
9	RW	UART Channel 0 Tx Interrupt	
8	RW	UART Channel 0 Rx/Receive Interrupt	
7	RW	Timer 3 Interrupt	
6	RW	Timer 2 Interrupt	
5	RW	DMA 1 Interrupt	
4	RW	DMA 0 Interrupt	
3	RW	External IRQ1	
2	RW	External IRQ0	
1	RW	Timer 1 Interrupt	
0	RW	Timer 0 Interrupt (Highest Priority)	

3.5.5 Interrupt Status Register (INTST)

Interrupt의 Status를 알 수 있는 Register이다. INTST는 Interrupt가 발생하면 해당 비트가 '1'로 설정되며, ISR(Interrupt Service Routine)이 종료되며 Interrupt Vector를 clear 시키면 '0'으로 설정되므로 INTST 레지스터를 읽어보면 현재 Interrupt가 발생했는지, 발생했다면 어떤 Interrupt가 발생했는지를 알 수 있다.

Address : FFE0 0C10h

Bit	R/W	Description	Default Value
31	R	USB Reset Interrupt (Lowest Priority)	0
30		ADC Interrupt	
29		PPM Interrupt	
28		UART Channel 3 Tx Interrupt	
27		UART Channel 3 Rx/Receive Interrupt	
26		UART Channel 2 Tx Interrupt	
25		UART Channel 2 Rx/Receive Interrupt	
24		PWM0 (Timer 4) / PWM 1 (Timer5) Interrupt	
23		IDE	
22		I2S Interrupt	
21		USB Start Of Frame Interrupt	
20		GUN	
19		UART Channel 1 Tx Interrupt	
18		UART Channel 1 Rx/Receive Interrupt	
17		Voice Recorder – (Recording / Playing Interrupt)	
16		Nand Flash DMA Interrupt	
15		Key Scan Interrupt	
14		CRT Interrupt	
13		USB Interrupt	
12		Frame Vsync Interrupt	
11		External IRQ3	
10		External IRQ2	
9		UART Channel 0 Tx Interrupt	
8		UART Channel 0 Rx/Receive Interrupt	
7		Timer 3 Interrupt	
6		Timer 2 Interrupt	
5		DMA 1 Interrupt	
4		DMA 0 Interrupt	
3		External IRQ1	
2		External IRQ0	
1		Timer 1 Interrupt	
0		Timer 0 Interrupt (Highest Priority)	

3.5.6 Interrupt Priority Programmable Register (INPPRn)

Interrupt Source에 대한 Priority를 Program으로 설정 가능하도록 하는 레지스터이다. 기본적으로 결정되어있는 인터럽트 우선순위를 사용자가 원하는 우선순위로 바꾸고 싶을 때 INPPR 레지스터를 설정하면 되는데, INTMOD[31] 비트가 우선순위 프로그램을 Enable/Disable 시키므로 우선순위를 재조정할 때에는 항상 먼저 INTMOD[31] 비트를 '1'로 설정하고 INPPR 레지스터를 설정해야 한다. 또한 INTMOD[31] 비트가 중간에 '0'으로 설정되면 우선순위가 기본상태로 돌아가므로 사용자가 우선순위를 조정하고 싶을 때에는 INTMOD[31] 비트를 항상 '1'로 설정해두어야 한다.

Interrupt Priority Programmable Register #0 (INPPR0)

Address : FFE0 0C14h

Bit	R/W	Description	Default Value
31 : 29	R	Reserved	0
28 : 24	RW	3rd Interrupt Source Number	00011b
23 : 21	R	Reserved	0
20 : 16	RW	2nd Interrupt Source Number	00010b
15 : 13	R	Reserved	0
12 : 8	RW	1st Interrupt Source Number	00001b
7 : 5	R	Reserved	0
4 : 0	RW	0th Interrupt Source Number (Highest priority)	00000b

Interrupt Priority Programmable Register #1 (INPPR1)

Address : FFE0 0C18h

Bit	R/W	Description	Default Value
31 : 29	R	Reserved	0
28 : 24	RW	7th Interrupt Source Number	00111b
23 : 21	R	Reserved	0
20 : 16	RW	6th Interrupt Source Number	00110b
15 : 13	R	Reserved	0
12 : 8	RW	5th Interrupt Source Number	00101b
7 : 5	R	Reserved	0
4 : 0	RW	4th Interrupt Source Number	00100b

Interrupt Priority Programmable Register #2 (INPPR2)

Address : FFE0 0C1Ch

Bit	R/W	Description	Default Value
31 : 29	R	Reserved	0
28 : 24	RW	11th Interrupt Source Number	01011b
23 : 21	R	Reserved	0
20 : 16	RW	10th Interrupt Source Number	01010b
15 : 13	R	Reserved	0
12 : 8	RW	9th Interrupt Source Number	01001b
7 : 5	R	Reserved	0
4 : 0	RW	8th Interrupt Source Number	01000b

Interrupt Priority Programmable Register #3 (INPPR3)

Address : FFE0 0C20h

Bit	R/W	Description	Default Value
31 : 29	R	Reserved	0
28 : 24	RW	15th Interrupt Source Number	01111b
23 : 21	R	Reserved	0
20 : 16	RW	14th Interrupt Source Number	01110b
15 : 13	R	Reserved	0
12 : 8	RW	13th Interrupt Source Number	01101b
7 : 5	R	Reserved	0
4 : 0	RW	12th Interrupt Source Number	01100b

Interrupt Priority Programmable Register #4 (INPPR4)**Address : FFE0 0C24h**

<i>Bit</i>	<i>R/W</i>	<i>Description</i>	<i>Default Value</i>
31 : 29	R	Reserved	0
28 : 24	RW	19th Interrupt Source Number	10011b
23 : 21	R	Reserved	0
20 : 16	RW	18th Interrupt Source Number	10010b
15 : 13	R	Reserved	0
12 : 8	RW	17th Interrupt Source Number	10001b
7 : 5	R	Reserved	0
4 : 0	RW	16th Interrupt Source Number	10000b

Interrupt Priority Programmable Register #5 (INPPR5)**Address : FFE0 0C28h**

<i>Bit</i>	<i>R/W</i>	<i>Description</i>	<i>Default Value</i>
31 : 29	R	Reserved	0
28 : 24	RW	23rd Interrupt Source Number	10111b
23 : 21	R	Reserved	0
20 : 16	RW	22nd Interrupt Source Number	10110b
15 : 13	R	Reserved	0
12 : 8	RW	21st Interrupt Source Number	10101b
7 : 5	R	Reserved	0
4 : 0	RW	20th Interrupt Source Number	10100b

Interrupt Priority Programmable Register #6 (INPPR6)**Address : FFE0 0C2Ch**

<i>Bit</i>	<i>R/W</i>	<i>Description</i>	<i>Default Value</i>
31 : 29	R	Reserved	0
28 : 24	RW	27th Interrupt Source Number	11011b
23 : 21	R	Reserved	0
20 : 16	RW	26th Interrupt Source Number	11010b
15 : 13	R	Reserved	0
12 : 8	RW	25th Interrupt Source Number	11001b
7 : 5	R	Reserved	0
4 : 0	RW	24th Interrupt Source Number	11000b

Interrupt Priority Programmable Register #7 (INPPR7)**Address : FFE0 0C30h**

<i>Bit</i>	<i>R/W</i>	<i>Description</i>	<i>Default Value</i>
31 : 29	R	Reserved	0
28 : 24	RW	31st Interrupt Source Number (Lowest priority)	11111b
23 : 21	R	Reserved	0
20 : 16	RW	30th Interrupt Source Number	11110b
15 : 13	R	Reserved	0
12 : 8	RW	29th Interrupt Source Number	11101b
7 : 5	R	Reserved	0
4 : 0	RW	28th Interrupt Source Number	11100b

3.6 Nand Flash Controller

NAND Flash Controller는 8-bit 타입의 nand flash 메모리와 데이터 전송을 관리한다. 데이터 전송은 바로 내부 데이터 레지스터에 의해서 이루어 질 수도 있고 내부 1 Kbyte의 메모리를 통해서도 이루어 질 수 있다. 외부 nand flash 메모리는 총 6개까지 연결해서 chip select 신호에 의해 각각 구분되어져 데이터 전송이 이루어 진다.

특정 외부 핀(boot_mode)에 pull-up 저항을 달아 nand flash 메모리로 부팅해서 동작 시킬 수 있다. 이 때 내부 1-Kbyte는 외부 flash 메모리에서 읽어온 부팅 프로그램을 저장해서 최초로 실행되어지는 곳이 된다.




그림 3-6 Nand Flash Controller Block Diagram

특징

- 8 비트 NAND Flash Memory 를 지원한다.
- 프로그램적으로 NAND Flash memory access cycle 을 조절할 수 있다.
- Auto boot mode 기능을 지원한다.
Power-on-reset 이후에 NAND Flash memory의 첫 번째 블록의 첫 1024bytes의 데이터를 내부 1Kbyte 메모리로 자동적으로 옮긴 후, 내부 메모리에서 프로그램을 수행하는 기능이다.
- 내부 1 Kbyte 메모리를 buffer로 사용할 수 있다.
- Hardware Error Correcting Code Detecting Block 이 포함되어 있다. NAND Flash memory에 512byte를 write하거나 read할 때 하드웨어적으로 ECC parity bit을 계산해 준다.

데이터 읽기/쓰기 동작

1. 데이터 전송을 위한 뱅크 선택이나 타이밍 설정을 위해 NFMCFG 레지스터를 적절히 셋팅한다.
2. nand flash command를 NFMCMD 레지스터에 쓴다.
3. 원하는 nand flash address를 NFMADDR 레지스터에 쓴다. 필요한 address 사이클 만큼 쓰기 작업을 수행한다.
4. 필요한 수 만큼의 데이터를 읽기/쓰기 위해서는 NFMDATA 레지스터에다 필요한 수 만큼 읽기/쓰기를 수행한다. 데이터를 읽기 전 또는 데이터를 쓰고 난 뒤에는 반드시 R/Bx 신호를 확인한다.

내부 메모리를 통한 데이터 전송

내부 1KB 메모리를 통해서도 데이터 전송이 가능하다. 전송 단위는 512 byte만 가능하다. NFMCON 레지스터의 첫 번째에서 네 번째 비트[3:0] 설정에 의해 각각의 동작을 수행한다.




그림 3-7 Transmission through Internal Memory of Nand Flash Controller

타이밍

NFMCFG 레지스터[14:0] 비트의 설정은 다음 그림을 참고하여 설정하면 된다.




그림 3-8 Read/Write Timing Diagram of Nand Flash Memory of Nand Flash Controller

Auto Boot Mode

Auto-boot mode 를 사용하기 위해서는 다음과 같은 설정을 해두어야 한다.

1. CFG[3] 비트를 '1'로 설정한다. (28 페이지 참조)
2. 사용할 NAND Flash의 address cycle수가 3 cycle인지 4 cycle인지를 확인한 다음 CFG[2]비트를 참조한다.
3. autoboot mode 시 memory map이 바뀐다. 내부 1kbyte memory가 최초 0x00000000로 address가 할당되므로 부팅프로그램 작성시 유의 하여야 한다(즉, CS0#으로 할당된다. - 26 page 참조)

3.6.1 NAND Flash Memory Control Register (NFMCON)

NAND Flash Memory의 동작방법을 설정하는 레지스터이다.

Address : FFE0 1000h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	-
7	R	Reserved	0b
6	RW	Enables IRQ 1 : enables irq 0 : disables irq 내부 메모리를 사용했을 경우 메모리 동작이 완료되면 발생한다. 그리고 Nand 메모리에서의 Read/Busy 신호가 low에서 high로 올라갈 때 발생한다.	0b
5	RW	AHB Ready 신호 발생방법(Disable Hold) 0 이면 AHB ready 신호는 nand flash controller 의 동작이 완료되면 발생한다.(Enables Hold) 즉, 동작이 완료 될 때 까지 ahb bus를 잡고 있게 된다. 1 이면 AHB ready 신호는 조건 없이 바로 발생한다.(Disables Hold)	0b
4	R	Reserved	0b
3	RW	Read Mem1 내부 메모리 1kb의 상위 512bytes에 외부 Nand Memory로부터 읽어 Write 한다. 이 비트를 설정하면 연속해서 512 읽기동작이 이루어진다. 이 동작이 완료되면 자동적으로 clear 된다.	0b
2	RW	Read Mem0 내부 메모리 1kb의 하위 512bytes에 외부 Nand Memory로부터 읽어 Write 한다. 이 비트를 설정하면 연속해서 512 읽기동작이 이루어진다. 이 동작이 완료되면 자동적으로 clear 된다.	0b
1	RW	Write Mem1 내부 메모리 1kb의 상위 512bytes의 데이터를 외부 Nand Memory로 Write한다. 이 비트를 설정하면 연속해서 512 쓰기동작이 이루어진다. 이 동작이 완료되면 자동적으로 clear 된다.	0b
0	RW	Write Mem0 내부 메모리 1kb의 하위 512bytes의 데이터를 외부 Nand Memory로 Write한다. 이 비트를 설정하면 연속해서 512 쓰기동작이 이루어진다. 이 동작이 완료되면 자동적으로 clear 된다.	0b

3.6.2 NAND Flash Memory Command Set Register (NFMCMD)

NAND Flash Memory로 Command를 입력할 때 사용하는 레지스터이다.

Address : FFE0 1004h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	-
7 : 0	RW	NAND Flash Memory Command Value	00h

3.6.3 NAND Flash Memory Address Register (NFMADDR)

NAND Flash Memory로 Address를 입력할 때 사용하는 레지스터이다.

Address : FFE0 1008h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	-
7 : 0	RW	NAND Flash Memory Address Value	00h

3.6.4 NAND Flash Memory Data Register (NFMDATA)

NAND Flash Memory로 Data를 출력하거나 Data를 입력 받을 때 사용하는 레지스터이다.

Address : FFE0 100Ch

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	-
7 : 0	RW	NAND Flash Memory Read/Program Data Value In case of write : Programming data In case of read : Read data	0h

3.6.5 NAND Flash Memory Operation Status Register (NFMSTAT)

NAND Flash Memory의 status를 읽어볼 때 사용하는 레지스터이다.

Address : FFE0 1014h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	-
7	R	NAND Write/Read Operation Completion 이 비트는 NFMCMD, NFMADDR, NFMDATA에 의한 동작의 완료 를 나타낸다. 또 다른 동작이 시작되면 “0”이 된다 즉 동작중의 의미를 나타낸다. 1: Completion 상태 0: 동작 중인 상태	1h
6:2	R	Reserved	0h
1	R	NAND Flash Memory Ready/Busy Status 0 : NAND Flash Memory busy 1 : NAND Flash Memory Ready to operate	0h
0	R	NAND Flash Memory Ready/Busy Status Ready/Busy신호가 low에서 high로 변하면 1로 설정된다. 이 비트를 읽으면 clear 가 된다.	0h

3.6.6 NAND Flash Memory ECC(Error Correction Code) Register(NFMECC)

NAND Flash Memory의 ECC code를 저장하고 있는 레지스터이다. 이 레지스터를 읽기를 하면 자동으로 모두 clear 가 된다.

Address : FFE0 1018h

P1~P4 : Column Parity , P8~P2048 : Row Parity

Bit	R/W	Description	Default Value
31 : 24	R	Reserved	FFh
23 : 16	R/Clear	ECC2 (~P4, ~P4', ~P2, ~P2', ~P1, ~P1', ~P2048, ~P2048')	FFh
15 : 8	R/Clear	ECC1 (~P1024, ~P1024', ~P512, ~P512', ~P256, ~P256', ~P128, ~P128')	FFh
7 : 0	R/Clear	ECC0 (~P64, ~P64', ~P32, ~P32', ~P16, ~P16', ~P8, ~P8')	FFh

ECC Code for LSN data

위의 레지스터 읽기에 의해서 Clear 가 된다.

Address : FFE0 1020h

P1_s~P4_s : Column Parity, P8_s~P16_s : Row Parity

Bit	R/W	Description	Default Value
31 : 16	R	Reserved	FFh
15 : 8	R	S_ECC1 (1, 1, 1, 1, 1, 1, ~P4_s, ~P4'_s)	FFh
7 : 0	R	S_ECC0 (~P2_s, ~P2'_s, ~P1_s, ~P1'_s, ~P16_s, ~P16'_s, ~P8_s, ~P8'_s)	FFh

* ~ : Logically inverse operation

3.6.7 NAND Flash Memory Configuration Register (NFMCFG)

여러 개의 NAND Flash Memory의 선택을 위한 Chip select 신호와 CLE, ALE, WE#, RE# 신호의 주기를 결정한다.

Address : FFE0 101Ch

Bit	R/W	Description	Default Value
31 : 22	R	Reserved	000h
21 : 16	RW	NAND Flash Memory Bank Value 111110 : Bank 0 Active 111101 : Bank 1 Active 111011 : Bank 2 Active 110111 : Bank 3 Active 101111 : Bank 4 Active 011111 : Bank 5 Active other case : Not Available	3Fh
15	R	Reserved	0
14 : 12	RW	ALE/CLE Set-up Time (Ts) 000 : 1 Clocks 001 : 2 Clocks 010 : 3 Clocks 011 : 4 Clocks 100 : 5 Clocks 101 : 6 Clocks 110 : 7 Clocks 111 : 8 Clocks	111b
11	R	Reserved	0
10 : 8	RW	WE# Pulse Width (Twp) 000 : 1 Clocks 001 : 2 Clocks 010 : 3 Clocks 011 : 4 Clocks 100 : 5 Clocks 101 : 6 Clocks 110 : 7 Clocks 111 : 8 Clocks	111b
7	R	Reserved	0
6 : 4	RW	RE# Pulse Width (Trp) 000 : 1 Clocks 001 : 2 Clocks 010 : 3 Clocks 011 : 4 Clocks 100 : 5 Clocks 101 : 6 Clocks 110 : 7 Clocks 111 : 8 Clocks	111b
3	R	Reserved	0
2 : 0	RW	ALE/CLE/CE# Hold Time (Th) 000 : 1 Clocks 001 : 2 Clocks 010 : 3 Clocks 011 : 4 Clocks 100 : 5 Clocks 101 : 6 Clocks 110 : 7 Clocks 111 : 8 Clocks	111b

← 서식 있음: 글머리 기호 및
번호 매기기

3.7 CRT Controller

Features

- Support VGA/TFT LCD mode
- Support NTSC, PAL, PAL-M mode
- Supports displays resolutions up to 1024 x 1024.
- VESA DPMS support for green PC applications.
- Horizontal and Vertical double Scan Controls.
- 256 x 16 FIFO controls in CRTC block.
- Internal Color Bar Generator
- Accepts Decoder, MPEG decoded Data on 8bit(27Mhz, 4:2:2)
 - : Input data format (Cb-Y-Cr) CCIR601
 - : Video Input Data flow : Decoder(Cb-Y-Cr) 8bit -> CSC(RGB - 24bit) -> CRTC
- Support Internal Overlay, when Decoder Video Data bypass mode
- Programmable Horizontal, Vertical and Field Input Sync. Phase.
- Programmable Horizontal, Vertical Sync. and Blank Output Signal Timing and Phase
- CRT Controller can be Master or Slave
- Four DACs for CVBS and RGB with 10bit Resolution
- Power down mode of DACs

3.7.1 CRT Base Address

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1400h

Bit	R/W	Description	Default Value
31 : 20	R	Reserved	0
19 : 0	RW	These bits indicates the start position of the screen in the memory	0

3.7.2 CRT Horizontal Total

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1404h

Bit	R/W	Description	Default Value
15 : 10	R	Reserved	0
9 : 0	RW	The value loaded into this field is the total character or pixel counts per line.	0

3.7.3 CRT Horizontal Blank Start

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1404h

Bit	R/W	Description	Default Value
31 : 26	R	Reserved	0
25 : 16	RW	The value loaded into this field is the value of the horizontal counter when the horizontal blanking period begins.	0

3.7.4 CRT Horizontal Sync Start

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1408h

Bit	R/W	Description	Default Value
15 : 10	R	Reserved	0
9 : 0	RW	The value loaded into this field is the value of the horizontal counter when the horizontal sync period begins.	0

3.7.5 CRT Horizontal Sync End

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1408h

Bit	R/W	Description	Default Value
31 : 26	R	Reserved	0
25 : 16	RW	The value loaded into this field is the value of the horizontal counter when the horizontal sync period ends.	0

3.7.6 CRT Vertical Total

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 140Ch

Bit	R/W	Description	Default Value
15 : 12	R	Reserved	0
11 : 0	RW	The value loaded into this field is the value of the total vertical line counts.	0

3.7.7 CRT Vertical Blank Start

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 140Ch

Bit	R/W	Description	Default Value
31 : 28	R	Reserved	0
27 : 16	RW	The value loaded into this field is the value of the vertical line counter when the vertical blanking period begins.	0

3.7.8 CRT Vertical Sync Start

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1410h

Bit	R/W	Description	Default Value
15 : 12	R	Reserved	0
11 : 0	RW	The value loaded into this field is the value of the vertical line counter when the vertical sync starts.	0

3.7.9 CRT Vertical Sync End

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1410h

Bit	R/W	Description	Default Value
31 : 28	R	Reserved	0
27 : 16	RW	The value loaded into this field is the value of the vertical line counter when the vertical sync ends.	0

3.7.10 CRT Current X Position

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1414h

Bit	R/W	Description	Default Value
15 : 10	R	Reserved	0
9 : 0	R	The value loaded into this field is the value of the horizontal counter.	0

3.7.11 CRT Current Y Position

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1414h

Bit	R/W	Description	Default Value
31 : 28	R	Reserved	0
27 : 16	R	The value loaded into this field is the value of the vertical counter.	0

3.7.12 CRT Status

서식 있음: 클머리 기호 및
번호 매기기

CRT Status Register bit[5:0] is read only register that indicates the status of the CRT controller.

Address : FFE0 1418h

Bit	R/W	Description	Default Value
31 : 6	R	Reserved	0
6 : 5	R	Frame Memory Ping Pong Display bank Status. 00 = bank #0, 01 =bank #1, 10 = bank #2	
4	R	External Video Status. 0=Invalid State, 1=valid State	
3	R	Display Enable(Blankx).	
2	R	Vertical Blankx(active low).	
1	R	Horizontal Blankx(active low).	
0	R	Even/Odd Field Status	

서식 있음: 클머리 기호 및
번호 매기기

* Video Encoder control register bit #5 : Encoder enable(venc_enable)

CRTC configuration register bit #18 : Internal Sync Generation block select(Sync_Sel)

Case	venc_enable	Sync_Sel	Sync. Gen. block
1	1	1	Video Encoder
2	1	0	CRTC
3	0	x	CRTC

1. case 1, 2 는 TV 모드, case 3 은 VGA(LCD) 모드

2. case 1 은 Video Encoder stand-alone 모드, case 2,3 은 CRTC & External Video 모드

3. Video Encoder enable 일 경우, dot clock 27MHz application에 사용

3.7.14 Transparency Color Key Register

External video를 background image로 사용할 경우, video overlay를 위해 사용되어지는 register.

Overlay 되어지길 원하는 frame 메모리 16bit Color가 이 Color Key #1,2 레지스터 값 사이에 있는 경우, Overlay 되어질 Image(Video)가 출력되어질 수 있도록 Overlay 신호를 출력하거나(Remote mode : Csync. Input, External Video Overlay), 내부적으로 Overlay Switching이 발생한다(Remote mode : Decoder H(V)Sync. Input, Internal Video Overlay).

이 레지스터는 다음과 같은 상관 관계를 갖는다.

Color Key #1 <= Overlay Image <= Color Key #2

이 레지스터는 NTSC, PAL 등 TV 모드 시 사용된다.

Address : FFE0 1420h

Bit	R/W	Description	Default Value
31 : 16	RW	Transparency Color Key #2 Value	All 0
15 : 0	RW	Transparency Color Key #1 Value	All 0



External Video



Overlay Image



Overlay 되어진 Image

위의 그림에서는 Overlay Image의 검정색 부분에 External Video가 표현이 되도록 하였다. 즉 Overlay Image의 검정색이 0x0000이라는 컬러 값을 갖는다면 Color Key #1, 2의 범위를 0x0001부터 0xFFFF까지 주어, 0x0000을 제외한 나머지 모든 색이 External Video 신호에 Overlay 되어져 표현된다.

3.7.15 Overlay & DAC Control Register

Address : FFE0 1424h

Bit	R/W	Description	Default Value
31 : 23	R	Reserved	-
22	RW	DAC input Dot clock inverting	0
21 : 20	RW	DAC input Dot clock delay 00 : No delay 01 : 2 ns delay 10 : 4ns delay 11 : 6ns delay	00
19	RW	DAC Channel #3(Composite Video), Power Down mode(High Active)	1
18	RW	DAC Channel #2(BLUE), Power Down mode(High Active)	1
17	RW	DAC Channel #1(GREEN), Power Down mode(High Active)	1
16	RW	DAC Channel #0(RED), Power Down mode(High Active)	1
15 - 12	R	Reserved	-
11	RW	Overlay Dot clock inverting	0
10 - 9	RW	Overlay Dot clock delay 00 : No delay 01 : 2 ns delay 10 : 4ns delay 11 : 6ns delay	00
8	RW	External Decoder video Bypass	0
7	RW	When External Decoder remote mode, Internal overlay enable	0
6	RW	OVEN Output Polarity 0 : High Active Signal, 1 : Low Active Signal	0
5 - 4	RW	OVEN Delay : Write 되는 값만큼 Dot Clock(Pixel clock)에 대해 Delay	01
3	R	Reserved	-
2 - 0	RW	OVEN Delay : Write 되는 값만큼 System Clock에 대해 Delay	000

3.7.16 Color Burst(CBF) Register

Color Burst 신호의 시작 위치 및 펄스 폭을 조정하기 위해 사용되어지는 레지스터로서, TV 모드시 사용된다.

Color Burst 신호의 시작 위치는 Hsync. 신호의 Rising Edge를 기준으로 조정 가능하며, 펄스 폭은 시작 위치로부터 Color Burst 신호의 폭을 조정할 수 있다.

Ex) NTSC Color Burst 시작위치 : Hsync. 신호의 Rising Edge로부터 1 usec -> 15(hexa. f) X 69.84 nsec $\cong$ 1.047 usec.

NTSC Color Burst 펄스 폭 : 2.51 usec -> 36(hexa. 33 - f = 24) X 69.84 nsec $\cong$ 2.514 usec.

NTSC Video Clock : 14.318MHz(69.84 nsec)

Address : FFE0 1428h

Bit	R/W	Description	Default Value
31 : 17	R	Reserved	0
16	RW	CBF Output Polarity 0 : Low Active Signal, 1 : High Active Signal	0
15	R	Reserved	0
14-8	RW	CBF Width : CBF signal의 active width	h33
7-6	R	Reserved	0
4-0	RW	CBF Start Position. Horizontal sync. Signal의 Rising point(low active인 경우)를 기준으로 CBF의 start position을 지정	h0f

3.7.17 VESA Power Management

Address : FFE0 142Ch

Bit	R/W	Description	Default Value
31 : 2	R	Reserved	0
1 : 0	RW	VESA Power Management Control. ----- 1 0 Stage Vsync Hsync ----- 0 0 On On On 0 1 Stand-by On Off 1 0 Suspend Off On 1 1 Off Off Off -----	00

다음은 국제 TV 신호에 대하여 각 방식에 대한 신호 규격을 간단히 요약한 것이다.


메모:

	NTSC	PAL		
		B,D,G,H,I,N	M	Combi - N
Hsync Width	4.7 usec	4.7 usec	4.7 usec	5.0 usec
Front Porch	1.5 usec	1.5 usec	1.75 usec	1.9 usec
Back Porch	4.7 usec	5.8 usec	4.55 usec	4.0 usec
H. Display	52.6 usec	52.0 usec	52.5 usec	53.1 usec
H. total	63.556 usec / 15,734 Hz	64.0 usec / 15,625 Hz	63.556 usec / 15,734 Hz	64.0 usec / 15,625 Hz
H. line/frame	525	625	525	625
Field freq.	59.94 Hz	50 Hz	59.94 Hz	50 Hz
Video Bandwidth	4.2 MHz	I = 5.5MHz B,G,H = 5.0MHz N = 4.2MHz D = 6.0MHz	4.2 MHz	4.2 MHz
Color Burst Frequency	3.579545 MHz	4.433618 MHz	3.575611 MHz	3.582056 MHz
Color Burst	2.51 usec (9 cycle)	2.26 usec (10 cycle)	2.52 usec (9 cycle)	2.51 usec (9 cycle)
CB porch	1.00 usec	1.00 usec	1.00 usec	1.00 usec
Pre-equalize	6 pulses	5 pulses	6 pulses	5 pulses
Low width	2.35 usec	2.35 usec	2.35 usec	2.35 usec
High width	29.43 usec	29.65 usec	29.43 usec	29.65 usec
Serration	6 pulses	5 pulses	6 pulses	5 pulses
Low width	27.1 usec	27.3 usec	27.1 usec	27.3 usec
High width	4.7 usec	4.7 usec	4.7 usec	4.7 usec
Post-equalize	6 pulses	5 pulses	6 pulses	5 pulses
Low width	2.35 usec	2.35 usec	2.35 usec	2.35 usec
High width	29.43 usec	29.65 usec	29.43 usec	29.65 usec

표 3-7 National TV Signal Standard

CRTC Register 설정 및 Timing

CRTC는 TV와 VGA 모드를 위해 두 개의 Clock을 내부적으로 생성한다. TV 모드에서는 Dot Clock을 2분주하여 사용하며, VGA 모드를 위해 Dot Clock을 8분주하여 사용하고 있다. 그러므로 NTSC TV 모드인 경우 Horizontal total value(HT)는 “910”이지만 이 절반에 해당하는 455(h1C7) 만 레지스터에 설정하여 주면 되고, VGA 모드에서는 원하는 Horizontal total value(HT)의 1/8에 해당하는 값만 레지스터에 설정하여 주면 된다.



서식 있음: 클머리 기호 및
번호 매기기

그림 3-9 CRTC TV/VGA mode & Horizontal reg. Timing




그림 3-10 CRTC Horizontal, Vertical Sync / Blank Timing

Registers Programming Resolution Reference Table for CRTC

Reg Name		Dot Clock	BaseAdr	HBS/HT	HSE/HSS	VBS/VT	VSE/VSS	Configuration	DPM	
320x240			00000000	00500064	005e0052	01e1020c	01eb01e9	10100000	000000	
640x480 (800x525)		25.175MHz	00000000	00500064	005e0052	01e1020d	01eb01e9	10100000	000000	
800x600 (1056x628)		40MHz	00000000	00640084	00780068	02590274	02630260	10100000	000000	
1024x768 (1368x805)		66MHz	00000000	008000ab	00940084	03010325	03070302	10100000	000000	
External Video Encoder use	NTSC (752x480)	14.318MHz	00000000	017801c7	01a50183	01e1020d	01f201ec	109000c0	000000	
	PAL (920x572)	17.7MHz	00000000	01cc0237	020301d9	023d0271	024b0246	101000f0 (109000c0)	000000	
Internal Video Encoder use	NTSC (720x480)	27MHz	00000000	02d0035a	031102d1	01e1020d	01f001ea	101020c0	000000	
	PAL (720x572)	27MHz	00000000	02d00360	031c02dc	023d0271	024b0246	101020f0	000000	

표 3-8 Registers Programming Resolution Reference Table for CRTC

- * Register Value는 Hexa-Decimal임.
- * Memory Read Request는 FIFO의 Half Position을 기준으로 함.
- * Screen Display Mode는 Normal operation을 기준으로 함.
- * H(V)SYNC. Output Signal Select는 Internal block에서 생성된 SYNC. Output을 기준으로 하며, Polarity는 Low active 기준임
- * 320x240 Resolution은 Hor / Ver Double Scan 기준임.
- * TV 모드(NTSC, PAL)는 Local 모드를 기준으로 함.
- * Vertical Active 구간 설정 레지스터(VBS)는 (실제 Active Line) + 1로 설정해야 하며, Vertical Active Line + 1 영역까지를 Frame Memory 640x480 해상도로 예를 들자면, 실제 Vertical Active Line은 480(1e0h)이지만 481(1e1h)을 VBS 레지스터에 설정하고, 481 Line까지 즉, User는 1 ~ 481 라인에 해당하는 Frame Memory 영역에 대해 all “0”를 Write 한 후, 640x480 해상도의 이미지를 Frame Memory
- * 위의 설정 값은 절대적인 값은 아니며, 디스플레이 되는 화면에 따라 User가 조정해야 한다.

3.8 Video Encoder

Introduction

본 문서는 Multi-Standard Video Encoder IP사용을 위한 자료이다. Multi-Standard Video Encoder는 Digital Component Data (RGB)를 받아들여서, NTSC/PAL 형태의 복합영상신호를 생성한다. Multi-Standard Video Encoder의 특징은 다음과 같다.

■ Multi-Standard Video Encoder Features:

3.8.1 Multi-Standard

서식 있음: 글머리 기호 및
번호 매기기

Format	Lines	Fields	Fsc (Mhz)	Country
NTSC-M	525	60	3.579545	USA, Many Country
NTSC-Japan	525	60	3.579545	Japan
PAL-B,G	625	50	4.433619	Many Country in Europe
PAL-D	625	50	4.433619	China
PAL-H	625	50	4.433619	Belgium
PAL-I	625	50	4.433619	Great Britain, others
PAL-M	525	60	3.575612	Brazil

표 3-9 Video Multi-Standard

3.8.2 Functions

서식 있음: 글머리 기호 및
번호 매기기

- A. Digital PAL/NTSC encoder
- B. Hue Program Control
- C. RGB to YCbCr Converter
- D. Internal Color Bar Test Pattern
- E. 10Bit CVBS Output @ 27Mhz
- F. Programmable C-Filter Bandwidth
- G. Programmable Pedestal Level On/Off
- H. Programmable Multi-Standard Format
- I. Input Data Range(RGB Mode) : RGB : 0 ~ 255, each 8bit
- J. Encoder can be Master or Slave

서식 있음: 글머리 기호 및
번호 매기기

3.8.3 General Description

비디오 엔코더는 디지털 엔코더로써, Color Bar Pattern generator, RGB to YCbCr color space converter, internal timing generator, multi-standard encoder and register 블록으로 구성되어 있다. 또한 이미지 제어의 편의성을 위해 HUE control, Chrominance Low-Pass Filter와 같은 기능을 제공하고 있다. Horizontal / vertical active signal Enc_HAV와 Enc_VAV start position과 polarity 제어를 위한 **Enc_HPC** and **Enc_VPC** Control 레지스터를 제공하고 있다.

■ Video Encoder Block Diagram




그림 3-11 Video Encoder Block Diagram

■ Interface Internal Signals

1. Input:
 - ✓ Enc_rstb : Encoder Reset Signal (Active Low)
 - ✓ Enc_Clock : Encoder system clock @ 27Mhz
 - ✓ Ext_VS : CRT Controller Vertical Sync.
 - ✓ Ext_HS : CRT Controller Horizontal Sync.
 - ✓ Sync_Sel : CRT or Encoder Sync. Select Signal
 - ✓ Enc_RGB : Encoder RGB 8bit @ 13.5Mhz
 - ✓ Enc_Cntrl : Encoder Control Register Signals (8bit * 3)
2. Output:
 - ✓ Enc_VS : Encoder Vertical Sync. Signal : Active Low
 - ✓ Enc_VAV : Encoder Vertical Active Signal : Active High
 - ✓ Enc_HS : Encoder Horizontal Sync. Signal : Active Low
 - ✓ Enc_HAV : Encoder Horizontal Active Signal : Active High
 - ✓ Enc_FID : Encoder Field Identifier Signal ('0' : Top(Odd) Field, '1': Bottom(Even) Field)
 - ✓ Enc_CVBS : Encoder CVBS Data @ 27Mhz(Composite video: 10bit)
 - ✓ Enc_DacClock : Encoder CVBS DAC Clock @ 27Mhz
3. Control Register Signals: Refer to Control Register Map

■ Relationship between Data & Timing Signals




그림 3-12 Video Encoder Relationship between Encoder Timing Signals and Data




그림 3-13 Video Encoder Relationship between Enc_VAV and Enc_HAV

위의 그림은 이미지와 엔코더의 Sync. 신호(Enc_VAV, Enc_HAV, Enc_FLD) 사이의 관계를 보여주고 있다. Enc_FLD 신호는 Top(Odd)/Bottom(Even) 필드를 가리키는 신호이다. Data rate은 13.5Mpixels/sec이다. Horizontal 라인은 720 픽셀로 되어 있으며, Vertical 라인은 NTSC 경우 한 필드에 240 라인, PAL 경우 한 필드에 288 라인으로 되어 있다.

■ Video Encoder Master/Slave mode control

비디오 엔코더의 Master/Slave 모드는 입력 신호인 “Sync_Sel”에 의해 선택되며, CRT Controller Configuration 레지스터 18 Bit의 설정에 따라 결정된다.. “Sync_Sel” 입력 신호가 ‘1’ 이면, 비디오 엔코더는 Master 모드로 동작하며, “Sync_Sel”이 ‘0’이면 Slave 모드로 동작한다.

Master 모드일 때, Frame Memory, Storage 등과 같은 저장장치로부터 비디오 데이터를 pre-load 하기 위해 Enc_HPC와 Enc_VPC 레지스터를 이용하여 Horizontal/Vertical Pre-active 신호(Enc_HAV, Enc_VAV)를 생성한다. 또한 Enc_HPC와 Enc_VPC 레지스터를 이용하여 Horizontal/Vertical Pre-active 신호의 polarity를 선택할 수 있다.

아래의 그림은 Enc_HAV 출력 신호와 Enc_HPC 레지스터 입력 값 사이의 관계를 나타내고 있으며, Enc_VAV and Enc_VPC와의 관계도 동일하다.

Slave 모드일 때, Sync. 신호(Hsync., Vsync. 등)는 CRT Controller에서 생성된 신호를 받아서 동작하게 된다.




그림 3-14 In Master mode of Video Encoder, Relationship between Enc_VAV & Enc_VPC reg.

■ Video Encoder CVBS output timing

Multi-Standard Video Encoder에서 출력되는 복합 영상 신호(CVBS)의 출력 파형은 아래의 그림과 같다. NTSC System은 Top/Bottom Field로 구분되어서 모두 525 Line (Active Line:480Line, Top/Bottom:240 Line)으로 구성되며, PAL System은 625 Line (Active Line : 576 Line, Top/Bottom:288Line)으로 구성되어 있다. 아래 그림과 같이 Field가 변화하는 구간에서 복합 영상 신호는 Equalization Pulse, Serration Pulse, Equalization Pulse로 구성되어 있다. 또한 각 System의 color burst phase는 line by line으로 반전된다. 최종적으로 생성되는 복합 영상 신호는 아래와 같다.

$$\begin{aligned} \text{Composite NTSC / PAL} &= Y + C \\ &= Y + U\sin\omega t + V\cos\omega t, \omega = 2\pi F_{sc} \end{aligned}$$




그림 3-15 Video Encoder NTSC System CVBS Timing & Color Burst Phase




그림 3-16 Video Encoder PAL System CVBS Timing & Color Burst Phase

■ HUE control

Color sub-carrier는 27MHz Dot Clock으로부터 만들어진다. 그런데 입력 Dot Clock에 Jitter 또는 Frequency Deviation 등의 요인에 의해 HUE noise가 발생하여 Color sub-carrier가 왜곡되어 질 수 있다. Video encoder는 HUE noise에 의한 Color sub-carrier의 왜곡을 조정하기 위해 8 bit Enc_HUE 레지스터를 제공하고 있다.

← 서식 있음: 클머리 기호 및
번호 매기기

3.8.4 Control Registers

The below Control Registers are used to control the each of Multi-Standard Video Encoder.

Multi-Standard Video Control Registers map

Name	Bits	Default	Function Description	Etc.
Video Encoder Control Registers				
Enc_Mode	8	8'h00	Encoder Mode control register	
Enc_Hue	8	8'h00	Encoder Hue adjust control register	
Enc_VPC	8	8'h40	Encoder Vertical Phase control register	
Enc_VPC	8	8'h40	Encoder Horizontal Phase control register	
Enc_Test	8	8'h00	Encoder Test control register	

3.8.5 Enc_Mode Register

※ 서식 있음: 클머리 기호 및 번호 매기기

Address : FFE0 4400h

Bit	R/W	Description	Default Value
31:8		Reserved	-
7:6	R/W	Encoder Input Video Data Select : Input Component의 포맷을 선택하는 제어 레지스터이며, “10”을 선택하면 내부에 있는 Test Pattern (Color Bar Pattern)이 Display되며, “00”은 Input Format이 RGB로 되어 있으며 CVBS Signal를 생성하기 전에 Color Space Converter를 통과하면서 YCbCr Format으로 변환된다. 00 : RGB Data Select 10 : Internal Color Bar Select	00
5	R/W	Software Reset : Software Reset으로, Video Encoder를 Disable or Enable시키는 데 사용된다. 0 : Software Reset 1 : Software Set	0
4	R/W	Pedestal enable : NTSC경우, 일반적으로 7.5IRE에 해당되는 Pedestal Level이 존재하며, NTSC-J경우는 Pedestal Level이 존재하지 않는다. 이 Pedestal Level의 on/off동작을 control 한다. 0 : Pedestal Off 1 : Pedestal On	0
3:2	R/W	Chrominance Low-pass filter bandwidth : CLPF의 Bandwidth를 선택하는 제어 레지스터로, Color Bandwidth가 클수록 복합 영상 신호에 실리는 Color정보가 많이 실린다. 00 : 1.2Mhz 01 : 1.0Mhz 10 : 0.8Mhz 11 : 0.6Mhz	00
1:0	R/W	Format : 생성될 복합 영상 신호의 System을 선택하는 제어 레지스터로써, 각 System에 맞는 Timing 및 Fsc등이 자동적으로 생성된다. 00 : NTSC 10 : PAL-M X1 : PAL	00

※ 서식 있음: 클머리 기호 및 번호 매기기

3.8.6 Enc_Hue Adjust Register

Address : FFE0 4404h

Bit	R/W	Description	Default Value
31:8		Reserved	-
7:0	R/W	Encoder Hue Adjust : 복합 영상 신호의 Color를 변화시키는 제어 레지스터로서, 8 bit에 의해서 360도 Color Phase를 조정할 수 있다. 즉, 0x80은 Color Burst Phase를 180도 회전을 시킴으로써, 복합 영상 신호의 색깔이 보색이 된다.	00

3.8.7 Enc_VPC Register

서식 있음: 클머리 기호 및 번호 매기기

Address : FFE0 4408h

Bit	R/W	Description	Default Value
31:8		Reserved	-
7	R/W	Enc_VAV_P : 엔코더에 사용되는 Vertical Active Signal의 Polarity를 반전시키는 제어 레지스터 Bit. 0 : Encoder Vertical Active Signal Polarity No Inversion 1 : Encoder Vertical Active Signal Polarity Inversion	0
6:0	R/W	Enc_VAS : 엔코더에 사용되는 Vertical Active Signal의 Start Line를 정의하는 제어 레지스터이다. 이 제어 레지스터를 변경함으로써, Image Rolling과 같은 효과를 볼 수도 있다. 00 : Encoder Vertical Active Start Line Shift +64 Line 40 : Encoder Vertical Active Start Line no Shift 7F : Encoder Vertical Active Start Line Shift -64 Line	7'h40

서식 있음: 클머리 기호 및 번호 매기기

3.8.8 Enc_HPC Register

Address : FFE0 440Ch

Bit	R/W	Description	Default Value
31:8		Reserved	-
7	R/W	Enc_HAV_P : 엔코더에 사용되는 Horizontal Active Signal의 Polarity를 반전시키는 제어 레지스터 Bit. 0 : Encoder Horizontal Active Signal Polarity No Inversion 1 : Encoder Horizontal Active Signal Polarity Inversion	0
6:0	R/W	Enc_HAS : 엔코더에 사용되는 Horizontal Active Signal의 Start Pixel를 정의하는 제어 레지스터이다. 이 제어 레지스터를 변경함으로써, Image 좌우 이동과 같은 효과를 볼 수도 있다 00 : Encoder Horizontal Active Start Shift +64 Pixel 40 : Encoder Horizontal Active Start no Shift 7F : Encoder Horizontal Active Start Shift -64 Pixel	7'h40

* When Encoder Master Sync. Generation Mode(CRT Configuration reg.[18] = '1'),
Enc_VPC reg. 0x3F, Enc_HPC reg. 0x38 set.

3.8.9 Enc_Test Register

← 서식 있음: 글머리 기호 및
번호 매기기

Address : FFE0 4410h

Bit	R/W	Description	Default Value
31:4		Reserved	-
3:2	R/W	Video Output format : Normal mode에서 사용되는 제어 레지스터 Bits은 아니며, 단지 검증을 위해서 출력을 CVBS or Luminance. or Chrominance를 선택하는 제어 레지스터 Bits. 00 : Encoder CVBS Output 01 : Encoder Luminance. output 10 : Encoder Chrominance. Output 11 : Encoder Pixel Counter output (No meaning)	00
1	R	Reserved	-
0	R/W	DAC Clock Polarity : Normal mode에서 사용되는 제어 레지스터 Bits은 아니며, 단지 검증 시, 외부 DAC과 Clock Phase가 맞지 않을 경우에 사용하기 위한 제어 레지스터 Bits. 0 : DAC Clock Polarity No Inversion 1 : DAC Clock Polarity Inversion	0

3.9 Graphic Controller

서식 있음: 클머리 기호 및
번호 매기기

3.9.1 Packet Write Pointer Register

Address : FFE0 1800h

Bit	R/W	Description	Default Value
31:11		Reserved	0
10:0	R/W	Command packet Write pointer (Engine이 비활성화 될 때, “0”으로 Clear 된다.)	11'b0

3.9.2 Packet Read Pointer Register

Address : FFE0 1804h

Bit	R/W	Description	Default Value
31:11		Reserved	0
10:0	R/W	Command packet Read pointer (Half Word Access Only) 1. 해당 값은 Engine이 command Packet을 읽어 들였을 때 증가하며 Engine이 비활성화 될 때 “0”으로 Clear 된다. 2. 해당 값은 Engine 비활성화 상태에서 설정 가능하다.	11'b0

3.9.3 Rendering Control Register

Address : FFE0 1808h

Bit	R/W	Description	Default Value
31:9		Reserved	0
8	R/W	EndRender Write FIFO Flush Enable 0: Disable EndRender Flush Operation. 1: Enable EndRender Flush Operation. Note) Flip Command 수행 이전에는 항상 Pixel FIFO의 Flush동작이 수행되게 된다. 즉 Flip Command를 사용한 Buffer Switching 동작을 할 경우엔 해당 bit의 설정이 필요 없지만, Buffer Switching 동작을 하지 않을 경우 해당 bit를 설정하게 되면 packet이 종료될 때 마다, Pixel FIFO의 Flush 동작이 수행되게 된다.	0
7:6	R/W	Dithering mode 00 : disable. 01 : 2X2 dithering 1X : 4X4 dithering	2'b00
5	R/W	수직 해상도 (Display Y resolution) select Bit. 0 : 0 < Y Resolution <= 511 1 : 512 <= Y Resolution < 1024 Note) 수평해상도 (Display X Resolution)는 CRT register 의 Large Screen bit에 의해 설정된다. Large Screen bit이 0인 경우 수평 최대 해상도는 512가 되며, 1인 경우 수평 최대 해상도는 1024로 설정된다. Frame Buffer의 크기는 수평, 수직 해상도의 설정에 따라 결정된다.	1'b0
4	R/W	Rendering Buffer Select 0 : Render to Back buffer 1 : Render to Front buffer	1'b0
3:1		Reserved	0
0	R/W	Rendering Engine Enable	1'b0

3.9.4 Current Display Bank Register

Address : FFE0 180Ch

Bit	R/W	Description	Default Value
31:18		Reserved	
17:16	R	Current Image Capture Bank	2'b0
15:10		Reserved	
9:8	R	Current Rendering Bank	2'b0
7:2		Reserved	
1:0	R	Current Display Bank (= Frame Front buffer)	2'b0

3.9.5 Flip Command Count Register

Address : FFE0 1810h

Bit	R/W	Description	Default Value
31:8		Reserved	0
7:0	R/W	Flip Command Count Write "0" : 해당 register의 값을 0으로 clear 시킨다. Write "1" : 해당 register의 값을 1 증가 시킨다. Flipping Command가 수행될 때 마다, 해당 register의 값은 1 감소된다.	8'b0

Note : Command Packet의 Sync Flip 설정 시 Bank의 전환은 수직 동기 신호의 하강 edge에서 수행된다.

이와 같은 응용의 경우, 수직 동기 신호의 상승 Edge interrupt에 의해 해당 register를 polling에 의한 방법대신 interrupt에 의한 방법으로 읽어볼 수 있다.

3.9.6 Non-Texture Memory Mode Register

Address : FFE0 1814h

Bit	R/W	Description	Default Value
31:1		Reserved	0
0	R/W	Non-Texture Memory Mode 0: Using Texture Memory 1: Non-Texture Memory Mode	8'b0

Note: 해당 bit이 설정된 경우 (Non-Texture Memory Mode), Texture Memory 영역은 Main Memory 영역에 속하게 된다. 이 경우 Memory 설정에서 Texture Start address의 설정이 꼭 필요하게 된다.

서식 있음: 클머리 기호 및
번호 매기기

Rendering Engine Command Packet.

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PD[0]		E6	E5	E4	E3	E2	E1	E0	Async Flip	Palette Update	Clip Enable	Shade Enable	Texture Enable	Trans Enable	Alpha Enable	Sync Flip
Group#0 (Display Area Parameter)																
PD[1]																Dx[9:0]
PD[2]																Dy[9:0]
PD[3]																EndDx[9:0]
PD[4]																EndDy[9:0]
Group#1 (Texture start point S.11.9)																
PD[5]																Tx[15:0]
PD[6]																Tx[20:16]
PD[7]																Ty[15:0]
PD[8]																Ty[20:16]
Group#2 (Texture deviation according to display increment S.11.9)																
PD[9]																DTxdx[15:0]
PD[10]																DTxdx[20:16]
PD[11]																Dtydx[15:0]
PD[12]																Dtydx[20:16]
PD[13]																Dtxdy[15:0]
PD[14]																Dtxdy[20:16]
PD[15]																Dtydy[15:0]
PD[16]																Dtydy[20:16]
Group#3 (Alpha Parameter)																
PD[17]																SrcAlphaColor[15:0] (G,B)
PD[18]																SrcAlphaColor[23:16] (R)
PD[19]																DestAlphaColor[15:0] (G,B)
PD[20]																DestAlphaColor[23:16] (R)
Group#4 (Shade Parameter)																
PD[21]																Shade Color[15:0] (G,B)
PD[22]																Shade Color[23:16] (R)
Group#5 (Transparency Parameter)																
PD[23]																Transparency Color[15:0] (G,B)
PD[24]																Transparency Color[23:16] (R)
Group#6 (Address Offset & Etc..)																
PD[25]																Tile Offset[21:6]
PD[26]																Tile Offset[24:22]
PD[27]																Font Offset[21:6]
PD[28]																Font Offset[24:22]
PD[29]																Palette Offset[24:9]
PD[30]																Tile mode
																Palette Bank Select
																Texel Format
																Texture Height
																Texture Width

표 3-10 Rendering Engine Command Packet

* 자세한 Graphic Engine의 사용에 대한 설명은 “graphic accelerator technical reference” 참조

←

서식 있음: 글머리 기호 및
번호 매기기

3.10 Image Capture Engine

3.10.1 Description

GMX1000에 내장된 Image Capture Engine은 외부 영상 (Decoder -> CSC block을 거친 Color Space Converted Data, RGB 8/8/8)을 입력 받아 이를 Frame Memory에 저장하는 역할을 수행하게 된다.

부가적으로 RGB data의 이득 (Gain)을 조정할 수 있으며, X/Y축 Down Scaling, X/Y 좌표 설정의 기능이 있다.

외부 영상 입력의 형태에 따라 (Interlace / Non-Interlace) Mode설정이 가능하며, Multi-Master System에서의 응용에 따른 Local Bus (GMX1000의 경우 AMBA 상위 Layer) 의 효율을 극대화 시킬 수 있도록 Bus 점유율 및 access time 설정이 가능하도록 설계되어 있다.

서식 있음: 글머리 기호 및 번호 매기기

3.10.2 Features

- RGB 8/8/8 Format Input.
- Interlace / Non-Interlace Mode 지원.
- Pixel-Gain 설정 기능.
- X/Y Down Scaling & Rendering X/Y Position 설정 기능
- Selectable Bus Request FIFO Level. (32 or 64 Level Request)

* Notice !!!

입력 Dot-Clock의 주파수는 Engine Module 동작주파수의 ½이하가 되어야 한다.

서식 있음: 글머리 기호 및 번호 매기기

3.10.3 Block Diagram

서식 있음: 글머리 기호 및 번호 매기기




그림 3-17 Image Capture Engine Block Diagram

3.10.4 Operational Descriptions

서식 있음: 글머리 기호 및 번호 매기기

위의 그림에서처럼 Image Capture Engine은 크게 AHB Interface Module, Engine Core, Engine DMAC & FIFO Controller, 16x128 Dual Port FIFO로 구성되어 있다.

1) AHB Interface Module :

AMBA 상위 Layer에 대한 Bus Interface module이며 Register Bank를 포함하고 있다.

Register의 내용들은 Engine을 동작 시키기 위한 제어신호 및 Master Device에 module의 현 상태를 알려주기 위한 용도로 사용된다.

2) Image Capture Engine Core:

Engine Core는 크게 Main Control FSM, Pixel Gain Controller, X/Y Down Scaler로 구성되어 있다.

Main Control FSM은 외부 영상 관련 신호 (Sync, Display, etc..)의 정보를 받아서 전체 Engine의 동작을 제어하는 역할을 수행하며, Pixel Gain Controller는 입력 RGB Data의 Gain을 조정하게 된다.

X/Y Down Scaler는 설정된 Down Scale Factor에 따라 image를 Sizing하는 역할을 수행하게 된다.

또한 부가적으로 Frame Sync의 Rising Edge마다 Interrupt를 요청하게 된다. (Graphic관련 응용에 편의를 제공하도록..)

3) Engine DMAC & FIFO Controller:

Engine DMA Controller는 설정된 Bus Request FIFO Level 및 FIFO Level에 따라 Bus 요청을 하게 되며, Bus 제어 권한 획득 시, 정해진 Request Level만큼 Memory Controller와 통신하게 된다.

FIFO Controller는 외부 FIFO (16*128 Dual Port Sync FIFO)에 대한 제어를 한다.

3.10.5 Engine Control Register

서식 있음: 글머리 기호 및 번호 매기기

Address : 0xFFE0 4800

Bit	R/W	Description	Default Value
31:9	R	Reserved.	23'b0
8	R/W	Color-Space-Conversion Block Enable.	1'b0
7:4		Reserved	4'b0
3	R/W	FIFO Request Level Setting Bits. 0: Level 64 Request 1: Level 32 Request	1'b0
2	R/W	Non Interlace / Interlace Setting Bit. 0: Interlace Mode 1: Non-Interlace Mode	1'b0
1	R/W	Engine Enable	1'b0
0	R/W	Image Capture Mode	1'b0

Control Register의 Bit “0” Image Capture Mode는 Rendering Engine에서의 Render to Front Buffer / Back Buffer 설정 Bit과 함께 Memory Map상에서 Frame Buffer의 개수를 할당하게 된다.

1. Capture Mode Off / Front Buffer Rendering

Capture 동작이 이뤄지지 않으며, Frame Buffer는 1개가 할당 되게 된다.

이 경우 Frame Buffer = Rendering Buffer = CRT Display Buffer.

CRT Display와 Rendering이 동일 Buffer에서 이뤄지므로, Display상에서 어떤 동작이 먼저 일어났느냐에 의해 화면에서의 Rendering 결과가 현재 Display되고 있는 화면에서 보일 수도 있고 보이지 않을 수도 있다.

2. Capture Mode Off / Back Buffer Rendering

Capture 동작이 이뤄지지 않으며, Frame Buffer는 2개가 할당 되게 된다.

CRT Display는 Front Buffer에서 이뤄지게 되며, Rendering은 Back Buffer에서 이뤄진다.

Buffer의 Switching은 Rendering Engine에서의 Flip Command에 의해 수행된다.

위의 동작 Mode (1번의 동작 모드)와 달리 Rendering buffer와 Display buffer가 서로 상반되므로, (Rendering Buffer = ~Display Buffer) Rendering의 결과는 Flip Command 수행 이후의 화면에서 Rendering 동작과 무관하게 Display된다.

3. Capture Mode On / Front Buffer Rendering

Image Capture 동작이 이뤄지며, Frame Buffer는 1개가 할당 되게 된다.

이 경우 Frame Buffer = Image Capture Buffer = Rendering Buffer = CRT Display Buffer.가 된다.

위의 1번과 같이 3개의 동작이 동일 Buffer에서 발생하므로 1번과 같은 영향이 나타날 수 있다.

4. Capture Mode On / Back Buffer Rendering

Image Capture 동작이 이뤄지며, Frame Buffer는 3개가 할당 되게 된다.

Image Capture, Rendering, CRT Display 동작이 서로 각기 다른 Buffer에서 수행되며, Buffer의 Switching은 Rendering Engine에서의 Flip Command에 의해 이뤄진다.




그림 3-18 Frame Buffer Switching & Pipe Line Operation




그림 3-19 Frame Buffer Assignment

Frame Buffer의 Size는 Display될 Screen의 Size에 의해 결정된다.

(CRT의 Large Screen과 Rendering Engine의 DY Resolution)

	Large Screen	DY Resolution	Buffer Size
0*0 < Display Area < 512 * 512	0	0	512KB
512 * 512 < Display Area < 1024 * 512	1	0	1MB
512 * 512 < Display Area < 512 * 1024	0	1	1MB
512 * 512 < Display Area < 1024 * 1024	1	1	2MB

Control Register의 Bit “1” Engine Enable은 Engine을 활성 / 비활성 시킨다.

Enable Bit을 Setting하기 이전에 다른 Parameter들을 설정하여서 동작 중 parameter의 변화에 영향을 받지 않도록 한다.

Image Capture는 Frame단위로 이뤄지게 된다. 가령 Enable bit을 동작 중 Clear시키더라도 현재 진행중인 화면의 Image Capture는 계속 진행되며, 현재 Frame이 종료된 후 Engine은 Idle상태로 천이하게 된다.

Control Register의 Bit “2” Non-Interlace / Interlace 설정 Bit은 외부 영상입력 format (Interlace / Non-Interlace)에 따라 설정 가능하도록 되어있다.

Control Register의 Bit “3” FIFO Request Level Setting Bit은 설정된 값과 현재 FIFO의 Level에 따라 Local bus 제어 권한을 요청하게 된다. FIFO의 Depth는 128이며, 32 (Quarter Full) / 64 (Half Full) Request 설정이 가능하다.

Multi Master System에서 Data Acquisition time이 빨라야 하는 응용에서는 이 bit을 quarter full request 설정으로 하고, 전체적인 bus request time을 최적화하기 위해선 이 bit을 half full request 설정으로 한다.

Control Register의 Bit “8”은 Color Space Conversion Block를 활성 / 비활성화 시키게 된다.

3.10.6 Pixel Gain Control Register

서식 있음: 글머리 기호 및 번호 매기기

Address : 0xFFE0 4804

Bit	R/W	Description	Default Value
31:24	R/W	Red Pixel Gain Value	8'hFF
23:16	R/W	Green Pixel Gain Value	8'hFF
15:8	R/W	Blue Pixel Gain Value	8'hFF
7	R	Reserved	1'b0
6	R/W	Red Pixel Gain Control (1: 0 dB<=Gain < 3dB, 0: -infinite< Gain < 0dB)	1'b0
5	R/W	Green Pixel Gain Control (1: 0 dB<=Gain < 3dB, 0: -infinite< Gain < 0dB)	1'b0
4	R/W	Blue Pixel Gain Control (1: 0 dB<=Gain < 3dB, 0: -infinite< Gain < 0dB)	1'b0
3:1	R	Reserved	3'b0
0	R/W	Gain Control Enable	1'b0

Pixel Gain Register는 입력 R/G/B Data의 이득 (Gain) 을 control 한다.

Gain Control 없이 입력 값 그대로 Image를 Capture하기 위해선 Gain Control Enable Bit을 “0”으로 Setting한다.

Gain Control된 Pixel의 최종 값은 [Pixel[7:0] * { Gain Control, Gain Value[7:0] }] / 2⁸ 과 같이 나타낼 수 있으며, Overflow가 발생한다면 해당 색상 값을 최대값으로 Clipping 시키게 된다.

3.10.7 X Coordinate Down Scaling Control Register

서식 있음: 글머리 기호 및 번호 매기기

Address : 0xFFE0 4808

Bit	R/W	Description	Default Value
31:12	R	Reserved	20'b0
11:8	R/W	Down Scale Factor	4'hF
7:1	R	Reserved	7'b0
0	R/W	X Coordinate Down Scaling Enable 0: 1:1 Mapping 1: Down Scaling Enable.	1'b0

X Coordinate Down Scaling Register는 Capture image를 X축 방향으로 Down Scaling 하게 된다.

Down Scaling없이 X축 이미지를 그대로 Capture하기 위해선 X Coordinate Down Scaling Enable bit을 “0”으로 Setting한다.

Image는 X축 방향으로 : Original Size / (Scaling Factor + 1) 와 같이 Scaling 된다.

3.10.8 Y Coordinate Down Scaling Control Register

← 서식 있음: 글머리 기호 및
번호 매기기

Address : 0xFFE0 480C

Bit	R/W	Description	Default Value
31:12	R	Reserved	20'b0
11:8	R/W	Down Scale Factor	4'hF
7:1	R	Reserved	7'b0
0	R/W	Y Coordinate Down Scaling Enable 0: 1:1 Mapping 1: Down Scaling Enable.	1'b0

Y Coordinate Down Scaling Register는 Capture image를 Y축 방향으로 Down Scaling 하게 된다.

Down Scaling없이 Y축 이미지를 그대로 Capture하기 위해선 Y Coordinate Down Scaling Enable bit을 “0”으로 Setting한다.

Image는 Y축 방향으로 : Original Size / (Scaling Factor + 1) 와 같이 Scaling 된다.

3.10.9 Rendering X Start Point Register

← 서식 있음: 글머리 기호 및
번호 매기기

Address : 0xFFE0 4810

Bit	R/W	Description	Default Value
31:10	R	Reserved	22'b0
9:6	R/W	X Display Start Coordinate [9:6] (Horizontal 64 Pixel Offset)	4'b0
5:0	R	Reserved	6'b0

Rendering X Start Point Register는 화면에 출력된 Capture image의 X좌표를 설정하게 된다.

X좌표의 설정은 X좌표 방향으로 64 Pixel의 Offset 크기로 설정되게 된다.

3.10.10 Rendering Y Start Point Register

← 서식 있음: 글머리 기호 및
번호 매기기

Address : 0xFFE0 4814

Bit	R/W	Description	Default Value
31:10	R	Reserved	22'b0
9:1	R/W	Y Display Start Coordinate [9:1] (Vertical 2 Pixel Offset)	9'b0
0	R	Reserved	1'b0

Rendering Y Start Point Register는 화면에 출력된 Capture image의 Y좌표를 설정하게 된다.

Y좌표의 설정은 Y좌표 방향으로 2 Pixel의 Offset 크기로 설정되게 된다.

3.11 IDE Controller

Overview

IDE Controller 는 ATAPI-3 과 호환이 된다. 데이터 전송은 PIO data transfer 모드와 Multiword DMA data transfer 모드를 지원한다.

PIO data transfer 인 경우는 Data 읽기/쓰기 동작은 data register(0xFFE01C40)나 내부 사운드용 64KB 메모리 (IDEMA에 지정된 블록)를 통해서 이루어진다.

Multiword DMA data transfer 인 경우는 내부 사운드용 64KB 메모리(IDEMA에 지정된 블록)를 사용해서 이루어진다.

Timing 설정

데이터 전송에 관련된 타이밍은 IDETR 레지스터를 적절한 값으로 설정하면 된다. Register Transfer, PIO Transfer, Multiword DMA Transfer 와 관련된 타이밍을 설정할 수 있도록 되어 있다. 설정된 값에 의한 타이밍은 다음과 같이 계산되어 진다.

$$\text{Timing} = (\text{IDETR의 4-bit value}) * (\text{HCLOCK의 주기}) + 2 * (\text{HCLOCK의 주기})$$




그림 3-20 PIO Transfer Timing in IDE Controller




그림 3-21 DMA Transfer Timing in IDE Controller

Data Transfer

PIO data transfer 는 data register 에 의한 방법과 내부 메모리를 이용한 방법이 있다. Data register에 의한 전송은 직접 data register (0xFFE01C40)에 512byte 단위(16 비트이므로 256회 접근하면 512 byte 이다.)로 접근하면 된다.

내부 메모리(사운드용 내부 메모리)를 통해서 데이터 전송은 다음과 같이 하면 된다.

IDE 디바이스에 데이터를 Write 하기

- (1) 미리 전송할 512byte 데이터를 미리 내부 메모리에 Write를 한다.(반드시 512byte 크기 이어야 한다.)
- (2) 그리고 IDE 디바이스와 데이터 전송에 관련된 setting과 command를 보낸다..
- (3) IDEMA 레지스터 에서 이전에 write 된 영역(블록)을 지정한다. 이 설정은 (1)번 또는 (2)번 이전에 해도 상관없다.
- (4) 데이터를 전송할 시점에서 IDECR 레지스터의 0의 비트(Write from internal memory to IDE)를 셋한다.
- (5) 그러면 이전에 메모리에 write된 데이터가 자동으로 전송(Write 동작)된다.
- (6) 전송이 완료되면 IDE device로부터 IRQ 신호가 발생된다.

IDE 디바이스에서 데이터 Read 하기

- (1) 사용할 내부 메모리의 영역(블록)을 지정한다. 지정은 IDEMA 레지스터에서 하면 된다.
- (2) IDE 디바이스와 데이터 전송에 관련된 setting과 command를 보낸다.
- (3) IDE 디바이스에서 IRQ 신호가 발생된다.
- (4) 그러면 데이터를 내부 메모리에다 읽어 들이면 된다. 그러기 위해서 IDECR 레지스터의 1의 비트(Read from IDE to internal memory) 셋 한다.
- (5) 메모리에다 다 읽어 들이면 interrupt 가 발생한다.
- (6) 지정된 위치의 내부 메모리 데이터를 가져가면 된다.

Multiword DMA data transfer 에서는 내부 메모리(사운드용 메모리)를 이용해야지만 데이터를 전송할 수 있다.

IDE 디바이스에서 데이터를 Read 하기

- (1) IDEMA 레지스터에 사용하고자 하는 내부메모리의 영역(블록)을 지정한다.

- (2) IDE 디바이스와 데이터 전송을 위한 setting과정을 수행한다.
- (3) IDECR 레지스터의 비트3(DMA Mode for READ operation) “1”로 설정한다.
- (4) IDE 디바이스에 “Read DMA” command를 설정한다.
- (5) 그러면 데이터 전송이 시작되고 끝나면 디바이스에서 interrupt 가 발생된다.
- (6) 지정된 내부 메모리에 데이터가 옮겨져 와 있는 상태이다.
- (7) IDECR 레지스터의 비트3(DMA Mode for READ operation) “0”으로 설정한다.

IDE 디바이스에서 데이터를 Write 하기

- (1) IDEMA 레지스터에 사용하고자 하는 내부메모리의 영역(블록)을 지정한다.
- (2) 지정된 영역에 보내고자 하는 데이터를 준비 해둔다.
- (3) IDE 디바이스와 데이터 전송을 위한 setting과정을 수행한다.
- (4) IDECR 레지스터의 비트2(DMA Mode for WRITE operation) “1”로 설정한다.
- (5) 그러면 데이터 전송이 시작되고 끝나면 디바이스에서 interrupt 가 발생된다.
- (6) 지정된 내부 메모리의 데이터가 옮겨져 가 있는 상태이다.
- (7) IDECR 레지스터의 비트3(DMA Mode for READ operation) “0”으로 설정한다.

3.11.1 Control Register (IDECR)

※ 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1C00h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	
7	R/W	Device Resetx IDE 인터페이스 신호에서 ATA_RESET# 의 값을 결정한다. 0 : low 레벨 값을 유지한다. 1 : high 레벨 값을 유지한다.	0
6	R/W	Reserved	0
5	R/W	Reserved	0
4	R/W	HREADY Hold Disable 내부 AHB interface 에서 HREADY 신호 발생을 조절한다. “0”으로 설정 하면 내부 동작이 완료 될 때 까지 HREADY 신호 발생을 연기한다. “1”로 설정 하면 내부 동작의 완료와 상관없이 HREADY 신호가 바로 발생된다. 이 설정에서는 동작의 완료를 상태 레지스터의 7비트를 통해서 알 수 있다.	0
3	Set/ Clear	DMA Mode for READ operation Multiword DMA data transfer 의 읽기 동작을 위해 사용된다. 이 비트를 설정하면 DMA data 읽기 동작에 의해 내부 메모리에 data가 쓰여 지게 된다(512byte 가 전송된다.). 0 : DMA data read operation 완료 후에 설정한다. 1 : DMA data read operation 시작이 된다.	0
2	Set/ Clear	DMA Mode for Write operation Multiword DMA data transfer 의 쓰기 동작을 위해 사용된다. 이 비트를 설정하면 DMA data 쓰기 동작에 의해 내부 메모리에 data가 외부로 전송된다 (512byte 가 전송된다.). 0 : DMA data write operation 완료 후에 설정한다. 1 : DMA data write operation 시작이 된다.	0
1	Set	Read from IDE to internal memory PIO data transfer 모드에서의 내부 메모리를 이용하여 읽기 동작을 수행한다(512byte 가 전송된다.). 동작이 수행이 끝나면 상태레지스터(IDESR)의 5비트가 셋팅 되고 interrupt 가 발생된다. 0 : 동작 완료 후에 자동으로 설정된다. 1 : 외부 디바이스의 데이터를 읽어오면서 내부메모리에 바로 쓰기 동작을 시작한다.	0
0	Set	Write from internal memory to IDE PIO data transfer 모드에서의 내부 메모리를 이용하여 쓰기 동작을 수행한다(512byte 가 전송된다.). 0 : 동작 완료 되면 자동으로 설정된다. 1 : 내부 메모리 데이터를 바로 디바이스에 쓰기 동작을 시작한다.	0

3.11.2 Transfer Timing Register (IDETR)

※ 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 1C04h

Bit	R/W	Description	Default Value
31 : 28	R	Reserved	0
27 : 24	R/W	Register / PIO Transfer timing t1 / DMA Transfer timing t1	E
23 : 20	R/W	Register Transfer timing t2	E
19 : 16	R/W	Register Transfer timing t2i	E
15 : 8	R	Reserved	0
7 : 4	R/W	PIO Transfer timing t2 / DMA Transfer timing td	E
3 : 0	R/W	PIO Transfer timing t2i / DMA Transfer timing tk	E

- Timing = (IDETR의 value)*(HCLOCK의 주기) + 2*(HCLOCK의 주기)
- “0xF”라는 값을 설정하면 안 된다.

3.11.3 Status Register (IDESR)

서식 있음: 클머리 기호 및 번호 매기기

Address : FFE0 1C08h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	
7	R	Transfer Completed IDE Device의 Registers 접근(읽기/쓰기 동작)의 상태를 나타낸다. “1”은 IDE Device의 Registers 의 읽기 또는 쓰기 동작의 완료를 나타낸다. “0”은 IDE Device의 Registers의 읽기 또는 쓰기 동작 중임을 나타낸다.	1
6	R	Ide_irq IDE Device의 interrupt 신호에 의해서 또는 컨트롤 레지스터 (IDECR)의 비트 1에 의한 동작이 완료가 되면 interrupt가 발생 된다. 상태레지스터를 읽으면 자동으로 클리어 된다. 0: 상태레지스터 읽기 동작에 의해서 이루어진다. 1: 인터럽트가 발생된 상태를 나타낸다.	0
5	R/Clear	Read Memory Operation Completed 컨트롤 레지스터(IDECR)의 비트 1의 내부메모리로의 쓰기동작의 완료를 나타낸다. 0: 소프트웨어적으로 이 비트를 ‘1’로 write동작을 해야 한다. 1: memory read 동작의 완료를 나타낸다.	1
4	R	Reserved	
3	R	외부 IDE interface 신호 IORDY의 상태를 볼 수 있다.	
2 : 0	R	Reserved	

3.11.4 IDE Input Data Register (IDERS)

서식 있음: 클머리 기호 및 번호 매기기

Address : FFE0 1C0Ch

Bit	R/W	Description	Default Value
31 : 16	R	Reserved	
15 : 0	R	IDE 16-bit input data Register / PIO Transfer 에서 input data 가 저장된다. 하지만 다음 레지스터를 직접 접근(Read/Write)해서 사용할 경우 필요치 않다.	

* ATA IO Registers List

서식 있음: 클머리 기호 및 번호 매기기

Reg	R/W	CS[1:0]	DA[2:0]	Primary Address
Alternate Status Register	R	1	6	FFE0 1C38h
Device Control Register	W	1	6	FFE0 1C38h
Data Register	R/W	2	0	FFE0 1C40h
Error Register	R	2	1	FFE0 1C44h
Features Register	W	2	1	FFE0 1C44h
Sector Count Register	R/W	2	2	FFE0 1C48h
Sector Number Register	R/W	2	3	FFE0 1C4Ch
Cylinder Low Register	R/W	2	4	FFE0 1C50h
Cylinder High Register	R/W	2	5	FFE0 1C54h
Device/Head Register	R/W	2	6	FFE0 1C58h
Status Register	R	2	7	FFE0 1C5Ch
Command Register	W	2	7	FFE0 1C5Ch

표 3-11 ATA IO Registers List

3.11.5 IDE Memory Address Register (IDEMA)

← 서식 있음: 글머리 기호 및
번호 매기기

Address : FFE0 1C10h

Bit	R/W	Description	Default Value
31 : 7	R	Reserved	
6 : 0	R	Memory Block Address (1 block = 512bytes) 내부 메모리의 위치를 지정하며 512byte 단위로 접근 가능하다. Block 0은 sound 64kb 메모리의 첫 512 bytes를 말한다. Block 1은 sound 64kb 메모리의 두 번째 512 byte를 말한다. 그래서 총 128개의 블록(0~127)을 지정할 수 있다. 내부 메모리를 통해 데이터 전송을 할 경우 원하는 블록을 지정해서 사용할 수 있다.	00h

3.11.6 IDE Address Setting Register (IDECSXDA)

← 서식 있음: 글머리 기호 및
번호 매기기

Address : FFE0 1C14h

Bit	R/W	Description	Default Value
31 : 7	R	Reserved	
6 : 4	R /W	DA	000b
3 : 2	R/W	Reserved	00b
1 : 0	R/W	CSX	10b

← 서식 있음: 글머리 기호 및
번호 매기기

3.12 PLL & Power Management

3.12.1 Main Clock Source Select Register (CLOCKSEL)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 2000h

Bit	R/W	Description	Default Value
31 : 1	R	Reserved	-
0	RW	Clock Source Select 0 : Slow clock (PLLCON bit[2:0]에 의해 분주된 Clock 사용) 1 : PLL Fout clock	0b

3.12.2 PLL Control Register (PLLCON)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 2004h

Bit	R/W	Description	Default Value
31 : 9	R	Reserved	-
8	RW	Write Protect PLL Program Register (PLLPGM) 0 : Write 불가능. 1 : Write 가능.	0b
7 : 5	R	Reserved.	000
4	RW	Power Down Mode for PLL 0 : PLL Enable 1 : PLL Disable (Power Down)	0b
3	R	Reserved.	0
2 : 0	RW	Divider Value for Slow Clock Slow Clock = $X_{in} / (2^{\text{this_value}})$, Max Value : 6 이 register는 slow mode(PLLCON bit[4] = 1)시 PLL 출력 대신 사용할 외부 Clock을 분주하는 값이다.	000b

3.12.3 PLL Program Register (PLLPGM)

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 2008h

Bit	R/W	Description	Default Value
31 : 16	R	Reserved	-
15 : 8	RW	Main Divider 8 Bit (M)	68h
7 : 2	RW	Pre-divider 6 Bit (P)	000011b
1 : 0	RW	Post Scaler 2 Bit (S)	11b

Frequency Equation : $F_{out} = (M + 8) * F_{in} / (P + 2) * 2^S$ Reference input frequency : $F_{in} = 14.318\text{MHz}$

Example : M = 68h, P = 000011b, S = 11b (40MHz)

M(104), P(3), S(3) : 40Mhz

M(143), P(4), S(2) : 90Mhz

M(160), P(4), S(2) : 100Mhz

M(65), P(4), S(1) : 130Mhz

Output Frequency Table

Sample Frequency Coefficient (Reference Input Frequency = 14.318MHz)

Fout (MHz)	M	P	S	PLLPGM[15:0]
50.1130	62	3	2	3E0Eh
55.1243	69	3	2	450Eh
60.1356	76	3	2	4C0Eh
65.3259	65	2	2	410Ah
70.6971	71	2	2	470Ah
75.1695	76	2	2	4C0Ah
80.5388	82	2	2	520Ah
85.0131	87	2	2	570Ah
90.3824	93	2	2	5D0Ah
95.7516	99	2	2	630Ah
99.5101	131	3	2	830Eh
100.2260	76	4	1	4C11h
105.9532	66	3	1	420Dh
110.2486	69	3	1	450Dh
115.7372	89	4	1	5911h
120.2712	76	3	1	4C0Dh
125.2825	62	2	1	3E09h
130.2938	83	3	1	530Dh

표 3-12 Frequency by M, P, S value of PLL

* 위 표의 M,P, S 값은 Decimal 임.

PLLPGM 값은 Hex-decimal 임.

3.12.4 PLL Clock Masking Register (PLLCMR)

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 200Ch

Bit	R/W	Description	Default Value
31 : 1	R	Reserved	-
0	RW	Enables USB 48MHz clock pad(USB XIN/XOUT Pad) 0: Enable 1: Disable	0b

3.13 Voice Recorder

서식 있음: 클머리 기호 및
번호 매기기

3.13.1 Voice Recorder Description & Block Diagram

서식 있음: 클머리 기호 및
번호 매기기




그림 3-22 Voice Recorder Block Diagram

- Description :

GMX1000에 내장된 Voice Recorder는 CPU (AMBA) 그리고 Sound Engine 과 Interface된다. CPU Interface 부분은 Voice Recorder의 동작 제어 (Control register) 및 상태 확인 (Status Register)을 위한 부분으로 나뉘지고 Voice Recorder에서 Interrupt Controller를 통해 CPU에 인터럽트 서비스를 요청할 수 있다. Sound Engine Interface 되는 부분은 Sound Engine의 PCM Rx Buffer와 PCM Tx Buffer 부분으로 나뉘지며, PCM Rx Buffer와 의 Interface는 Sound Engine으로 들어오는 Recording 된 Data의 Playing을 위한 부분이고, PCM Tx Buffer 부분과의 Interface는 Sound Engine에서 출력되는 PCM Tx Data에 대하여 Recording을 위한 부분이다.

Recording 부분과 Playing을 위한 부분은 4 단계의 과정 (Input Control → Sampling Rate → Encoder Mode → FIFO Write) 을 거치게 된다. Playing 부분은 Recording 부분과 반대로 동작하며, 우선 Recording 부분의 각 과정에 대하여 하나씩 살펴보자.

1. Input Control Mode : Sound Engine으로부터 Recording을 하기 위하여 입력되는 신호에 대하여 Sampling을 하기 위한 Data Format을 선택한다. Input Data (Stereo) 에 대하여 Sampling하기 위한 Data Format은 그림과 같이 4개의 종류로 나뉜다. Stereo Mode는 입력된 데이터를 가공 없이 그대로 저장하기 위함이고, Mono는 Left의 중간 값과 Right의 중간 값을 더하여 만들어 진다. 또한 Left 와 Right는 각각 Left 신호와 Right 신호만을 Sampling 하기 위하여 선택된다.
2. Sample Rate Control : Input Control Mode를 통해 입력된 데이터에 대하여 Sampling 비율을 결정하는 것으로 입력되는 32KHz 에 대해 1/1, 1/2, 1/4 또는 1/8의 비율에 대해 선택할 수 있도록 한다. 이는 음질 및 저장할 데이터의 양과 관련된 사항으로 Sampling Rate가 클수록 (Sampling 주파수가 4KHz에 가까울수록) Recording할 데이터 양은 줄어들지만, 그만큼 음질은 떨어진다. 반대로 Sampling Rate가 작을수록 (Sampling 주파수가 32KHz에 가까울수록) Recording할 데이터의 양은 늘어나는 반면 음질은 좋다. 사용자는 이러한 상황을 고려하여 Sampling Rate를 결정하여야 한다.

3. Encoder Mode Select : Encoding 방식을 선택하는 블록으로 3가지 선택사항을 갖는다. uLAW 8bit, PCM 8 bit 그리고 PCM 16 bit 중에서 선택된 방법으로 Encoding 되며, 선택 방식에 따라 Recording할 데이터의 양과 음질이 달라진다.
 4. FIFO Write : Sound Engine으로부터 입력 받은 데이터에 대하여 1 ~ 3 단계의 Recording Path를 거쳐 출력된 데이터를 FIFO에 저장한다. FIFO에 저장되는 데이터는 1번과 3번의 옵션에 따라서 8bit, 16bit 또는 32bit 데이터 중 한가지 형식으로 저장된다. 예를 들어 input mode가 stereo이고 Encoder Mode가 16bit 이면 FIFO에 저장되는 데이터는 32bit 이고, Encoder Mode가 8 bit 이면 FIFO에 저장되는 데이터는 16bit 이다. 또한 input mode가 stereo가 아니면, Encoder Mode에 의해서 FIFO에 저장되는 데이터 형식이 결정된다. (예, input mode = mono, encoder mode = 8bit → FIFO 저장되는 데이터는 8bit 이다.)
- Recording 은 사용 옵션에 따라 최대 32배까지 많은 데이터를 압축하여 저장 할 수 있으나, 그만큼 음질은 떨어지므로, 고 음질과 저음질의 녹음 방법에 따라 Recording에 대한 사용 옵션을 선택해야 한다.

3.13.2 Sound Engine Interface (Timing Diagram)




그림 3-23 Interface Timing Diagram between Voice Recorder and Sound Engine

<설명> 위 그림은 Voice Recorder와 Sound Engine 사이의 Interface에 대한 Timing Diagram을 나타내고 있다. Recording을 위하여 Sound Engine의 PCM Tx Buffer와 입출력 되는 신호는 PCM Tx Data [31:0], PCM Tx RD, Tx Sync Clock 와 PCM Tx Rdy 신호가 있다. PCM Tx Rdy 신호는 Tx Sync Clock 이 Active 되고 난 후 몇 사이클 후에 활성화된 후에 바로 PCM Tx RD 신호가 활성화되면서 PCM Tx Data는 Valid 한 데이터를 출력 시킨다. 다음 사이클에서는 PCM Tx RD는 비활성화되고 PCM Tx Rdy신호도 비활성화된다.

Recording 된 데이터의 Play를 위하여 Sound Engine의 PCM Rx Buffer와 입출력 되는 신호는 PCM Rx Data [31:0], PCM Rx WR, PCM Rx Rdy 와 Rx Sync Clock 신호가 있다. Rx Sync Rdy 신호는 Rx Sync Clock 이 Active 된 후 다음 사이클에서 활성화된 후, Voice Recorder로부터 PCM Rx WR 신호가 활성화되면 다음 사이클에서 비활성화된다. PCM Rx WR신호가 Active 되어 있는 구간에 Voice Recorder는 Sound Engine에 Valid한 데이터를 전송한다.

← --- 서식 있음: 글머리 기호 및
번호 매기기

3.13.3 Voice Recorder Control Register

Address : FFE0 2400h

Bit	R/W	Description	Default Value
31 : 8	R	Reserved	0
7	R/W	Voice Recorder Recording Enable 0 : Disable 1 : Enable	0
6	R/W	Voice Recorder Playing Enable 0 : Disable 1 : Enable	0
5 : 4	RW	Data In/Out Mode Select	Recording
		00 : Stereo	Stereo to Stereo
		01 : Mono	Stereo to Mono
		10 : Left	Stereo to Left
		11 : Right	Stereo to Right
3 : 2	RW	Sampling Rate (Recording & Playing) 00 : 32Khz 01 : 16Khz 10 : 8 KHz 11 : 4 KHz	-
1 : 0	RW	Encoder & Decoder Mode 00 : 16 bit PCM 01 : 8 bit PCM 10 : 8 bit u-law 11 : Reserved	000b

<Register Description>

- Voice Recorder Recording Enable : Voice Recorder의 Recording 부분의 Enable / Disable을 설정 할 수 있다. 사용하지 않을 경우에는 Disable을 유지하여 불필요한 Power 소비를 줄일 수 있다.
- Voice Recorder Playing Enable : Voice Recorder의 Playing 부분의 Enable / Disable을 설정 할 수 있다. 사용하지 않을 경우에는 Disable을 유지하여 불필요한 Power 소비를 줄일 수 있다.
- Data In/Out Mode Select : Recording과 Playing을 하기 위하여 Sound Engine과 Data 입출력을 담당하는 부분으로 Stereo, Mono, Left and Right 4가지의 모드를 사용하고, Recording과 Playing을 할 때 Register Setting에 의해 같은 모드에서 동작된다.
- Sampling Rate (Recording & Playing) : Recording의 경우에는 32Khz 주기로 입력된 데이터를 32, 16, 8 그리고 4Khz 중 선택하여 Sampling 할 수 있다. Playing 경우에는 반대로 4, 8, 16 그리고 32Khz로 Sampling 된 Data를 32Khz에 맞춰서 필요한 경우 Data를 복사하여 전송한다.
- Encoder & Decoder Mode : Recording 및 Playing시에 사용되는 Encoder & Decoder Mode는 16bit PCM, 8bit PCM 그리고 8bit uLaw 중 선택된 Mode를 사용한다.

3.13.4 Voice Recorder Recorded Data Register

Address : FFE0 2404h

Bit	R/W	Description	Default Value
31 : 0	R	Voice Recorder Recorded Data	0

<Register Description>

- Voice Recorder Recorded Data Register: Recording 된 Data를 내부 메모리에 저장하기 위해서 읽기만을 지원한다. Recording FIFO의 출력 값을 나타낸다. FIFO의 Size는 16 * 8 bit 이다.

3.13.5 Voice Recorder Playing Data Register

Address : FFE0 2408h

Bit	R/W	Description	Default Value
31 : 0	RW	Voice Recorder Playing Data	0

<Register Description>

← 서식 있음: 글머리 기호 및
번호 매기기

← 서식 있음: 글머리 기호 및
번호 매기기

- Voice Recorder Playing Data Register : Recording 된 데이터를 외부 메모리 등으로부터 읽어와서 이 레지스터에 Write 하게 되면, FIFO 에 저장 후에 Sound Engine에 전달되어 Play가 이루어진다.

3.13.6 Voice Recorder Status Register

서식 있음: 클머리 기호 및 번호 매기기

Address : FFE0 240Ch

Bit	R/W	Description	Default Value
31 : 21	R	Reversed	0
20 : 16	R	Playing FIFO Level	0
		00000 : Level 0	
		00001 : Level 1	
		 10000 : Level 16	
15 : 13	R	Reserved	0
12 : 8	R	Recorded FIFO Level	0
		00000 : Level 0	
		00001 : Level 1	
		 10000 : Level 16	
7 : 5	R	Reserved	0
4	R	Playing FIFO Empty	0
3	R	Recorded FIFO Empty	0
2	RW	Playing Data FIFO Half-full Interrupt Writing '1' is cleared. (Grouping된 Interrupt를 Clear하기 위하여)	0
1	RW	Voice Recorder End Interrupt Writing '1' is cleared. (Grouping된 Interrupt를 Clear하기 위하여)	0
0	RW	Recorded Data FIFO Half-full Interrupt Writing '1' is cleared. (Grouping된 Interrupt를 Clear하기 위하여)	0

서식 있음: 클머리 기호 및 번호 매기기

<Register Description>

- Playing FIFO Level : Playing 하기 위한 FIFO 내의 Valid 한 데이터의 Level을 표현한 것으로, 사용자는 이 Level을 읽어서 Valid한 데이터의 양 만큼 Play 시킬 수 있다.
- Recorded FIFO Level : Recording된 Valid 한 데이터가 FIFO에 저장되어 있는 정도를 가리키며, 사용자는 이 Level을 읽어서 메모리에 저장하는데 유용하게 사용 할 수 있다.
- Playing FIFO Empty : Play 할 Valid한 데이터가 FIFO에 없다는 것을 의미한다.
- Recorded FIFO Empty : Recording 할 Valid한 데이터가 FIFO 에 없다는 것을 의미한다.
- Playing Data FIFO Half-full Interrupt : Play을 위한 FIFO에 Valid한 데이터가 반만큼 (Level = 8) 있을 경우에 인터럽트를 발생시킨다.
- Voice Recorder End Interrupt : Voice Recorder Control Register bit [7] 에 해당되는 Voice Recorder Enable Register 에 대하여 Enable 상태에서 Disable 하였을 경우, Recording FIFO에 있는 데이터가 8개 이하인 경우에는 Interrupt를 발생시켜 FIFO에 저장된 Valid한 데이터를 Memory에 쓸 수 있도록 하는 기능이다.
- Recorded Data FIFO Half-full Interrupt : Recording 할 Valid한 데이터가 FIFO에 반만큼 (Level = 8) 있을 경우에 인터럽트를 발생시킨다.
- Grouping Interrupt Handling : Voice Recorder 내부에는 3개의 Interrupt Source 가 있으나, 실제로 Interrupt Controller에 전달되는 것은 1개의 인터럽트이다. 그러나 Voice Recorder에서 인터럽트가 발생한 경우에 어떤 인터럽트가 Active되었는지를 확인 하기 위해 위 Status Register를 읽어서 확인 할 수 있다. 해당 인터럽트에 대한 Service를 수행 한 후 수행된 인터럽트에 대하여 Clear (Status Register [2:0] 에서 해당되는 부분에 '1'을 Write하여 Interrupt를 Clear 함) 한다. Grouping된 인터럽트는 이와 같이 사용 할 수 있다.

3.14 CRT GUN

※ 서식 있음: 클머리 기호 및
번호 매기기

3.14.1 Description

GMX1000에 내장된 Gun Controller는 2개의 Gun Module Interface가 가능하며, Non-Interlace / Interlace 설정 및 Gun의 극성 (Positive / Negative Trigger) 설정이 가능하다.

3.14.2 Features

- Max 2 Gun Module Interface.
- Gun 극성 (Polarity) & Display (Non Interlace / Interlace) 설정 기능.

* Notice !!!

입력 Dot-Clock의 주파수는 Module 동작주파수의 ½이하가 되어야 한다

3.14.3 Block Diagram




그림 3-24 CRT GUN Block Diagram

3.14.4 Operational Descriptions

그림의 Display Counter는 CRT-Controller로부터 Display 관련 신호 (H/V Sync, H/V Display, Dot clock, Field (Interlace의 경우))를 받아서 현재 주사 되고 있는 Display상에서의 좌표를 Counting 하게 된다.

이때 외부 Gun 입력 port로부터 Trigger신호가 들어오게 되면, Interrupt가 발생하게 되며 현재 Gun이 지시하고 있는 Display 좌표가 Gun X/Y 좌표 Register에 저장되게 된다.

3.14.5 CRT GUN Control Register (GUNCON)

Address : FFE0 4000h

Bit	R/W	Description	Default Value
31 : 5	R	Reserved	00
4	R/W	Interlace / Non-Interlace Mode setting Bit (0: Non-Interlace Mode, 1: Interlace Mode)	0
3	R/W	Gun#1 Polarity Bit (0: Positive Trigger, 1: Negative Trigger)	0
2	R/W	Gun#0 Polarity Bit (0: Positive Trigger, 1: Negative Trigger)	0
1	R/W	Gun#1 Enable Bit.	0
0	R/W	Gun#0 Enable Bit.	0

Control Register의 Bit 0,1은 Gun Module을 활성/비활성 시키게 된다.

Bit 2,3은 외부 Gun 입력의 Interrupt 발생 시점을 정의하게 된다.

Positive Trigger Mode인 경우엔 외부 입력 상승 Edge에서 Interrupt가 발생하게 되며, 반대로 Negative Trigger Mode인 경우엔 하강 Edge에서 Interrupt가 발생하게 된다.

Bit 4는 Display의 특성을 정의하게 된다.

Non-Interlace mode 인 경우 수평동기신호마다 Y좌표가 1씩 증가함에 비해, Interlace Mode인 경우엔 현재 Field에 의해 Y의 초기값이 결정되며 수평동기신호마다 Y좌표가 2씩 증가하게 된다.

3.14.6 CRT GUN #0 / #1 X Position

Address : FFE0 4004h / FFE0 400C

Bit	R/W	Description	Default Value
31 :10	R	Reserved	00h
9 : 0	R	Gun X Position	0

3.14.7 CRT GUN #0 / #1 Y Position

Address : FFE0 4008h / FFE0 4010

Bit	R/W	Description	Default Value
31 :10	R	Reserved	00h
9 : 0	R	Gun Y Position	0

Gun X/Y Position Register는 interrupt가 발생할 때, Gun이 지시하고 있는 현재 Display 좌표를 저장하며, Interrupt 발생시마다 Up-date된다.

3.14.8 CRT GUN Status (Interrupt Pending) Register (GUNSTA)

Address : FFE0 4014h

Bit	R/W	Description	Default Value
31 : 2	R	Reserved	00h
1	R/W	Gun#1 interrupt Pending bit 해당 bit에 1을 쓸 경우, Gun #1의 interrupt pending bit을 비활성 된다.	0
0	R/W	Gun#0 interrupt Pending bit 해당 bit에 1을 쓸 경우, Gun #1의 interrupt pending bit을 비활성 된다.	0

Status (Interrupt Pending) Register는 해당 Channel의 interrupt 발생 유무를 알려주게 된다.

Interrupt가 발생하게 되면, 해당 Channel의 Pending Bit이 활성 되며,

Service routine의 처리 후 (Interrupt Controller의 Service Request를 Clear 시킨 후) 해당 Channel Bit 위치에 “1”을 Write하게 되면 Pending bit은 비활성 된다.

3.14.9 CRT GUN Group Interrupt Handling




그림 3-25 CRT GUN Interrupt Handling

← 서식 있음: 클머리 기호 및
번호 매기기

3.15 UART

GMX1000에는 RS-232C 인터페이스의 기능을 보유한 일반적인 PC 또는 I/O device와 직렬 통신을 위한 4채널 UART(Universal Asynchronous Receiver/Transmitter)를 가진다. UART Controller는 비동기 통신을 위한 다양한 제어기능과 함께 IR(Infra-Red) 송/수신 기능을 지원한다.

다음은 GMX1000의 UART의 특징을 기술한 것이다.

- ✓ 독립적인 4채널 UART
- ✓ Infra-Red 송/수신 가능
- ✓ 내/외부 Clock 입력 선택 가능
- ✓ Full duplex
- ✓ 송/수신 각각 16Byte의 FIFO 내장 및 FIFO Water Level을 사용자가 설정 가능
- ✓ 프로그램 가능한 Baud rate 조정 가능
- ✓ 정지비트(1비트/2비트), 데이터 비트(7비트/8비트), 패리티 비트(홀수 패리티/짝수 패리티) 선택 가능

3.15.1 UART Channel 0/1/2/3 Control Register (UCON0 / UCON1 / UCON2 / UCON3)

송/수신 할 데이터의 형태와 인터럽트 발생 조건, 모드, Clock 등을 설정한다.

3.15.1.1 Tx/Rx Interrupt

Tx/Rx FIFO 인터럽트와 관련하여 기본적인 설정은 Tx FIFO의 경우 FIFO가 완전히 비워졌을 때 인터럽트가 발생하게 되어있으며, Rx FIFO의 경우 FIFO의 반(8개)이 채워졌을 때 인터럽트가 발생하게 되어있다. 하지만 Tx와 Rx 각각 UCONn[29] 비트와 UCONn[21] 비트를 '1'로 설정하고 각각의 Water Level을 설정하면 FIFO의 상태가 Water Level에 도달했을 때 인터럽트가 발생하게 된다. 사용자가 인터럽트 발생 빈도를 조절하고 싶을 때 사용할 수 있는 설정이다.

Rx에서는 Rx FIFO가 half full 상태 혹은 Water Level full 상태에 못 미치는 데이터가 쌓여있고 일정시간(4~5프레임)이 흐른 상태에서도 인터럽트가 발생하는데 이는 Rx 인터럽트의 조건보다 적은 개수의 데이터가 수신되었을 경우 데이터를 처리하기 위한 것이다. 또한 수신된 데이터 에러가 발생했을 경우 인터럽트를 발생시킬 수 있는데, UCONn[5] 비트를 '1'로 설정해야 수신 데이터 에러에 대한 인터럽트 발생이 가능해진다. 수신 데이터 에러의 종류는 USTATn 레지스터 설명을 참조하기 바란다. Rx 인터럽트의 경우 FIFO 인터럽트와 수신 데이터 에러 인터럽트가 하나의 인터럽트로 발생하므로 사용자의 주의가 필요한데, 다음 플로우를 참조하기 바란다.




그림 3-26 UART Rx/Tx Interrupt and Data Flow

서식 있음: 글머리 기호 및 번호 매기기

3.15.1.2 IR(Infra-Red) Mode

GMX1000은 UART 기반의 IrDA 데이터 송/수신을 지원한다. IR 모드에서는 일반 모드 대비 3/16의 duty cycle을 갖는 펄스가 일반 모드에서 한 프레임에서의 한 비트에 해당한다.

IrDA의 송신부에서 '0'은 일반 모드에서의 '1'에, '1'은 일반 모드에서의 '0'에 해당한다. 단 IrDA 수신부에서는 일반 모드 대비 3/16의 duty cycle을 갖는 펄스가 일반 모드에서 한 프레임에서의 한 비트에 해당하는 것은 송신부와 동일하지만 데이터 인식은 일반 모드에서와 마찬가지로 '0'은 '0'으로 '1'은 '1'에 해당한다.

다음 그림은 8비트 데이터, 패리티 비트 없음, 1비트 정지 비트로 설정하고 데이터가 AAh 임을 가정하고 일반 모드일 때와 IrDA 모드일 때의 한 데이터 프레임을 비교하여 표현한 것이다.




그림 3-27 UART Rx/Tx Normal/Infra-Red Mode

서식 있음: 글머리 기호 및 번호 매기기

3.15.1.3 Loop-back Test Mode

UART를 이용한 통신에서 외부의 영향을 배제하고 통신상태를 확인할 필요가 있다. 이러한 상황을 위하여 프로그램에서 간편하게 테스트 하기 위해 Loop-back Test 모드가 존재한다. UCONn[7] 비트를 '1'로 설정하여 일반 모드에서 Loop-back Test 모드로 전환이 가능하며 Tx 데이터가 곧바로 Rx로 연결되기 때문에 송신한 데이터와 수신한 데이터를 비교함으로써 원하는 상태를 비교 분석할 수 있게 된다.

다음 그림은 Rx와 Tx의 블록다이어그램을 통해 Loop-back Test 모드를 설명해준다.




그림 3-28 UART Loop-back Test Mode

3.15.1.4 Clock Selection

GMX1000의 UART에서는 UART의 동작 Clock으로써 내부 Clock 혹은 외부 Clock을 선택할 수 있다.


내부 Clock은 APB Clock으로써 사용자의 PLL 설정을 통해서 정해지는 주파수의 Clock이며, 외부 Clock은 1.8432MHz의 주파수로 고정되어있는 Clock이다.

Clock에 따른 UBDRn 레지스터의 설정으로 사용자가 Baud Rate를 설정할 수 있다. 이 부분은 UBDRn 레지스터의 설명을 참조한다.

3.15.1.5 Data Format

GMX1000의 UART에서는 UCONn[3:0] 비트의 레지스터 설정으로써 UART 통신 데이터에 대한 형식 변경이 가능하다. 다음 그림은 UCONn[3:0] 비트의 레지스터 설정으로 변경 가능한 데이터 형식에 대한 설명이다(‘-’ 표시는 don't care 의미이다).

UCONn[3:0]	Description
0-00 No Parity / 1 Stop bit / 7 Data bit	
0-01 No Parity / 1 Stop bit / 8 Data bit	
0-10 No Parity / 2 Stop bit / 7 Data bit	
0-11 No Parity / 2 Stop bit / 8 Data bit	






그림 3-29 UART Register Setting and Data Format

서식 있음: 글머리 기호 및
번호 매기기

Address : FFE0 8000h / FFE0 8020h / FFE0 8040h / FFE0 8060h

Bit	R/W	Description	Default Value
31: 30	R	Reserved	0
29	RW	Transmit Interrupt 발생 조건 (Transmit Enable 일 때) 0 : Tx FIFO 가 Empty 상태이면 Interrupt 발생한다. 1 : Tx FIFO 가 사용자가 설정한 Water Level과 같으면 인터럽트를 발생시킨다.	0
28 : 24	RW	Transmit FIFO Water Level 00000 : Level 0 (Empty) 00001 : Level 1 ... 01111 : Level 15 10000 : Level 16 (Full)	0
23 : 22	R	Reserved	0
21	RW	Receive Interrupt 발생 조건 (Receive Enable 일 때) 0 : Rx FIFO 가 Half-Full 상태이면 Interrupt 발생한다. 1 : Rx FIFO 가 사용자가 설정한 Water Level과 같으면 인터럽트를 발생시킨다.	0
20 : 16	RW	Receive FIFO Water Level 00000 : Level 0 (Empty) 00001 : Level 1 ... 01111 : Level 15 10000 : Level 16 (Full)	10000b
15: 11	R	Reserved	0
10	RW	Transmit Enable 0 : Disable 1 : Enable	0
9	RW	Receive Enable 0 : Disable 1 : Enable	0
8	RW	Infra-Red Mode 0 : Normal Mode Operation 1 : Infra-Red Tx/Rx Mode	0
7	RW	Loop Back Test 0 : Normal 1 : Loop-back Mode for Test	0
6	R	Reserved	0

5	RW	Enable Receive Status Interrupt : Data 수신 중 발생한 수신 데이터 에러에 대한 인터럽트 발생을 Enable 또는 Disable 한다. 0 : Do not generate receive status interrupt 1 : Generate receive status interrupt	0
4	RW	Serial Clock Selection 0 : Internal Clock (APB Clock) 1 : External Clock (1.8432MHz)	0
3:2	RW	Parity Mode 0x : No Parity 10 : Even Parity 11 : Odd Parity	0
1	RW	Number of Stop Bit 0 : 1 Bit per Frame 1 : 2 Bit per Frame	0
0	RW	Word Length : 한 프레임에 전송 또는 수신될 데이터 비트 수 0 : 7 Bit 1 : 8 Bit	1b

3.15.2 UART Channel 0/1/2/3 Status Register (USTAT0 / USTAT1 / USTAT2 / USTAT3)

UART Controller의 상태를 알려주는 읽기 전용의 레지스터이다.

Rx/Tx FIFO controller와 연동되기 때문에 Rx/Tx FIFO에서 사용되고 있는 개수나 사용여부를 알수 있으며, Tx controller와도 연동되기 때문에 현재 Tx에서 전송중인 데이터가 있는지에 대한 정보도 알 수 있다.

데이터의 수신과 관련되어 세가지 에러를 검출할 수 있는데, USTATn 레지스터를 읽어서 수신 데이터 에러를 검출하려면 우선 UCONn[5]비트를 '1'로 설정하여 수신 데이터의 상태 에러 인터럽트를 활성화 시켜야 한다. 다음 표는 세가지 수신 데이터 에러에 대한 설명이다.

Error	Description
Frame Error	수신 된 데이터에서 정지 비트를 감지하지 못했을 경우 발생하는 에러
Parity Error	수신 된 데이터에서 패리티 비트가 설정된 패리티 방식(짝수/홀수)으로 계산된 패리티 비트와 틀릴 경우 발생하는 에러
Overrun Error	Rx/Tx FIFO가 가득 찬 상태에서 데이터를 수신 혹은 송신하려 할 때 발생하는 에러

Address : FFE0 8004h / FFE0 8024h / FFE0 8044h / FFE0 8064h

Bit	R/W	Description	Default Value
31 : 21	R	Reserved.	0
20 : 16	R	Transmit-FIFO Level : 사용되고 있는 Tx FIFO 개수 00000 – 사용 안 함 00001 – 한 개 사용 ... 10000 – 16개 모두 사용	0
15 : 13	R	Reserved	
12 : 8	R	Receive-FIFO Level : 사용되고 있는 Rx FIFO 개수 00000 – 사용 안 함 00001 – 한 개 사용 ... 10000 – 16개 모두 사용	0
7 : 6	R	Reserved	
5	R	Transmitter Empty : 이 비트는 Tx에서 전송중인 데이터가 있을 때 '1'로 set 되고, 전송중인 데이터가 없을 때 '0'으로 clear 된다. 0 : Tx is empty. 1 : Tx has some data. Tx is in progress.	0
4	R	Transmit FIFO Holding Data : 이 비트는 Tx FIFO에 전송해야 할 데이터가 남아있으면 '1'로 set 되고, 전송해야 할 데이터가 없을 때 '0'으로 clear 된다. 0 : Tx FIFO is empty. 1 : Tx FIFO has some data.	0
3	R	Receive FIFO Data Ready : 이 비트는 Rx FIFO에 수신해야 할 데이터가 남아있으면 '1'로 set 되고, 수신해야 할 데이터가 없을 때 '0'으로 clear 된다. 0 : Rx FIFO is empty. 1 : Rx FIFO has some data.	0
2	R	Frame Error : 이 비트는 프레임 에러가 발생하였을 때 '1'로 set 되며, USTATn 레지스터를 읽을 때 자동으로 clear 된다. 0 : No Error 1 : Error	0
1	R	Parity Error 이 비트는 패리티 에러가 발생하였을 때 '1'로 set 되며, USTATn 레지스터를 읽을 때 자동으로 clear 된다. 0 : No Error 1 : Error	0
0	R	Overrun Error : 이 비트는 오버런 에러가 발생하였을 때 '1'로 set 되며, USTATn 레지스터를 읽을 때 자동으로 clear 된다. 0 : No Error 1 : Error	0

3.15.3 UART Channel 0/1/2/3 Transmit Buffer Register (UTXB0 / UTXB1 / UTXB2 / UTXB3)

외부로 전송시킬 8비트 데이터를 임시 저장하는 쓰기 전용의 레지스터이다.

UTXBn 레지스터를 쓰면 전송할 데이터를 FIFO에 저장하며, 동시에 FIFO controller는 FIFO pointer를 제어하여 다음 데이터를 받을 준비를 한다.

Address : FFE0 8008h / FFE0 8028h / FFE0 8048h / FFE0 8068h

Bit	R/W	Description	Default Value
31: 8	R	Reserved	0
7: 0	W	Transmit Data for UART0 / 1 / 2 / 3	0

3.15.4 UART Channel 0/1/2/3 Receive Buffer Register (URXB0 / URXB1 / URXB2 / URXB3)

외부로부터 수신되어 Rx FIFO에 쌓여있는 8비트 데이터를 가져오는 읽기 전용의 레지스터이다.

URXBn 레지스터를 읽으면 Rx FIFO에 쌓여있는 데이터를 읽어오며, 동시에 FIFO controller는 FIFO pointer를 제어하여 다음 데이터를 보낼 준비를 한다.

Address : FFE0 800Ch / FFE0 802Ch / FFE0 804Ch / FFE0 806Ch

Bit	R/W	Description	Default Value
31: 8	R	Reserved	0
7: 0	R	Receive Data for UART0 / 1 / 2 / 3	0

3.15.5 UART Channel 0/1/2/3 Baud Rate Divisor Register (UBDR0 / UBDR1 / UBDR2 / UBDR3)

다음 식은 Tx/Rx Baud Rate를 계산하기 위한 식이다.

$$\text{Baud Rate}(\text{bit/sec}) = \frac{\text{Clock}(\text{Hz})}{(\text{Divisor Value} + 1) \times 16}$$

Clock은 내부 Clock(APB Clock)이나 외부 Clock(1.8432MHz)이므로 UART에 사용되는 Clock에 따라서 올바르게 적용시켜야 한다. 그리고, Divisor Value는 UBDR[15:0] 레지스터 설정 값이다.

다음 표는 외부 Clock을 이용할 때 일반적으로 사용되는 Baud Rate에 따른 UBDRn 레지스터 설정 값이다. 내부 Clock을 사용할 때에는 내부 Clock의 주파수가 가변적이므로 사용자가 Baud Rate 계산 식을 보고 직접 계산 하도록 한다.

Baud Rate	UBDRn[15:0]
110	0416h
150	02FFh
300	017Fh
600	00BFh
1200	005Fh
2400	002Fh
4800	0017h
9600	000Bh
14400	0007h
19200	0005h
38400	0002h
57600	0001h
115200	0000h

표 3-13 UART Baud Rate Setting

Address : FFE0 8010h / FFE0 8030h / FFE0 8050h / FFE0 8070h

Bit	R/W	Description	Default Value
31: 16	R	Reserved	0
15 : 0	RW	Baud Rate Divisor Value.	0001h

← 서식 있음: 클머리 기호 및 번호 매기기

3.16 Pulse Width Modulation Ch. 0, 1 / Timer Ch. 4, 5

GMX1000의 PWM은 8비트의 pre-scaler 카운터와 내부 16비트 카운터를 이용하여 사용자가 원하는 주기만큼 pulse를 만들기 위한 peripheral이다. 모두 2개의 채널(0, 1)이 존재하며, Timer 2개 채널(4, 5)과 Register를 공유하기 때문에 사용자들은 Register 설정에 유의해야 한다. 또한 인터럽트를 이용하여 두 채널의 PWM을 제어할 때에는 더욱 세심한 주의가 요구되는데, 이는 인터럽트 신호가 각 채널 당 한 개가 아니고 두 채널에 한 개가 사용되고 있기 때문이다. PWM의 경우 PTCON0/1[2], Timer의 경우 PTCON0/1[3] 비트가 인터럽트 상태 비트인데 인터럽트가 발생할 경우 사용되고 있는 peripheral과 채널에 따라 '1'이 설정되어지고, 레지스터의 해당 비트를 읽으면 '0'으로 클리어 되므로, 인터럽트가 발생하면 인터럽트 상태 비트를 읽어서 인터럽트가 발생한 peripheral과 채널을 확인해야 한다.

각 레지스터의 설정으로써 사용자는 원하는 폭이나 주기로 pulse를 생성할 수 있다. 다음 표는 PTCON0/1[1]의 polarity 설정에 따른 레지스터들의 설정 내용이다.

Register	PWM Output Negative Polarity PTCON0/1[0] 이 '0'으로 설정	PWM Output Positive Polarity PTCON0/1[0] 이 '1'로 설정
PMDTY0/1	한 주기의 pulse에서 Low pulse의 길이를 결정한다. PMPRD0/1 값에서 PMDTY0/1 값을 빼면 High pulse의 길이이다.	한 주기의 pulse에서 High pulse의 길이를 결정한다. PMPRD0/1 값에서 PMDTY0/1 값을 빼면 Low pulse의 길이이다.
PMPRD0/1	한 주기 pulse의 전체 길이(Low pulse 길이 + High pulse 길이)를 결정한다.	
PULCNT0/1	pulse의 개수 설정인데, 설정된 값만큼 pulse가 생성되고 인터럽트가 발생한다. 만약 사용자가 PULCNT0/1에 설정된 값 만큼만 pulse가 생성되기를 원한다면 인터럽트 발생 후 PTCON0/1[0]에서 PWM을 disable 시키면 된다. 사용자가 PWM을 disable 시키지 않으면 pulse는 계속해서 생성되고 인터럽트를 발생시키기를 반복한다. 그리고 PWM이 enable되면 곧바로 pulse가 생성되므로 언제나 각 레지스터의 설정이 완료 된 후 PWM enable 시켜야 정확한 pulse가 생성된다는 것을 유의해야 한다.	

다음 식은 사용자가 필요로 하는 pulse의 주파수를 계산하기 위한 식이다.

$$\text{Expected Frequency(Hz)} = \frac{\text{APB Clock (Hz)}}{(\text{Pre - Scaler} + 1) \times (\text{PWMPRD} + 1)}$$

다음 그림은 PTCON0/1[1]인 PWM mode 설정에 따른 파형을 보여준다. PMDTY0/1은 '6'으로, PMPRD0/1은 '10'으로 설정하였으며, PULCNT는 '2'로 설정하여 2번의 pulse 생성 후 인터럽트가 발생하는 레지스터 설정을 하였음을 가정하였다.




그림 3-30 PWM Output Waveform

3.16.1 PWM / Timer Control Register (PTCON0/1)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 8400h / FFE0 8410h

Bit	R/W	Description	Default Value
31 : 17	R	Reserved	0
16	RW	0 : PWM n 1 : Timer $n+4$	0
15 : 8	RW	PWM n / Timer $n+4$ Pre-scaler Divide Count 8 Bit Value	FFh
7 : 4	R	Reserved	0
3	R	Timer Interrupt Status : Timer 인터럽트가 발생하면 set 되며, 레지스터가 사용자에게 의해 읽히지면 clear 된다. 0 : Normal State 1 : Interrupt State	0
2	R	PWM Interrupt Status : PWM 인터럽트가 발생하면 set 되며, 레지스터가 사용자에게 의해 읽히지면 clear 된다. 0 : Normal State 1 : Interrupt State	0
1	RW	PWM Mode : PWM n Output Polarity 0 : Negative (Start Level is High) 1 : Positive (Start Level is Low) Timer Mode : Timer $n+4$ Operation Mode 0 : Single (One Shot Count) 1 : Continuous (Periodic Count)	0
0	RW	PWM Mode : PWM n Enable 0 : Stop 1 : Run Timer Mode : Timer $n+4$ Enable 0 : Stop 1 : Run	0

3.16.2 PWM Duty Register / Timer Up-counter Register (PMDTY0/1)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 8404h / FFE0 8414h

Bit	R/W	Description	Default Value
31 : 16	R	Reserved	0
15 : 0	RW	PWM Mode : PWM count value Low pulse의 길이 (Negative polarity 설정 시) High pulse의 길이 (Positive polarity 설정 시)	000Fh
	R	Timer Mode : Timer $n+4$ Up-counter value	-

3.16.3 PWM Period Register (PMPRD0/1)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 8408h / FFE0 8418h

Bit	R/W	Description	Default Value
31 : 16	R	Reserved	0
15 : 0	RW	PWM Mode : PWM count value 한 주기 pulse의 전체 길이 (Low pulse 길이 + High pulse 길이)	000Fh
		Timer Mode : Inactive	

3.16.4 Pulse Count Register / Timer Count Register (PULCNT0/1)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 840Ch / FFE0 841Ch

Bit	R/W	Description	Default Value
31 : 16	R	Reserved	0
15 : 0	RW	PWM Mode : Number of Pulse Timer Mode : Timer Count Value. Timer $n+4$ Up-counter 값은 이 Register 값과 비교 되어 진다.	000Fh

3.17 Pulse Period Measurement

GMX1000의 PPM은 8비트 pre-scaler 카운터와 16비트 카운터를 이용하여 외부 신호의 주기 및 펄스 폭을 측정하기 위한 peripheral이다. 외부 신호의 주기 및 펄스 폭 측정을 위한 내부 카운터의 최대값인 65,535를 넘어가는 경우는 overflow가 발생하고 인터럽트가 발생하는데 PPM Control Register의 overflow status 비트를 읽어보면 overflow 상태가 발생했는지 판단할 수 있다.

PPM Control Register의 설정으로 주기 및 펄스 측정 모드를 달리할 수 있는데, 다음 그림과 같이 5가지의 서로 다른 조건으로 주기 및 펄스 측정이 가능하다. 각각의 조건에 만족되는 주기 혹은 펄스가 감지되면 인터럽트가 발생되며 측정값이 PPM Pulse Width Register에 저장된다.

ppmcon[3:1] setting	Pulse or Period detect
-00 Don't care/ Period detect/ Negative polarity	한 주기마다 측정이 이루어지며 외부 신호의 falling edge에서 측정이 시작된다. 외부 신호 주기의 Falling-to-Falling 측정이이다.
-01 Don't care/ Period detect / Positive polarity	한 주기마다 측정이 이루어지며 외부 신호의 rising edge에서 측정이 시작된다. 외부 신호 주기의 Rising-to-Rising 측정이이다.
01- Trigger/ Pulse detect/ Don't care	한 펄스마다 측정이 이루어지며 외부 신호의 각 edge에서 측정이 시작된다. 외부 신호의 trigger 시 마다 펄스 측정이 이루어진다.
110	한 펄스마다 측정이 이루어지며 외부 신호의 high active 시 마다 펄스 측정이 이루어진다.




그림 3-31 PPM Register Setting and Pulse Detection

← 서식 있음: 클머리 기호 및
번호 매기기

PPM Control Register의 설정이 외부 신호가 입력되기 이전부터 설정되어 있었다면 외부 신호의 첫 주기 혹은 펄스 폭부터 측정할 수 있으나, 외부 신호가 이미 입력된 후에 PPM Control Register의 설정이 이루어지거나 중간에 PPM Control Register의 설정이 바뀌는 경우에는 설정이 완료되고 측정 기준의 한 주기 혹은 한 펄스가 지난 후 정상적인 측정값이 PPM Pulse Width Register에 저장된다.

← 서식 있음: 클머리 기호 및
번호 매기기

3.17.1 PPM Control Register (PPMCON)

Address : FFE0 8800h

Bit	R/W	Description	Default Value
31 : 16	R	Reserved.	0
15 : 8	RW	PPM Pre-scaler Divide Count Value	FF
7 : 5	R	Reserved.	0
4	RW	PPM Pulse Width Count Overflow Status 이 비트는 PPMCON Read 시 Clear 된다. 0 : Normal 1 : Overflow	0
3	RW	Pulse Measurement 시 Interrupt 발생 위치 0 : Trigger시마다 발생 1 : Active Pulse 마지막 Trigger에서 발생	0
2	RW	Measurement Mode 0 : Period 1 : Pulse	0
1	RW	Input Pulse Polarity 0 : Negative (Pulse falling edge에서 Interrupt 발생) 1 : Positive (Pulse rising edge에서 Interrupt 발생)	0
0	RW	PPM Enable 0 : Stop 1 : Run	0

3.17.2 PPM Pulse Width Register (PPMPWR)

Address : FFE0 8804h

Bit	R/W	Description	Default Value
31 : 16	R	Reserved.	0
15 : 0	RW	PPM Sampling 결과 값	0

← 서식 있음: 클머리 기호 및
번호 매기기

3.18 Key Scan

3.18.1 Description

GMX1000에 내장된 Key-Pad Controller는 최대 5*5의 Key 행렬 (Matrix)를 제어할 수 있다. 부가적으로 Scan 주기의 설정이 가능하며, 응용에 따라 Positive Trigger (Key를 누른 경우에만 응답), Negative Trigger (Key를 눌렀다 떼는 경우에만 응답) Level Trigger (Key값의 변화에 모두 응답) Mode의 설정이 가능하다.

3.18.2 Features

- Scan Mode. (Positive, Negative, Level) 설정 기능.
- Scan Period 설정 기능.
- Key Value는 2진 또는 10진수로 표현 (Described as Binary or Decimal format.)

3.18.3 Block Diagram




그림 3-32 Key Scan Block Diagram

← 서식 있음: 클머리 기호 및 번호 매기기

3.18.4 Operational Descriptions

위의 그림에서 Main Controller는 설정된 Scan Clock 주기로 Scan 출력 제어신호를 생성하며, 입력되어진 Key 값을 판단하여, 정해진 모드에 따라 (Positive Trigger (Key를 누른 경우), Negative Trigger (Key를 눌렀다 떼는 경우), Level Trigger (Key 값의 모든 변화에 대하여)) interrupt를 발생시키게 한다.

3.18.5 Key Scan Control Register

Address : FFE0 8C00h

Bit	R/W	Description	Default Value
31 : 3		Reserved	-
2 : 1	R/W	Scan Mode select bits 00: Positive edge trigger mode 01: Negative edge trigger mode 1x: Level trigger mode	00
0	R/W	Scan Enable bit 1: Scan Enable. 0: Scan Disable.	0

Control Register의 Scan Enable Bit은 Key-Pad Controller의 동작을 활성화 / 비활성화 시키게 한다.
활성화 시키기 이전에 Scan Counter Register의 Divisor 값, Scan Mode 등을 먼저 Setting하여 안정적인 동작이 이뤄질 수 있도록 한다.

Control Register의 Scan Mode Selection Bits는 Scan Mode를 설정하게 한다.
Positive Mode일 경우엔 Key를 누른 경우에 한하여 Key인식이 이뤄지게 되고, Negative Mode인 경우엔 반대로 Key를 눌렀다 떼는 경우에 한하여 Key 인식이 이뤄지게 된다.
Level Trigger Mode는 위의 두 가지 경우를 모두 인식하게 된다.

3.18.6 Key Scan Counter Register

Address : FFE0 8C04h

Bit	R/W	Description	Default Value
31 : 16		Reserved	-
15 : 0	R/W	Scan clock divide ratio setting bits.	16'hFFFF

Counter Register의 Scan Clock Divisor Register는 Scan 주기를 결정한다.

Scanning Frequency = APB Clock / { (Clock Divisor + 1) * 11 } (Hz)

3.18.7 Key Pad Data Register 1

Address: FFE0 8C08h

Bit	R/W	Description	Default Value
31:25		Reserved	-
24: 0	R	Scanned Switch value (Represented as 2^n)	0

Data Register의 값은 Key Interrupt 가 발생할 때 마다 Update 된다.

해당 Switch Cell의 값을 이 Register의 값을 통해 읽어볼 수 있다.

Bit	Switch #.
24	SW44
23	SW43
22	SW42
21	SW41
20	SW40
19	SW34
18	SW33
17	SW32
16	SW31
15	SW30
14	SW24
13	SW23
12	SW22
11	SW21
10	SW20
9	SW14
8	SW13
7	SW12
6	SW11
5	SW10
4	SW04
3	SW03
2	SW02
1	SW01
0	SW00

가령 SW00 Key를 눌렀다 떴었다면,

- Positive Trigger Mode에서는 Key를 눌렀을 때 Interrupt가 발생하게 되며, Data Register의 Bit 0이 “1” 로 Setting되게 된다.
- Negative Trigger Mode에서는 Key를 떴을 때 Interrupt가 발생하며, Data Register Bit 0은 “0”으로 Setting 된다.
- Level Mode에서는 Key를 눌렀을 때 Interrupt 발생 및 Register Bit 0이 “1”로 Setting되며, 떴을 경우에도 Interrupt가 발생하며 Bit 0은 “0”으로 Setting 된다.

3.18.8 Key Pad Data Register 2

Address: FFE0 8C0Ch

Bit	R/W	Description	Default Value
31:5		Reserved	-
4: 0	R	Scanned Switch value (Represented as Decimal Value)	

이 Register는 Register 1의 값을 십진법으로 표현하게 된다.

예를 들어 Switch04는 4'b0101로 표현하게 된다.

만일 2개 이상의 Key가 눌러졌다면 이 Register의 값은 “0”으로 Setting 된다.

3.19 ADC

10 bit CMOS A/D Converter 는 4 channel analog input multiplexer auto offset calibration comparator, high resolution R-string DAC, clock generation, 10 bit changeable successive approximation register(SAR), output register(ADCDAT), ADC control register(ADCCON) 등으로 구성되어 있으며, 최대 500KSPS ADC conversion rate를 제공한다.

< FEATURES >

- Resolution : 10 bit
- Differential Linearity Error : ± 1.0 LSB
- Integral Linearity Error : ± 2.0 LSB
- Maximum Conversion Rate : 500KSPS
- Low Power Consumption : 3.3mW(typical) normal operation mode
330nW(typical) stand-by mode

3.19.1 ADC Control Register(ADCON)

서식 있음: 글머리 기호 및
번호 매기기

Address : FFE0 9000h

Bit	R/W	Description	Default Value
31:8		Reserved	-
7	R	(EOC) A/D Converter State flag 0 : A/D Conversion in process 1 : End of A/D Conversion	0b
6	R	Reserved	0
5 : 4	RW	(CKIN) A/D Clock Source select 00 : APB frequency divided by 32 01 : APB frequency divided by 64 10 : APB frequency divided by 128 11 : APB frequency divided by 256	00b
3 : 2	RW	(SEL) Analog Input select 00 : AIN0 01 : AIN1 10 : AIN2 11 : AIN3	00b
1	RW	(STC) A/D Conversion enable 0 : No Operation 1 : A/D Conversion starts	0b
0	RW	(STBY) System Stand-by 0 : Normal Operation 1 : Stand-by Mode	1b

3.19.2 ADC Data Register (ADCDAT)

서식 있음: 글머리 기호 및
번호 매기기

Address : FFE0 9004h

Bit	R/W	Description	Default Value
31:10		Reserved	-
9: 0	R	(DO)A/D Converter output	-

ADC TIMING DIAGRAM





그림 3-33 ADC Timing Diagram

Specification

Characteristics	Symbol	Min	Typ	Max	Unit	Conditions
Differential Linearity Error	DLE	-	±0.5	±1.0	LSB	XP1 ≤ 5MHz
Integral Linearity Error	ILE	-	±1.0	±2.5	LSB	
Offset Voltage Error(top)	EOT	-	±2.0	±4.0	LSB	
Offset Voltage Error(bottom)	EOB	-	±2.0	±4.0	LSB	
Total Current	ITOT	-	1.0	1.8	mA	
Signal-to-Noise & Distortion Ratio	SNDR	54				XP ≤ 20MHz
Total Harmonic Distortion	THD	48				

1) Analog Input Condition1(DNL, INL, EOT, EOB Test)



- Top, Bottom offset error (EOT, EOB) concept


- Terms

$$1\text{LSB} = [V(\text{REFP}) - V(\text{REFN})] / 1024$$

$$\text{Total current (ITOT)} = I(\text{VDDA}) + I(\text{REFP}) + I(\text{VDDD})$$

2) Analog Input Condition 2

(SNDR, THD Test)



SNDR은 analog signal과 발생한 (noise+distortion)성분과의 비율을 나타내는 수치로써 저잡음 analog input (SNDR=약 80dB이상)을 인가하여 ADC의 출력인 digital data를 얻은 후 이를 FFT 처리하여 각 harmonics의 power spectrum을 구하고 DC성분을 제거한다. 이 data로써 SNDR을 결정한다. 이때 인가하는 analog input frequency는 다음과 같다.

$$\frac{P}{N} = \frac{f_{ain} \times n}{f_{ck}}$$

P : sample data의 period. 중복을 피하기 위해 숫수 사용. 여기서는 11

N : sample갯수. 여기서는 4096

fck : clock frequency, 25Mhz

fain : analog input frequency. 10bit=약 300hz, 8bit=약 300hz

n : number of clock. 10bit에서는 45, 8bit에서는 37.

서식 있음: 글머리 기호 및
번호 매기기

3.20 I2S CONTROLLER

3.20.1 I2S Control Register (I2SCON)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 9400h

Bit	R/W	Description	Default Value
8:7	R/W	Transmit 및 Receive mode를 설정한다. (tr_mod) 00 = Transmit & Receive mode 01 = Transmit mode 10 = Receive mode 11 = No transfer	00
6:3	R	Reserved 해당 bit들의 값은 “0”으로 setting되어야 한다.	0
2	R/W	Transmit에서 slrck를 pause시킨다. (tx_pau) 0 = channel not idle 1 = channel idle	0
1	R/W	Receive에서 slrck를 pause시킨다. (rx_pau) 0 = channel not idle 1 = channel idle	0
0	R/W	I2S interface의 동작시작점과 중단점을 나타낸다. (I2S_en) 0 = I2S disable (stop) 1 = I2S enable (start)	0

3.20.2 I2S Transmit Mode Register (I2STXMOD)

서식 있음: 클머리 기호 및
번호 매기기

Address: FFE0 9404h

Bit	R/W	Description	Default Value
6	R/W	Data 전송 시 Left channel 및 right channel의 active level를 나타낸다. (tx_lr_atv) 0 = low for left channel (high for right channel) 1 = high for left channel (low for right channel)	0
5	R/W	Data 전송 시 Serial interface format mode를 선택한다. (tx_format) 0 = I2S format 1 = MSB(left)-justified format	0
4	R/W	Channel당 전송할 data bit수를 설정한다. (tx_data_len) 0 = 8-bit 1 = 16-bit	0
3:2	R/W	Data 전송 시 I2S Master Clock과 sampling 주파수의 비를 나타낸다. (tx_mClock_fs) 00 = 256f _s 01 = 384f _s 10 = 512f _s 11 = not used (f _s : sampling frequency)	00
1:0	R/W	Data 전송 시 I2S serial Clock과 sampling 주파수의 비를 나타낸다. 00 = 16f _s 01 = 32f _s 10 = 48f _s 11 = 64f _s	00

3.20.3 I2S Receive Mode Register (I2SRXMOD)

← 서식 있음: 클머리 기호 및
번호 매기기

Address: FFE0 9408h

Bit	R/W	Description	Default Value
6	R/W	Data수신 시 Left channel 및 right channel의 active level를 나타낸다. (rx_lr_atv) 0 = low for left channel (high for right channel) 1 = high for left channel (low for right channel)	0
5	R/W	Data수신 시 Serial interface format mode를 선택한다. (rx_format) 0 = I2S format 1 = MSB(left)-justified format	0
4	R/W	Data수신 시 channel당 수신할 data bit수를 설정한다.(rx_data_len) 0 = 8-bit 1 = 16-bit	0
3:2	R/W	Data수신 시 I2S Master Clock과 sampling 주파수의 비를 나타낸다. (rx_mClock_fs) 00 = $256f_s$ 01 = $384f_s$ 10 = $512f_s$ 11 = not used (f_s : sampling frequency)	00
1:0	R/W	Data수신 시 I2S serial Clock과 sampling 주파수의 비를 나타낸다 (rx_sClock_fs) 00 = $16f_s$ 01 = $32f_s$ 10 = $48f_s$ 11 = $64f_s$	00

3.20.4 I2S Pre-scaler Register (I2SPSR)

← 서식 있음: 클머리 기호 및
번호 매기기

Address: FFE0 940Ch

Bit	R/W	Description	Default Value
7:4	R/W	Pre-scaler A의 value를 나타낸다. Value: 0 ~ 7 (pa_value) $mClock = Clock / \text{division factor}$ $\text{division factor} = N + 1$	0000
3:0	R/W	Pre-scaler B의 value를 나타낸다. Value: 0 ~ 7 (pb_value) $codec_Clock = Clock / \text{division factor}$ $\text{division factor} = N + 1$	0000

3.20.5 I2S Status Register (I2SSTAT)

서식 있음: 클머리 기호 및
번호 매기기

Address: FFE0 9410h

Bit	R/W	Description	Default Value
15	R	Transmit FIFO가 전송할 준비가 되었는지의 여부를 나타낸다. (txf_rdy) 0 = FIFO is not ready (empty) 1 = FIFO is ready (not empty)	0
14	R	Receive FIFO가 전송 받을 준비가 되었는지의 여부를 나타낸다. (rxf_rdy) 0 = FIFO is not ready (full) 1 = FIFO is ready (not full)	0
13	R	이 bit는 Transmit FIFO의 full 여부를 나타낸다. FIFO가 full인 경우 data가 쓰기가 금지된다. (txf_full) 0 : Transmit FIFO is not full 1 : Transmit FIFO is full (Don't write tx_data)	1
12	R	이 bit는 Receive FIFO의 empty 여부를 나타낸다. FIFO가 Empty인 경우 Data 읽기가 금지된다. (rxf_empty) 0 : Receive FIFO is not empty 1 : Receive FIFO is empty (Don't read rx_data)	1
11:7	R	Transmit FIFO Level을 나타낸다. (txf_cnt) data counter value : 0 ~ 16	00000
6:2	R	Receive FIFO Level을 나타낸다. (rxf_cnt) data counter value : 0 ~ 16	00000
1	R	Transmit FIFO half empty Interrupt (tx_int) 0 : FIFO is not half empty 1 : FIFO is half empty Tx interrupt가 발생하면 Set되며, 해당 register를 읽을 때 Clear된다.	0
0	R	Receive FIFO half empty Interrupt (rx_int) 0 : FIFO is not half full 1 : FIFO is half full Rx interrupt가 발생하면 Set되며, 해당 register를 읽을 때 Clear된다.	0

3.20.6 I2S TxFIFO Register (I2STXB)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 9414h

Bit	R/W	Description	Default Value
15:0	R/W	I2S의 Transmit FIFO data	0

3.20.7 I2S RxFIFO Register (I2SRXB)

서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 9418h

Bit	R/W	Description	Default Value
15:0	R	I2S의 Receive FIFO data	0

3.21 USB Controller

GMX1000에 들어있는 USB Controller는 Full-speed(12Mbps)를 지원하고, 다섯 개의 endpoint으로 구성되어 있다. Bulk, interrupt와 isochronous 전송방식을 모두 지원한다. 하드웨어적으로 USB 프로토콜을 지원하며, 자동적인 data retry, data toggle 그리고 power management 기능(suspend와 resume)을 지원한다. 내부에 PHY 과 포함 되어 있다.

특징

- USB 1.1 스펙과 호환
- 5개의 Endpoint 지원(다음 표 참조)
- 하드웨어적으로 USB 프로토콜 지원
- Suspend와 Resume signaling 지원
- 내부PHY 가 있음

Endpoint 구성

Endpoint	Max Size (bytes)	Direction	Transaction Type	Interface Type (MCU/DMA)
EP0	16	IN/OUT	Control	MCU
EP1	16	IN	Interrupt	MCU
EP2	64	IN	Bulk	MCU/DMA
EP3	64	OUT	Bulk	MCU/DMA
EP4	256 (dual fifo구조 이면 전체 크기는 512bytes 이다.)	IN	Isochronous	MCU/DMA
EP5	256 (dual fifo 구조이면 전체 크기는 512bytes 이다.)	OUT	Isochronous	MCU/DMA

USB Core Register

Register	Offset Address	R/W	Description	Default Value
FA	0xFFE09800	R/W	Function address register	0x00
PM	0xFFE09804	R/W	Power management register	0x00
EI	0xFFE09808	R/W	Endpoint interrupt register	0x00
UI	0xFFE09818	R/W	USB interrupt register	0x00
EIE	0xFFE0981C	R/W	Endpoint interrupt enable register	0x1F
UIE	0xFFE0982C	R/W	USB interrupt enable register	0x04
LBFN	0xFFE09830	R	Frame number1 register	0x00
HBFN	0xFFE09834	R	Frame number2 register	0x00
IND	0xFFE09838	R/W	Index register	0x00
MAXP	0xFFE09840	R/W	MAXP register	0x00
E0C	0xFFE09844	R/W	Ep0 control register	0x00
IC1	0xFFE09844	R/W	Ep1, 3, 5 IN Control register1	0x00
IC2	0xFFE09848	R/W	Ep1, 3, 5 IN Control register2	0x00
OC1	0xFFE09850	R/W	Ep2, 4 OUT Control register 1	0x00
OC2	0xFFE09854	R/W	Ep2, 4 OUT Control register 2	0x00
LBOWC	0xFFE09858	R	Low Byte OEP Write count register	0x00
HBOWC	0xFFE0985C	R	High Byte OEP write count register	0x00
EP0D	0xFFE09880	R/W	EP0 FIFO data register	0x00
EP1D	0xFFE09884	R/W	EP1 FIFO data register	0x00
EP2D	0xFFE09888	R/W	EP2 FIFO data register	0x00
EP3D	0xFFE0988C	R/W	EP3 FIFO data register	0x00
EP4D	0xFFE09890	R/W	EP4 FIFO data register	0x00
EP5D	0xFFE09894	R/W	EP5 FIFO data register	0x00

표 3-14 USB Core Registers List

3.21.1 Function Address Register (FA)

FA 레지스터에는 호스트에 의해 할당된 USB 디바이스 주소가 저장된다. MCU는 SET_ADDRESS 디스크립터 수행을 통해 받은 값을 이 레지스터에 저장한다. 이 값은 다음 토큰에서 사용되어진다.

Address : 0xFFE0 9800h

Bit	R/W		Description	Default Value
	MCU	USB		
31:8			Reserved	
7	R/W	R/Clear	(ADDR_UPDATE) Function 주소가 업데이트되면 MCU 가 이 비트를 1로 설정한다. Endpoint 0 CSR의 DATA_END 비트를 clear 에 의해 알 수 있는 제어 전송의 status 단계 이후에 FUNCTION_ADDR 부분은 사용된다.	0
6:0	R/W	R	(FUNCTION_ADDR) MCU가 주소를 여기에 write 한다.	0

3.21.2 Power Management Register (PM)

PM 레지스터는 Suspend, Resume 그리고 reset 신호에 의해 사용된다.

Address : 0xFFE0 9804h

Bit	R/W		Description	Default Value
	MCU	USB		
31:8			Reserved	
7	R/W	R	(ISO_UPDATE) ISO 모드에서만 사용된다. 이 비트가 set 이면, MCU에 의해 load된 패킷이 보내졌더라도, IN_PKT_RDY 비트 set 하기 위해 USB는 SOF token 을 기다린다. SOF packet 전에 IN token을 수신하면 zero length data packet이 보내진다.	0
6:4			Reserved	
3	R	Set	(USB_RESET) 호스트로부터 Reset 신호를 받으면 USB가 이 비트를 설정한다. Reset 신호가 버스상에서 유지되는 한, 이 비트는 set 상태를 유지한다.	0
2	W/R	R	(UC_RESUME) Resume 신호를 초기화 하기 위해 MCU가 10ms (최대 15ms)동안 이 비트를 설정한다. Suspend 모드에서 이 비트가 설정되어 있는 동안 USB 가 Resume 신호를 발생한다.	0
1	R	R/W	(SUSPEND_MODE) Suspend모드로 들어가게 되면 USB 가 이 비트를 설정한다. 다음 조건에 의해 clear 가 된다. - Resume 신호를 끝내기 위해서 MCU가 UC_RESUME 를 clear 하는 경우 - USB_RESUME 인터럽트 발생 때 MCU가 인터럽트 레지스터 3 을 읽게 되는 경우.	0
0	R/W	R	(ENABLE_SUSPEND) = 1 Enable Suspend mode = 0 Disable Suspend mode (Default) 이 비트가 zero 이면, 디바이스는 suspend 모드 상태로 들어 가지 않는다.	0

MCU는 Suspend와 Reset 상태를 확인 하기 위해서는 USB_INTERRUPT register 를 사용해야 한다.

3.21.3 Interrupt Registers

3.21.3.1 Endpoint interrupt Registers (EI)

각각의 비트는 각각의 endpoint 와 관련 있다

Address : 0xFFE0 9808h

Bit	R/W		Description	Default Value
	MCU	USB		
31:6			Reserved	
5	R/Clear	Set	(EP5 OUT ISO) 이 비트는 endpoint5 인터럽트에 해당된다. 다음 상황에서 인터럽트가 발생한다. - OUT_PKT_RDY 비트가 set 되었을 경우 - OVER_RUN비트가 set 되었을 경우 (첫 번째와 두 번째는 서로 상호 배타적인 경우다.)	0
4	R/Clear	Set	(EP4 IN ISO) 이 비트는 endpoint4 인터럽트에 해당된다. 다음 상황에서 인터럽트가 발생한다. - UNDER_RUN 비트가 set 되었을 경우 - IN_PKT_RDY 비트가 clear 되었을 경우 - FIFO가 flush 되었을 경우 (첫 번째와 두 번째는 서로 상호 배타적인 경우다.)	0
3	R/Clear	Set	(EP3 OUT BULK) 이 비트는 endpoint3 인터럽트에 해당된다. 다음 상황에서 인터럽트가 발생한다. - OUT_PKT_RDY 비트를 set 할 때 - SENT_STALL 비트를 set 할 때	0
2	R/Clear	Set	(EP2 IN BULK) 이 비트는 endpoint2 인터럽트에 해당된다. 다음 상황에서 인터럽트가 발생한다. - IN_PKT_RDY 비트가 clear 될 때 - FIFO가 flush 되었을 때 - SENT_STALL이 set 되었을 경우에	0
1	R/Clear	Set	(EP1 IN INTERRUPT) 이 비트는 endpoint1 인터럽트에 해당된다. 다음 상황에서 인터럽트가 발생한다. - IN_PKT_RDY 비트가 clear 될 때 - FIFO가 flush 되었을 때 - SENT_STALL이 set 되었을 경우에	0
0	R/Clear	Set	(EP0 INTERRUPT) 이 비트는 endpoint0 인터럽트에 해당된다. 다음 조건에서 USB는 이 비트를 set한다. 1. OUT_PKT_RDY bit (D0) is set. 2. IN_PKT_RDY bit (D1) is cleared 3. SENT_STALL bit(D4) is set 4. SETUP_END bit(D5) is set 5. ATA_END bit is cleared(Indicates End of control transfer)	0

3.21.3.2 USB Interrupt Registers (UI)

Address : 0xFFE0 9818h

Bit	R/W		Description	Default Value
	MCU	USB		
31:3			Reserved	
2	R/Clear	Set	(USB_RESET_INTERRUPT) Reset신호가 입력되면 USB가 이 비트를 set 한다.	0
1	R/Clear	Set	(RESUME_INTERRUPT) Suspend 모드 상태에서 Resume신호를 받으면 USB가 이 비트를 set한다. USB Reset에 의한 Resume 이면 , Resume 인터럽트에 의해 MCU에 먼저 인터럽트가 걸린다. 일단 Clock이 다시 동작하고 SE0 상태가 3ms 동안 지속되면, USB Reset 인터럽트가 발생한다..	0
0	R/Clear	Set	(SUSPEND_INTERRUPT) Suspend 신호를 수신하면 USB는 이 비트를 set 한다. 버스상에서 3ms 동안 아무런 동작이 이루어지지 않으면 이 비트는 set 된다. 그래서 MCU 가 첫 번째 suspend 인터럽트 이후에 Clock을 멈추지 않으면, USB 버스상에서 아무런 동작이 이루지 않는 한 매 3ms 마다 인터럽트가 계속 발생한다. 디폴트로 이 인터럽트는 disable 이다.	0

3.21.4 Interrupt Enable Registers

Interrupt Enable Registers

각각의 비트는 각각의 endpoint의 인터럽트 enable 비트에 해당한다. 디폴트는 모두 enable상태이고, Suspend 인터럽트만 disable 상태이다.

3.21.4.1 Endpoint Interrupt Enable Register (EIE)

Address : 0xFFE0 981Ch

Bit	R/W	Description	Default Value
31:6	R	Reserved	
5	R/W	ENDPOINT 5 Interrupt enable bit	1
4	R/W	ENDPOINT 4 Interrupt enable bit	1
3	R/W	ENDPOINT 3 Interrupt enable bit	1
2	R/W	ENDPOINT 2 Interrupt enable bit	1
1	R/W	ENDPOINT 1 Interrupt enable bit	1
0	R/W	ENDPOINT 0 Interrupt enable bit	1

3.21.4.2 USB Interrupt Enable Register (UIE)

Address : 0xFFE0 982Ch

Bit	R/W	Description	Default Value
31:3	R	Reserved	
2	R/W	USB RESET Interrupt enable bit	1
1	R	Reserved	
0	R/W	SUSPEND Interrupt enable bit	0

3.21.5 Frame Number Registers (LBFN, HBFN)

Frame 패킷의 끝에서 frame 번호를 저장한다.

Address : 0xFFE0 9830h

Bit	R/W	Description	Default Value
31:8	R	Reserved	
7:0	R/W	Frame Number 1 register	0x00

Address : 0xFFE0 9834h

Bit	R/W	Description	Default Value
31:8	R	Reserved	
7:0	R/W	Frame Number 2 register	0x00

3.21.6 Index Register (IND)

인덱스 레지스터는 각각의 endpoint에 해당하는 컨트롤 레지스터를 선택할 때 사용한다.

Index Register (IND)

Address : 0xFFE0 9838h

Bit	R/W	Description	Default Value
31:8	R	Reserved	
7:0	R/W	(IND) Index register	0x00

3.21.7 MAXP Register(IMP)

입력 MAXP 레지스터는 IN endpoint와 endpoint 0 의 최대 패킷 사이즈 값을 가진다. 패킷 사이즈는 8byte 의 배수들의 값이다. 만약에 MCU가 FIFO 크기보다 큰 값을 입력해도, 입력 MAXP 레지스터는 FIFO의 크기를 유지할 것이다.

Address : 0xFFE0 9840h

Bit	R/W	Description	Default Value
31:8	R	Reserved	
7:0	R/W	0000_000 MAXP=8 0000_0001 MAXP=8 0000_0010 MAXP=16 0000_0100 MAXP=32 0000_1000 MAXP=64 0001_0000 MAXP=128 0010_0000 MAXP=256 0100_0000 MAXP=256 1000_0000 MAXP=512	0x00

3.21.8 EP0 Control Register (E0C)

Endpoint 0의 제어와 상태를 나타내는 레지스터이다.

Address : 0xFFE0 9844h

Bit	R/W		Description	Default Value
	MCU	USB		
31:8	R		Reserved	
7	Clear		(SET_UP_END_CLR) MCU가 SETUP_END비트([4])를 clear 하기 위해 1를 write 한다.	0
6	Clear		(OUT_PKT_RDY_CLR) MCU는 OUT_PKT_RDY비트([1])를 clear하기 위해 이 비트에 1를 write한다.	0
5	Set	Clear	(SEND_STALL) MCU는 잘못된 token이라고 인식되면, OUT_PKT_RDY 비트([0])를 clear와 동시에 이 비트를 set 한다. USB는 STALL handshake를 현재 컨트롤 전송에 발생시킨다. MCU는 STALL 상황을 끝내기 위해 0를 write 한다.	0
4	R	Set	(SETUP_END) 이 비트는 읽기 전용이다. DATA_END 비트[3]가 set되기 전에 컨트롤 전송이 끝났을 때 USB 가 이 비트를 set한다. USB가 이 비트를 set 할 때 MCU에 인터럽트가 전달된다. 이러한 상황이 발생했을 때 USB는 FIFO를 flush하고 MCU의 FIFO 접근을 무효화 한다. MCU의 FIFO 접근이 무효화 될 때 이 비트는 clear 된다.	0
3	Set/R	Clear	(DATA_END) MCU는 다음과 같은 상황에서 이 비트 set한다: - MCU가 FIFO에 대한 패킷 데이터를 load한 후에 IN_PKT_RDY를 set함과 동시에 이 비트를 set 한다. - 마지막 데이터 패킷을 가져온 후 OUT_PKT_RDY 비트를 clear 할 때 - Zero length data 구간에서 OUT_PKT_RDY 비트를 clear 하고 IN_PKT_RDY를 set 할 때	0
2	Clear/R	Set	(SENT_STALL) 프로토콜 오류로 컨트롤 transaction이 끝나면 USB가 이 비트 set 한다. 이 비트가 set 되면 인터럽트가 발생한다.	0
1	Set/R	Clear	(IN_PKT_RDY) MCU는 endpoint 0 FIFO에 데이터 패킷을 write 한 후에 이 비트를 set 한다. 데이터 패킷이 성공적으로 호스트에 전달되면 USB가 이 비트를 clear 시킨다. USB가 이 비트를 clear시키면 인터럽트가 발생한다. 그래서 MCU는 계속해서 다음 데이터를 load 할 수 있게 된다. Zero length data phase에서는 MCU는 동시에 이 비트(IN_PKT_RDY)와 DATA_END[3]비트를 set 한다.	0
0	R	Set	(OUT_PKT_RDY) 이 비트는 읽기전용이다. 유효한 token이 FIFO에 쓰여지면 USB가 이 비트를 set 한다. USB가 set 하면 인터럽트가 발생한다. MCU는 OUT_PKT_RDY_CLR 비트[6]에 1를 write 함으로써 이 비트를 clear 시킨다.	0

3.21.9 IN Control Registers

IN endpoint의 제어와 상태를 나타내는 비트들을 갖고 있다.

In Control Register

3.21.9.1 IN-Control Register (IC1)

Address : 0xFFE0 9844h

Bit	R/W		Description	Default Value
	MCU	USB		
31:7	R		Reserved	
6	Set	R/Clear	(CLR_DATA_TOGGLE) MCU가 이 비트에 1을 write하면 data toggle 비트가 clear 된다. 이 비트는 쓰기 전용이다.	0
5	R/Clear	Set	(SENT_STALL) MCU가 SEND_STALL 비트를 set 했기 때문에, IN token에 STALL handshake를 발생된다. 이 때 USB가 이 비트를 set 한다. USB가 STALL handshake를 발생 시키면 IN_PKT_RDY 비트는 clear된다. MCU가 0를 write함으로써 이 비트를 clear시킨다.	0
4	R/W	R	(SEND_STALL) MCU가 USB에 STALL handshake를 발생시키기 위해 이 비트에 1을 write한다. STALL 상황을 끝내기 위해 MCU가 이 비트를 clear 한다.	0
3	R/Set	Clear	(FIFO_FLUSH) IN FIFO를 flush하고자 하면 MCU가 이 비트를 set 한다. FIFO가 flush가 되면 USB에 의해 이 비트는 clear 된다. 이런 상황이 발생하면 MCU에 인터럽트가 걸린다. Token이 진행 중이라면, USB는 FIFO가 flush 되기 전에 전송이 완료 될 때까지 기다린다. 만약에 두 개의 패킷이 FIFO에 load되어 있으면, 가장 상위의 패킷(호스트로 보내려고 하는 것)만 flush이 되고 그 패킷에 관련 있는 IN_PKT_RDY 비트가 clear 된다.	0
2	R/Clear	Set	(UNDER_RUN) ISO Mode에서만 유효하다. ISO모드에서 IN_PKT_RDY이 set 이 아니고 IN token이 수신 되었을 때 USB가 이 비트를 set 한다. 이러한 상황에서 USB는 zero length data packet를 보내고 FIFO에 적재된 다음 데이터 패킷은 flush된다. 이 비트는 0를 write함으로써 clear 시킨다.	0
1	R	Set	(FIFO_NOT_EMPTY) FIFO에 적어도 한 개의 데이터 패킷이 있음을 나타낸다. 비트 0 = 0, 비트 1 = 1 ; FIFO Size가 2x MAXP이면, FIFO에 한 개의 데이터 패킷이 있다. 비트 0 = 1, 비트 1 = 1 ; FIFO Size가 2x MAXP 이면, FIFO에 두 개의 데이터 패킷이 있다. FIFO Size가 MAXP 이면, FIFO에 한 개의 데이터 패킷이 있다.	0
0	Set / R	Clear	(IN_PKT_RDY) FIFO에 데이터 패킷을 쓰고 난 뒤 MCU가 이 비트를 set 한다. 호스트로 데이터 패킷 전송이 성공적으로 끝나면 USB는 이 비트를 clear 한다. 이 비트를 USB가 clear 하면 인터럽트가 발생하고, MCU는 다음 패킷을 로드 할 수 있게 된다. 이 비트가 set 되어 있는 동안에는 MCU는 FIFO에 쓰기를 할 수 없다. MCU에 의해 SEND_STALL 비트가 set 되면, 이 비트는 set 될 수 없다.	0

3.21.9.2 IN Control Register 2(IC2)

Address : 0xFFE0 9848h

Bit	R/W		Description	Default Value
	MCU	USB		
31:8	R		Reserved	
7	R/W	R	(AUTO_SET) 이 비트가 set 되어 있으면, MCU가 MAXP만큼의 데이터를 쓰기를 하면 자동적으로 IN_PKT_RDY비트가 set 된다. MAXP데이터 보다 적은 데이터를 쓸 경우는 MCU가 IN_PKT_RDY 비트를 set 해줘야 한다.	0
6	R/W	R	(ISO) 전송타입이 프로그래머블 한 endpoint에서만 사용되어진다. 즉 TYPE = ISO_OR_BULK인 경우이다; 1 = ISO mode로 설정된다. 0 = BULK mode로 설정된다.	0
5	R/W	R	(MODE_IN) endpoint의 방향을 프로그래머블할 수 있게끔 해준다. 1 = endpoint의 방향을 IN으로 설정된다. 0 = endpoint의 방향을 OUT으로 설정된다.	1
4:0			Reserved	

3.21.10 OUT Control Registers

3.21.10.1 OUT Control Register 1(OC1)

Address : 0xFFE0 9850h

Bit	R/W		Description	Default Value
	MCU	USB		
31:8	R		Reserved	
7	R/W	R	(CLEAR_DATA_TOGGLE) MCU가 이 비트에 1를 write하면, data toggle sequence 비트가 DATA0로 reset 된다.	0
6	Clear/R	Set	(SENT_STALL) OUT token이 STALL handshake로 종료될 때 USB가 이 비트 set 한다. OUT Token에서 MAXP 데이터 보다 더 많은 데이터를 보낼 경우 USB가 host에 stall handshake를 발생 시킨다. MCU가 0를 write하면 clear 된다.	0
5	W/R	R	(SEND_STALL) USB에 STALL handshake를 발생시키기 위해 MCU가 이 비트에 1를 write 한다. STALL 상황을 끝내기 위해 MCU가 이 비트에 0을 write 한다.	0
4	R/W	Clear	(FIFO_FLUSH) MCU가 FIFO를 flush하기 위해 1를 write 하고 flush를 멈추기 위해 0을 write 한다. OUT_PKT_RDY 비트가 set되어 있는 동안만 이 비트가 set 될 수 있다. MCU 가 가져간 데이터 패킷은 flush가 될 것이다.	0
3	R	R/W	(DATA_ERROR) 이 비트는 ISO 모드에서만 사용된다. 이 비트는 OUT_PKT_RDY 비트와 같이 읽어야 한다. 이 비트가 set 되어 있으면, MCU가 FIFO에서 가져간 데이터 패킷에 에러(bit stuffing 또는 CRC)가 있음을 나타낸다. 두 개의 패킷이 FIFO에 load 되고, 두 번째 패킷에 오류가 있다면, 첫 번째 패킷이 전송되고 나서 이 비트가 set 된다. OUT_PKT_RDY 비트가 clear가 될 때 이 비트는 자동적으로 clear된다.	0
2	R/Clear	R/W	(OVER_RUN) 이 비트는 ISO 모드에서만 사용된다. USB core 가 OUT ISO 데이터 패킷을 FIFO에 load 할 수 없을 때 이 비트는 set 된다. MCU가 0을 write함으로써 clear 된다.	0
1	R	R/W	(FIFO_FULL) 더 이상의 패킷을 수용할 수 없음을 나타낸다.	0

			비트0 = 0, 비트1 = 0 아무런 패킷이 FIFO에 없음을 나타낸다. 비트0 = 1, 비트1 = 0 FIFO 크기가 2 x MAXP이면, FIFO에 한 개의 패킷이 있다. 비트0 = 1, 비트1 = 1 FIFO 크기가 2 x MAXP 이면, FIFO에 두 개의 패킷이 있다. FIFO 크기가 MAXP 이면, FIFO에 한 개의 패킷이 있다.	
0	R/Clear	Set	(OUT_PKT_RDY) FIFO에 데이터 패킷이 load가 되면 USB 가 이 비트를 set 한다. MCU가 패킷 전체를 읽고 나면 이 비트는 MCU에 의해 clear 되어야 한다. MCU가 0을 write 함으로써 clear 된다.	0

3.21.10.2 OUT Control Register 2 (OC2)

Address : 0xFFE0 9854h

Bit	R/W		Description	Default Value
	MCU	USB		
31:8	R		Reserved	
7	R/W	R	(AUTO_CLEAR) 이 비트가 set이면, MCU가 OUT FIFO에서 데이터를 읽을 때 마다 자동적으로 usb core에 의해 OUT_PKT_RDY비트가 clear 된다.	0
6	R/W	R	(ISO) 전송타입이 프로그램머블 한 endpoint에서만 사용되어진다. 즉 TYPE = ISO_OR_BULK인 경우이다; 1 = ISO mode로 설정된다. 0 = BULK mode로 설정된다.	0
5:4			Reserved	
3	R/W	R	(OUT_PKT_EN) 이 비트가 set 이면, Output packet ready 인터럽트가 enable 상태다.	0
2	R/W	R	(DATA_END_EN) DATA_END enable 비트이다.	0
1	R/W	R	(CLR_DATA_END) 이 비트는 DATA_END 비트를 clear 하기 위해 한다.	0
0	R	R	(DATA_END) Bulk 전송에서 호스트로부터 data end를 수신하면 이 비트는 set 된다. 이 비트는 CLR_DAT_END 비트를 set 하면 clear 된다.	0

3.21.11 OUT Write Count Registers

두 개의 레지스터 LBOWCR과 HBOWCR로 이루어져 있으며 write count 값을 가지다. LBOWCR은 하위 바이트 값을, HBOWCR은 상위 바이트 값을 가진다. OUT endpoint에서 OUT_PKT_RDY비트가 set 되면, 이 레지스터에는 MCU에 의해 가져간 packet의 수를 가지고 있다.

Address : 0xFFE0 9858h

Bit	R/W	Description	Default Value
31:8	R	Reserved	
7:0	R/W	(LBOWC) Low Byte OEP write count register	0x00

Address : 0xFFE0 985Ch

Bit	R/W	Description	Default Value
31:8	R	Reserved	
7:0	R/W	(BOWC) High Byte OEP write count register	0x00

3.21.12 Endpoint FIFO Access Registers

내부 FIFO에 연결된 register 이다.

Register	Offset Address	R/W	Description	Default Value
EP0D	0xFFE09880	R/W	EP0 FIFO data register (Control, 16 bytes)	0x00
EP1D	0xFFE09884	R/W	EP1 FIFO data register (IN, Interrupt, 16 bytes)	0x00
EP2D	0xFFE09888	R/W	EP2 FIFO data register (IN, Bulk, 64 bytes)	0x00
EP3D	0xFFE0988C	R/W	EP3 FIFO data register (OUT, Bulk, 64 bytes)	0x00
EP4D	0xFFE09890	R/W	EP4 FIFO data register (IN, ISO, 256bytes/Dual)	0x00
EP5D	0xFFE09894	R/W	EP5 FIFO data register (OUT, ISO, 256bytes/Dual)	0x00

← 서식 있음: 글머리 기호 및
번호 매기기

3.22 Watch Dog Timer

Watch dog timer는 System Error나 Noise와 같은 이유로 CPU가 정상적인 오퍼레이션을 하지 않을 때 초기 상태로 복귀시키는 역할을 한다. Watch Dog Timer가 enable된 상태에서 APB(AHB clock/2) Clock으로 32 Bit Counter (WDCNT)는 Down-counting을 하게 되며, 32 Bit 카운터(WDCNT) 값이 “0” 이 되면 시스템 Reset 이 발생한다.

Watch dog timer의 사용 시에는 이 32 Bit 카운터의 값이 “0” 이 되지 않도록 주기적으로 WDCNT 레지스터에 “0” 이 아닌 값을 저장되도록 하며, 이런 경우에 Watch dog timer Reset 이 발생하였다면 시스템 동작이 비정상적인 것으로 판단한다.

3.22.1 Watch Dog Timer Control Register (WDCON)

※ 서식 있음: 글머리 기호 및 번호 매기기

Address : FFE0 9C00h

Bit	R/W	Description	Default Value
31 : 5	R	Reserved.	-
4	R	Watch Dog Reset Status. WDCON Read시 Clear된다. 0 : Normal 1 : Watch Dog에 의한 Reset발생	0b
3 : 1	R	Reserved.	0b
0	RW	Watch Dog Timer Enable / Disable 0 : Disable Timer 1 : Enable Timer	0b

3.22.2 Watch Dog Timer Count Register (WDCNT)

※ 서식 있음: 글머리 기호 및 번호 매기기

Address : FFE0 9C04h

Bit	R/W	Description	Default Value
31 : 0	RW	Watch Dog Timer Count Value. Watch dog timer는 여기에 쓰여진 값에서부터 Down Counting을 하게 되며, 0에 도달하였을 때 Reset을 발생시킨다. 그러므로 Watch Dog Timer Count Value는 “0” 보다 커야 한다. 이 Register 값은 항상 Watch dog counter의 값을 반영하고 있으므로 현재 카운터의 값을 읽어 볼 수 있다.	FFFFFFFFh

Watch Dog Reset Time

Time	WDCNT
1 sec	02FAF080h
2 sec	05F5E100h
5 sec	0EE6B280h
10 sec	1DCD6500h
30 sec	59682F00h
1 min	B2D05E00h
85.9 sec	FFFFFFFFh

표 3-15 Watch-Dog Timer Counter Setting

* System CLOCK : 100Mhz, APB CLOCK : 50MHz(20 ns) 기준

※ 서식 있음: 글머리 기호 및 번호 매기기

3.23 Timer

4개 채널의 타이머를 제공하며, 각 채널의 타이머는 8 비트 pre-scaler 와 32 비트 카운터로 구성되어 있다.

8비트 pre-scaler는 TIMCON[15:8]의 값에 따라서 APB(AHB Clock/2) Clock을 programmable하게 분주하고, 32 비트 카운터의 Clock으로 사용된다. 32 비트 up-counter도 같은 원리이며, TIMCNT Register value로 programmable하게 분주하여 주기적으로 인터럽트를 발생한다.

Timer는 TIMCNT 레지스터 값의 주기로 반복적으로 인터럽트를 발생하는 periodic count와 첫 주기에서만 인터럽트를 발생하는 one shot count 두 가지 모드가 있다.

3.23.1 Timer Control Register

서식 있음: 클머리 기호 및 번호 매기기

Register Name	Address	Description
TMCON0	FFE0 A000h	Timer 0 Control Register
TMCON1	FFE0 A010h	Timer 1 Control Register
TMCON2	FFE0 A020h	Timer 2 Control Register
TMCON3	FFE0 A030h	Timer 3 Control Register

Bit	R/W	Description	Default Value
31 : 16	R	Reserved.	0
15 : 8	RW	Timer <i>n</i> Pre-scaler Divide Count Value 이 값은 1 이상이어야 한다.	0xFF
7 : 2	R	Reserved.	0
1	RW	Timer <i>n</i> Operation Mode 0 : Single (One Shot Count) 1 : Continuous (Periodic Count)	0
0	RW	Timer <i>n</i> Enable 0 : Stop 1 : Run	0

3.23.2 Timer Count Register

서식 있음: 클머리 기호 및 번호 매기기

Register Name	Address	Description
TMCNT0	FFE0 A004h	Timer 0 Count Register
TMCNT1	FFE0 A014h	Timer 1 Count Register
TMCNT2	FFE0 A024h	Timer 2 Count Register
TMCNT3	FFE0 A034h	Timer 3 Count Register

Bit	R/W	Description	Default Value
31 : 0	RW	Timer Count Value. Timer Up-counter 값은 이 Register 값과 비교 되어 진다.	0xFFFFFFFF

3.23.3 Timer Up-Counter Register

서식 있음: 클머리 기호 및 번호 매기기

Register Name	Address	Description
TMUCNT0	FFE0 A008h	Timer 0 Up-Counter Register
TMUCNT1	FFE0 A018h	Timer 1 Up-Counter Register
TMUCNT2	FFE0 A028h	Timer 2 Up-Counter Register
TMUCNT3	FFE0 A038h	Timer 3 Up-Counter Register

Bit	R/W	Description	Default Value
31 : 0	R	Timer Up-Counter Value.	0

Function Block Diagram




그림 3-34 Function Block Diagram of Timer

Function Description

아래의 그림은 타이머 모드에 따른 인터럽트 타이밍을 보여준다. 모두 TIMCNT 레지스터 값이 N인 경우이며, 인터럽트 발생 주기는 N+1이 된다. Periodic count 모드에서는 32 비트 카운터가 주기적으로 0 ~ N값을 카운트하여 인터럽트를 발생하고, one shot count 모드에서는 처음 N의 값에 도달하면 Timer disable되어 (TIMCON[0]=0) 카운트를 멈춘다.




그림 3-35 Interrupt Timing in Periodic Count Mode




그림 3-36 Interrupt Timing in One-shot Count Mode

← 서식 있음: 글머리 기호 및
번호 매기기

3.24 PIO

GMX1000은 90개의 입/출력 포트를 제공한다. 각 포트는 레지스터 설정으로 쉽게 구성될 수 있으며, 다양한 입출력 응용과 시스템 구성에 사용된다. 많은 포트들이 내부 기능 핀과 multiplex되어 있으며, PIO 포트를 사용하기 위해서는 Pin Mux Control Register 해당 비트를 먼저 설정해주어야 한다. 단, PIO18은 사용할 수 없다.

특히 NAND Flash나 Wave ROM 같은 외부 메모리 사용 시 혹은 UART, OSI 통신, PWM, PPM, Key Scan과 같이 외부와 통신해야 하는 Peripheral을 사용하고 있을 때에는 먼저 Pin Mux Control Register 에서 사용하려는 핀에 대한 설정을 확인해야 한다.

PIO는 Totem-pole mode와 Open-collector mode 두 가지 mode가 있으며, Totem-pole mode 에서는 '0'과 '1'의 값이 출력될 수 있으며, Open-collector mode 에서는 '0'과 high-Z 상태가 출력될 수 있다. Open-collector mode 에서의 high-Z 상태가 출력 상태일 때 pull-up 혹은 pull-down 저항을 달아 '1' 혹은 '0' 값을 출력시키거나 입력 포트에 사용할 수 있다.

다음 표는 PIO 포트를 입력 혹은 출력 포트에 사용하기 위한 각각의 레지스터 설정이다.

Case	Register Setting
PIO 포트를 Output Port로 사용하여 '0'을 출력시키는 방법	1. PIO Mode Register를 '0'으로 설정하여 Totem-pole mode로 전환
	2. PIO Latched Output Data Register를 '0'으로 설정
	1. PIO Mode Register를 '1'로 설정하여 Open-collector mode로 전환
PIO 포트를 Output Port로 사용하여 '1'을 출력시키는 방법	2. PIO Latched Output Data Register를 '1'로 설정
	1. PIO Mode Register를 '1'로 설정하여 Open-collector mode로 전환
	2. PIO Latched Output Data Register를 '0'으로 설정하면 high-Z 출력
PIO 포트를 Input Port로 사용하여 '0'을 입력시키는 방법	3. PIO 포트에 pull-down 저항을 달아서 '0'을 출력
	1. PIO Mode Register를 '0'으로 설정하여 Totem-pole mode로 전환
	2. PIO Latched Output Data Register를 '1'로 설정
PIO 포트를 Input Port로 사용하여 '1'을 입력시키는 방법	1. PIO Mode Register를 '1'로 설정하여 Open-collector mode로 전환
	2. PIO Latched Output Data Register를 '0'으로 설정하면 high-Z 출력
	3. 외부로부터 '0'이 입력
PIO 포트를 Input Port로 사용하여 '1'을 입력시키는 방법	4. PIO External Data Register를 read
	1. PIO Mode Register를 '1'로 설정하여 Open-collector mode로 전환
	2. PIO Latched Output Data Register를 '0'으로 설정하면 high-Z 출력
	3. 외부로부터 '1'이 입력
	4. PIO External Data Register를 read

표 3-16 PIO Port In/Out Control

← 서식 있음: 클머리 기호 및 번호 매기기

3.24.1 PIO Mode Register 0 (PIOMOD0)

Address : FFE0 A400h

Bit	R/W	Description	Default Value
31	RW	PIO 31 Pin ^㉔ Mode Control	0
30		PIO 30 Pin ^㉔ Mode Control	
29		PIO 29 Pin ^㉔ Mode Control	
28		PIO 28 Pin ^㉔ Mode Control	
27		PIO 27 Pin ^㉔ Mode Control	
26		PIO 26 Pin ^㉔ Mode Control	
25		PIO 25 Pin ^㉔ Mode Control	
24		PIO 24 Pin ^㉔ Mode Control	
23		PIO 23 Pin ^㉔ Mode Control	
22		PIO 22 Pin ^㉔ Mode Control	
21		PIO 21 Pin ^㉔ Mode Control	
20		PIO 20 Pin ^㉔ Mode Control	
19		PIO 19 Pin ^㉔ Mode Control	
18	R	Reserved	
17	RW	PIO 17 Pin ^㉔ Mode Control	
16		PIO 16 Pin ^㉔ Mode Control	
15		PIO 15 Pin ^㉔ Mode Control	
14		PIO 14 Pin ^㉔ Mode Control	
13		PIO 13 Pin ^㉔ Mode Control	
12		PIO 12 Pin ^㉔ Mode Control	
11		PIO 11 Pin ^㉔ Mode Control	
10		PIO 10 Pin ^㉔ Mode Control	
9		PIO 9 Pin ^㉔ Mode Control	
8		PIO 8 Pin ^㉔ Mode Control	
7		PIO 7 Pin ^㉔ Mode Control	
6		PIO 6 Pin ^㉔ Mode Control	
5		PIO 5 Pin ^㉔ Mode Control	
4		PIO 4 Pin ^㉔ Mode Control	
3		PIO 3 Pin ^㉔ Mode Control	
2		PIO 2 Pin ^㉔ Mode Control	
1		PIO 1 Pin ^㉔ Mode Control	
0		PIO 0 Pin ^㉔ Mode Control 0 : Totem-pole Output Mode 1 : Open-collector Output Mode	

← 서식 있음: 글머리 기호 및
번호 매기기

3.24.2 PIO Mode Register 1 (PIOMOD1)

Address : FFE0 A404h

Bit	R/W	Description	Default Value
31	RW	PIO 63 Pin의 Mode Control	0
30		PIO 62 Pin의 Mode Control	
29		PIO 61 Pin의 Mode Control	
28		PIO 60 Pin의 Mode Control	
27		PIO 59 Pin의 Mode Control	
26		PIO 58 Pin의 Mode Control	
25		PIO 57 Pin의 Mode Control	
24		PIO 56 Pin의 Mode Control	
23		PIO 55 Pin의 Mode Control	
22		PIO 54 Pin의 Mode Control	
21		PIO 53 Pin의 Mode Control	
20		PIO 52 Pin의 Mode Control	
19		PIO 51 Pin의 Mode Control	
18		PIO 50 Pin의 Mode Control	
17		PIO 49 Pin의 Mode Control	
16		PIO 48 Pin의 Mode Control	
15		PIO 47 Pin의 Mode Control	
14		PIO 46 Pin의 Mode Control	
13		PIO 45 Pin의 Mode Control	
12		PIO 44 Pin의 Mode Control	
11		PIO 43 Pin의 Mode Control	
10		PIO 42 Pin의 Mode Control	
9		PIO 41 Pin의 Mode Control	
8		PIO 40 Pin의 Mode Control	
7		PIO 39 Pin의 Mode Control	
6		PIO 38 Pin의 Mode Control	
5		PIO 37 Pin의 Mode Control	
4		PIO 36 Pin의 Mode Control	
3		PIO 35 Pin의 Mode Control	
2		PIO 34 Pin의 Mode Control	
1		PIO 33 Pin의 Mode Control	
0		PIO 32 Pin의 Mode Control 0 : Totem-pole Output Mode 1 : Open-collector Output Mode	

← 서식 있음: 클머리 기호 및
번호 매기기

3.24.3 PIO Mode Register 2 (PIOMOD2)

Address : FFE0 A408h

Bit	R/W	Description	Default Value
31 : 27	R	Reserved	0
26	RW	PIO 90 Pin ²⁾ Mode Control	0
25		PIO 89 Pin ²⁾ Mode Control	
24		PIO 88 Pin ²⁾ Mode Control	
23		PIO 87 Pin ²⁾ Mode Control	
22		PIO 86 Pin ²⁾ Mode Control	
21		PIO 85 Pin ²⁾ Mode Control	
20		PIO 84 Pin ²⁾ Mode Control	
19		PIO 83 Pin ²⁾ Mode Control	
18		PIO 82 Pin ²⁾ Mode Control	
17		PIO 81 Pin ²⁾ Mode Control	
16		PIO 80 Pin ²⁾ Mode Control	
15		PIO 79 Pin ²⁾ Mode Control	
14		PIO 78 Pin ²⁾ Mode Control	
13		PIO 77 Pin ²⁾ Mode Control	
12		PIO 76 Pin ²⁾ Mode Control	
11		PIO 75 Pin ²⁾ Mode Control	
10		PIO 74 Pin ²⁾ Mode Control	
9		PIO 73 Pin ²⁾ Mode Control	
8		PIO 72 Pin ²⁾ Mode Control	
7		PIO 71 Pin ²⁾ Mode Control	
6		PIO 70 Pin ²⁾ Mode Control	
5		PIO 69 Pin ²⁾ Mode Control	
4		PIO 68 Pin ²⁾ Mode Control	
3		PIO 67 Pin ²⁾ Mode Control	
2		PIO 66 Pin ²⁾ Mode Control	
1		PIO 65 Pin ²⁾ Mode Control	
0		PIO 64 Pin ²⁾ Mode Control 0 : Totem-pole Output Mode 1 : Open-collector Output Mode	

← 서식 있음: 클머리 기호 및
번호 매기기

3.24.4 PIO Latched Output Data Register 0 (PIOLDAT0)

Address : FFE0 A410h

Bit	R/W	Description	Default Value
31 : 19	RW	PIO31 ~ PIO19 Totem-pole Output Mode시 외부로 출력될 Data 값을 의미한다. Open-collector Output Mode시 0은 Output Disable 상태로 출력이 High-Z 상태가 되고, 1은 Output Enable 상태로 0을 출력한다. Write한 값은 Latch 되어지고 이 Register를 Read시 Write 했던 Data를 읽어 볼 수 있다.	0
18	R	Reserved	
17 : 0	RW	PIO17 ~ PIO0 Totem-pole Output Mode시 외부로 출력될 Data 값을 의미한다. Open-collector Output Mode시 0은 Output Disable 상태로 출력이 High-Z 상태가 되고, 1은 Output Enable 상태로 0을 출력한다. Write한 값은 Latch 되어지고 이 Register를 Read시 Write 했던 Data를 읽어 볼 수 있다.	

3.24.5 PIO Latched Output Data Register 1 (PIOLDAT1)

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 A414h

Bit	R/W	Description	Default Value
31 : 0	RW	PIO63 ~ PIO32 Totem-pole Output Mode시 외부로 출력될 Data 값을 의미한다. Open-collector Output Mode시 0은 Output Disable 상태로 출력이 High-Z 상태가 되고, 1은 Output Enable 상태로 0을 출력한다. Write한 값은 Latch 되어지고 이 Register를 Read시 Write 했던 Data를 읽어 볼 수 있다.	0

3.24.6 PIO Latched Output Data Register 2 (PIOLDAT2)

← 서식 있음: 클머리 기호 및
번호 매기기

Address : FFE0 A418h

Bit	R/W	Description	Default Value
31 : 27	R	Reserved	0
26 : 0	RW	PIO90 ~ PIO64 Totem-pole Output Mode시 외부로 출력될 Data 값을 의미한다. Open-collector Output Mode시 0은 Output Disable 상태로 출력이 High-Z 상태가 되고, 1은 Output Enable 상태로 0을 출력한다. Write한 값은 Latch 되어지고 이 Register를 Read시 Write 했던 Data를 읽어 볼 수 있다.	0

← 서식 있음: 클머리 기호 및
번호 매기기

3.24.7 PIO External Data Register (PIOEDAT0)

Address : FFE0 A420h

Bit	R/W	Description	Default Value
31 : 19	R	PIO31 ~ PIO19 PIO Pin으로부터 입력된 Data이다.	-
18	R	Reserved	0
17 : 0	R	PIO17 ~ PIO0 PIO Pin으로부터 입력된 Data이다.	-

3.24.8 PIO External Data Register (PIOEDAT1)

Address : FFE0 A424h

Bit	R/W	Description	Default Value
31 : 0	R	PIO63 ~ PIO32 PIO Pin으로부터 입력된 Data이다.	-

← 서식 있음: 클머리 기호 및
번호 매기기

3.24.9 PIO External Data Register (PIOEDAT2)

Address : FFE0 A428h

Bit	R/W	Description	Default Value
31 : 27	R	Reserved	-
26 : 0	R	PIO90 ~ PIO64 PIO Pin으로부터 입력된 Data이다.	-

← 서식 있음: 클머리 기호 및
번호 매기기

← 서식 있음: 클머리 기호 및
번호 매기기

3.25 AE32000 System Co-processor

3.25.1 General Descriptions

AE32000C System Co-processor 는 메모리 관리를 위한 Memory Management Unit(MMU) 과 Instruction/Data Cache 그리고 On Silicon ICE (OSI) 기능 블록을 포함하며, 이들 기능 블록들과 기타 부가 기능블록에 대한제어를 담당한다.

Features

- Memory Management : GMX1000 의 메모리는 다음과 같이 2개의 메모리 모드에서 메모리를 관리한다.

- Real memory mode

이 모드에서 프로세서는 4GB 크기의 선형메모리 영역과 OSI동작을 위해 예약해 놓은 일부 메모리 영역만을 접근할 수 있으며, 프로세서의 어드레스는 실제 메모리 어드레스와 일치한다.

Address	Description	Size
0000 0000h	ROM, SRAM (CS0#)	512M
2000 0000h	ROM, SRAM, SDRAM Bank 1 (CS1#)	512M
4000 0000h	ROM, SRAM, SDRAM Bank 2 (CS2#)	512M
6000 0000h	ROM, SRAM, SDRAM Bank 3 (CS3#)	512M
8000 0000h	ROM, SRAM, SDRAM Bank 4 (CS4#)	512M
A000 0000h	ROM, SRAM, SDRAM Bank 5 (CS5#)	512M
C000 0000h	ROM, SRAM, SDRAM Bank 6 (CS6#)	512M
E000 0000h	Texture Memory Bank SDRAM Bank 7 (CS7#)	512M

- Virtual memory mode

프로세서는 TLB를 통한 어드레스 변환이 가능해지며, 4GB의 가상 메모리 영역을 접근할 수 있다.

- Instruction / Data Cache

- 4 Way Set Associative Harvard Cache(8Kbyte Instruction Cache, 8Kbyte Data Cache)

- Write Back / Write Through

- 16 Byte / Line

- LRU Replacement

- Cache Invalidation by Software

- 4 Word Deep Write Buffer (FIFO)

* 1. AE32000C 프로세서 및 시스템 보조프로세서(보조프로세서 0번)의 설정에 대한 사항은 AE32000C(Lucifer) : Hardware Reference Manual을 참조할 것

* 2. AE32000C 명령어에 대한 사항은 AE32000C:Instruction Reference Manual을 참조할 것.

3.25.2 System Co-processor Register Descriptions

CP0 레지스터

레지스터	속성	레지스터 이름 및 설명	비고
R0	R/W	OSI Control / Status / Data Register (DIX 00 – 08)	
R1	R/W	OSI Index Register	
R2	R/W	OSI RS-232C Tx/Rx Data Register	
R3	R/W	General Access Point Index Register	
R4	R/W	General Access Point Data Register	
R5	R/W	Sub-bank Address Register	
R6	R/W	TLB Virtual Address Register	
	R/W	TLB Physical Address Register	
R7	R/W	TLB Index Register	
R8	R/W	Sub-bank Index / Configuration Register	
R9	R/W	Memory Bank Register	
R10	-	-	Reserved
R11	W	Invalidate Cache Register	
R12	R/W	Vector Base Register	
R13	R/W	User Stack Pointer	
R14	R/W	Supervisor / OSI Stack Pointer	
R15	W	Master Command Register	
	R	Status Register	

표 3-17 CP0 Register List

3.25.2.1 Status Register(Read Only)

Co-processor #0 – R15

Bit	R/W	Description	Default Value
31	R	System Co-processor (Privileged)	1
30:28	R	Type	001
27:25	R	Subtype	000
24:23	R	Download Channel 00 : No Shared Channel 01 : Parallel Port 10 : USB 11 : Ethernet	00
22:21	R	OSI configuration 00 : No OSI 01 : 2 channel OSI. 10 : 4 channel OSI. 11 : 8 channel OSI.	11
20:19	R	TLB configuration 00 : No TLB 01 : Unified, 4-way, 128 Entry TLB 10 : Separated, I : 4way, 64entry D: 4way, 64entry 11 : Separated, I : 4way, 128entry D: 4way, 128entry	01
18	R	L1 Cache Configuration 0 : L1 Cache Present 1 : L1 Cache Not Present (invalid pre-fetch)	0
17	R	L1 Cache Configuration - Snooping	0
16	R	L1 Cache Configuration – Write Policy 0 : write-through 1 : write-back	0
15 : 10	R	Reserved	All 0's
9:8	R	OSI Break Cause 00 : OSI Instruction Break 01 : OSI Data Break	00

		10 : OSI Packet Receive (full) 11 : OSI External Break	
7	R	Reserved	All 0's
6	R	Misalign Correction Support Enable / Disable 0 : Disable 1 : Enable	0
5:2	R	Rendering exception 0000 : Access violation exception (Instruction) 0001 : TLB miss exception (Instruction) 0010 : Privilege violation exception 0011 : Address alignment error exception (Data) 0100 : Access violation exception (Data) 0101 : TLB miss exception (Data) 0110 : Write to Read-Only region (Data) 1000 : Address alignment error exception (Instruction) 1111 : NIL	1111
1	R	Pending exception status 0 : No pending exception 1 : Pending exception as bit 5:2	0
0	R	Reserved	1

3.25.2.2 Master Command Register

Co-processor #0 – R15

Bit	R/W	Description	Default Value
31:16	W	Reserved	All 0's
15:11	W	Write buffer Control 0xxxx : N/A 110xx : Disable write buffer 11100 : Enable write buffer without merge and forward function 11101 : Enable write buffer with forward function 11110 : Enable write buffer with merge and forward function 10xxx : Control by MBMU/ TLB information	00111
10:8	W	Cache Configuration 0xx : N/A 100 : Disable L1 Cache Snooping 101 : Enable L1 Cache Snooping 110 : Disable L2 Cache Snooping 111 : Enable L2 Cache Snooping	000
7	W	Reserved	0
6	W	Misalign Correction Support enable/disable 0: disable 1: enable	0
5:2	W	End of exception 0000 : Access violation exception (Instruction) 0001 : TLB miss exception (Instruction) 0010 : Privilege violation exception 0011 : Address alignment error exception (Data) 0100 : Access violation exception (Data) 0101 : TLB miss exception (Data) 0110 : Write to Read-Only region (Data) 1000 : Address alignment error exception (Instruction) 1111: NIL	1111
1:0	W	Reserved	0

3.25.2.3 Supervisor/OSI Stack Pointer Register

Co-Processor #0 – R14

Bit	R/W	Description	Default Value
31:2	R	Supervisor stack pointer at OSI mode OSI stack pointer at supervisor mode	All 0's
1:0	R	Always 0	

3.25.2.4 User Stack Pointer Register

Co-processor #0 – R13

Bit	R/W	Description	Default Value
31:2	R	User stack pointer	All 0's
1:0	R	Always 0	

3.25.2.5 Vector Base Register

Co-processor #0 – R12

Bit	R/W	Description	Default Value
31:2	R	Exception vector table virtual address bit	All 0's
1:0	R	Always 0	

3.25.2.6 Cache Invalidation Register

Co-processor #0 – R11

Bit	R/W	Description	Default Value
31:7	W	Target Address	All 0's
6:4	W	Target Address / Target Way	0
3	W	Operation 0 : Address Based Invalidation 1 : Way Based Invalidation	0
2	W	write-back enable/disable 0 : w/o write-back 1 : w/ write-back if needed , supported in address based invalidation.	0
1	W	Reserved	0
0	W	Cache Type 0 : Instruction Cache 1 : Data Cache	0

3.25.2.7 Memory Bank Register

Co-processor #0 – R9

Bit	R/W	Description	Default Value
31:28	R/W	Memory Bank 7 configuration	0000
31		Memory Bank 7 TLB address translation 0 : Disable TLB 1 : Enable TLB	
30		Memory Bank 7 access right (TLB disable) 0 : Supervisor only access 1 : User / Supervisor access	
		Memory Bank 7 TLB Page size (TLB enable) 0 : 4KB 1 : 256KB	

		29:28	Memory Bank 7 cache configuration (Valid only if TLB is disabled) 00 : Disable cache, disable write buffer 01 : Disable cache, enable write buffer 10 : Write through cache, enable write buffer 11 : Write back cache, enable writ buffer	
27:24	R/W		Memory Bank 6 configuration	0000
23:20	R/W		Memory Bank 5 configuration	0000
19:16	R/W		Memory Bank 4 configuration	0000
15:12	R/W		Memory Bank 3 configuration	0000
11:8	R/W		Memory Bank 2 configuration	0000
7:4	R/W		Memory Bank 1 configuration	0000
3:0	R/W		Memory Bank 0 configuration	0000

3.25.2.8 Sub-bank Index/Configuration Register

Co-processor #0 – R8

Bit	R/W	Description	Default Value
31 : 7	R	Reserved	
6:4	R/W	Sub-bank Index Register 000 : Sub-bank0 001 : Sub-bank1 010 : Sub-bank2 011 : Sub-bank3 100 : Sub-bank4 101 : Sub-bank5 110 : Sub-bank6 111 : Sub-bank7	00
3:0	R/W	Sub-bank Configuration (indexed by Bit[6:4]) bit 3 : configuration information validity 0 : invalid, 1 : valid bit 2 : Access right 0 : Supervisor only access, 1 : User/Supervisor access bit [1:0] : Cache Disable 00 : Disable cache, disable write buffer 01 : Disable cache, enable write buffer 10 : Write through cache, enable write buffer 11 : Write back cache, enable writ buffer	0000

3.25.2.9 TLB Index Register

Co-processor #0 – R7

Bit	R/W	Description	Default Value
31:8	R/W	Reserved	All 0's
7	R/W	TLB select 0 : Select instruction fetch TLB 1 : Select data access TLB	
6:3	R/W	TLB index TLB index = VA16-VA12/PA11-PA0=VA11-VA0	All 0's
2:1	R/W	TLB set 00 : 0 way 01 : 1 way 10 : 2 way 11: 3 way	All 0's
0	R/W	TLB V/P address register select 0 : Virtual address register 1 : Physical address register	All 0's

3.25.2.10 TLB Virtual Address Register**Co-processor #0 – R6 (if Co-processor #0 – R7.b0 = 0)**

Bit	R/W	Description	Default Value
31:17	R/W	TLB virtual address [31:17]	All 0's
16	R/W	Spare bit for special purpose	
15:8	R/W	Process Identifier number (0~255)	All 0's
7	RW	Global bit 0 : Process Identifier is compared to the valued of the 8 bit Process Identifier Register 1 : Process Identifier isn't compared to the valued of the 8 bit Process Identifier Register	
6	R/W	Spare bit for special purpose in I-TLB entry Page access mode in the D-TLB entry 0 : Read only access mode 1 : Read/Write access mode	0
5	R/W	Spare bit for special purpose in I-TLB entry Dirty page in the D-TLB entry 0 : Clean page 1 : Dirty page	0
4:3	R/W	Cache configuration 00 : Disable cache, disable write buffer 01 : Disable cache, enable write buffer 10 : Write through cache, enable write buffer 11 : Write back cache, enable writ buffer	00
2	R/W	Access right 0 : Supervisor only access 1 : User/Supervisor access	0
1	R/W	Accessed 0 : Not accessed 1 : Accessed	0
0	R/W	Valid 0 : Invalid entry 1 : Valid entry	0

3.25.2.11 TLB Physical Address Register**Co-processor #0 – R6 (if Co-processor #0 – R7.b0 = 1)**

Bit	R/W	Description	Default Value
31:12	W	TLB physical address [31:12]	All 0's
11:0	W	Reserved	All 0's

3.25.2.12 Sub-bank Address Register : Indexed by SCP %R8**Co-processor #0 – R5 (R8[6:4]= x, Sub-bankx, 0≤x≤7)**

Bit	R/W	Description	Default Value
31:12	R/W	Sub-bank Base Address Bit 31-12 Base Address = xxxxxxxxxxxxxxxxxxxx000000000000	All 0's
11:0	R/W	Sub-bank Size Enable 000000000000 : 4KB, 000000000001 : 8KB 000000000011 : 16KB, 000000000111 : 32KB 000000001111 : 64KB, 000000011111 : 128KB 000001111111 : 256KB, 000001111111 : 512KB 000011111111 : 1MB, 000111111111 : 2MB 001111111111 : 4MB, 011111111111 : 8MB 111111111111 : 16MB	All 0's

3.25.2.13 General Access Point Data Register**Co-processor #0 – R4**

Bit	R/W	Description	Default Value
31:0	R/W	General Access Point Data R3 = 0x300 : Access the register whose content is virtual address caused instruction fetch TLB miss exception (Read Only) R3 = 0x301 : Access the register whose content is virtual address caused data access TLB miss exception (Read Only) R3 = 0x302 : Access the register whose content is TLB Process Identifier Register (Write Only)	All 0's

3.25.2.14 General Access Point Index Register**Co-processor #0 – R3**

Bit	R/W	Description	Default Value
31:0	W	General Access Point Index 0x300 : Indexing Instruction fetch TLB miss exception virtual address register 0x301 : Indexing Data access TLB miss exception virtual address register 0x302 : Indexing TLB Process Identifier Register	All 0's

3.25.2.15 OSI RS-232C Transmit Data Register**Co-processor #0 – R2**

Bit	R/W	Description	Default Value
31:8	W	Reserved	000
7:0	W	OSI RS-232C transmit data	All 0's

3.25.2.16 OSI RS-232C Receive Data Register**Co-processor #0 – R2**

Bit	R/W	Description	Default Value
31:8	R	Reserved	000
7:0	R	OSI RS-232C receive data	All 0's

3.25.2.17 OSI Index Register**Co-processor #0 – R1**

Bit	R/W	Description	Default Value
31:4	R/W	Reserved	000
3:0	R/W	OSI Register Index	All 0's

3.25.2.18 OSI Control / Status / Data Register**Co-processor #0 – R0**

Bit	R/W	Description	비고
31:2	R/W	Break Point Address Bits[31:2]	000
1	R/W	If Instruction Fetch Break (bit 0 =1), Break Point Address Bit[1] else Enable load/store break	All 0's

0	R/W	Break Type 0 : Load / Store Break 1 : Instruction Fetch Break	Cleared at Reset, double Fault, and Bus Error
---	-----	---	--