

Title	ETPlatform
Project	Enter기술
Description	Enter 기술의 CT500, FPGA Test Board System 구성
Author	holelee
Date	12/Jan/2007


(*) ETPlatform

Enter기술의 CT500 프로젝트를 진행하기 위해서 SkyWalkerFPGA Board에 CT500 design을 올려서 테스트하는 Platform을 말한다.

(*) 전체적인 시스템 구성

전체적인 시스템 구성은 다음과 같다. AXI BUS가 근간을 이루고 있고, Peripheral BUS로 APB0와 APB1이 있다. APB0는 AXI BUS와 동일 clock으로 움직이고 APB1은 AXI BUS Clock의 절반의 속도로 움직이게 된다.


CT500 Chip에는 들어가지 않지만 FPGA Test 및 Firmware 개발을 용이하게 하기 위해서 MMC/SD Controller를 넣었다.



현재 상태는 USB Function/Pseudo SRAM/Power Manager/System Control/SPI/SEIP등이 integration되어 있지 않다. 또한 I2C Controller도 조만간 변경될 예정이다.

(*) FPGA Board Level Connection

보드 상에는 다음과 같이 연결되어 있다. 기본적으로 모든 design은 FPGA1에 들어가 있고 FPGA0는 ICE와 ROM Emulator에 routing을 하기 위한 용도로 사용된다.



UART 4 Channel중에 CH0와 CH2를 외부로 연결하였다.

(*) Address map

Name	Start Address	End Address
External SRAM(CS0:128M) WaveROM과 공유	0x00000000	0x07FFFFFF
External SRAM(CS1:128M)	0x08000000	0x0FFFFFFF
External SRAM(CS2:128M)	0x10000000	0x17FFFFFF
External SRAM(CS3:64M)	0x18000000	0x1BFFFFFF
External SRAM(CS4:64M)	0x1C000000	0x1FFFFFFF
Internal SRAM	0x20000000	0x2FFFFFFF
Pseudo SRAM	0x30000000	0x3FFFFFFF
SMC	0x40000000	0x40003FFC
DDR Ctrl	0x40004000	0x40007FFC
NAND Flash Ctrl	0x40008000	0x4000BFFC
DMA Ctrl	0x4000C000	0x4000FFFC
2D DMA Ctrl	0x40010000	0x40013FFC
VIC	0x40014000	0x40017FFC
Sound Engine	0x40018000	0x4001BFFC
USB Function	0x4001C000	0x4001FFFC
Timer(x4)	0x50000000	0x50000FFC
WDT	0x50001000	0x50001FFC
GPIO	0x50002000	0x50002FFC

Name	Start Address	End Address
Power Manager	0x50003000	0x50003FFC
System Control	0x50004000	0x50004FFC
UART(x4)	0x50005000	0x50005FFC
I2S Ctrl	0x50006000	0x50006FFC
I2C Ctrl	0x50007000	0x50007FFC
SPI(x2)	0x50008000	0x50008FFC
Pseudo SRAM Ctrl	0x50009000	0x50009FFC
Display Module	0x5000A000	0x5000AFFC
Video Encoder	0x5000B000	0x5000BFFC
VIF(Video Input Processor)	0x5000C000	0x5000CFFC
MMC/SD Ctrl	0x5000D000	0x5000DFFC
DDR Region	0x60000000	0x6FFFFFFF

External CS0에는 Rom Emulator가 연결되어 있고, CS1에는 Ethernet Chip(LAN 91C111)이 16bit으로 연결되어 있다.

(*) IRQ

IRQ	Device	Level/Edge
0	DMA Channel0	Active high level
1	DMA Channel1	Active high level
2	DMA Channel2	Active high level
3	DMA Channel3	Active high level
4	DMA Channel4	Active high level
5	DMA Channel5	Active high level
6	DMA Channel6	Active high level
7	DMA Channel7	Active high level
8	UART Channel0	Active low level
9	UART Channel1	Active low level
10	UART Channel2	Active low level
11	UART Channel3	Active low level
12	Timer Channel 0	Active high edge

DMA CH.	Device	

(*) GPIO Pin 연결

GPIO[15:0] => 7 Segment LED

GPIO[19:16] => 7 Segment 4개의 dot

GPIO[20] => F1_LED

GPIO[21] => UDA1341 L3MODE

GPIO[22] => UDA1341 L3CLK

GPIO[23] => UDA1341 L3DATA

GPIO[27:24] => F1 User Push SW

GPIO[28] => LAN91C111 Interrupt

GPIO[29] => MMC_CD(Card Detection maybe)

GPIO[30] => MMC_WP(Write Protection maybe)

GPIO[31] => MMC_PSWITCH(Power Supply to MMC : should write 0)

GPIO[63:32] => don't care