

# 保护模式下的 8259A 芯片编程 及中断处理探究 (上)

**Version: 0.01**

谢煜波

Email: [xieyubo@gmail.com](mailto:xieyubo@gmail.com)

2004 年 3 月

## 简介


中断处理是操作系统必须完成的任务，在实模式下，中断控制芯片（PIC）8259A 的初始化是由 BIOS 自动完成的，然而在保护模式下却需要我们自行编程初始化。本篇拟从操作系统的编写角度详细描述下笔者在此方向上所做的摸索，并在最后通过 pyos 进行实验验证。此是这部份内容的上篇，将详细描述 8259A 芯片的编程部份，对于操作系统中的中断处理以及程序验证将在下篇里面详细描述。

此文只是我在进行操作系统实验过程中的一点心得体会，记下来，避免自己忘记。对于其中可能出现的错误，欢迎你来信指正。

## 一、中断概述

相信大家对于中断一点都不陌生，这里也不准备详细介绍中断的所有内容，只简单做下概要介绍，这样使对中断没有概念的朋友能建立起一点概念。

计算机除了 CPU 外，还有很多外围设备，然而我们都知道 CPU 的运行速度是很快的，而外围设备的运行速度却不是很快了。假设我们现在需要从磁盘上读入十个字节，而这需要 10 秒钟（很夸张，但这只是一个例子），那么在这 10 秒钟之内，CPU 就无所事事，不得不等待磁盘如蜗牛般的读入这十个字节，如果在这 10 秒钟之内，CPU 转去运行其它的程序，不就可以防止浪费 CPU 的时间吗？但是这就出现了一个问题，CPU 怎么知道磁盘已经读完数据了呢？实际上，这时磁盘的控制器会向 CPU 发送一个信号，CPU 收到信号之后，就知道磁盘已经读完数据了，于是它就中断正在运行的程序，重新回到原先等待磁盘输入的程序上来继续执行。这只是一个很简单的例子，也只是中断应用的一个很简单的方面，但基本上可以说明问题。可以这么认为：中断就是外部设备或程序同 CPU 通信的一种方式。CPU 在接收到中断信号时，会中断正在运行的程序，转到对中断的处理上，而这个对中断的处理程序常常称为中断服务程序，当中断服务程序处理完中断后，CPU 再返回到原先被中断的程序上继续执行。整个过程如下图所示：



(图 1)

中断有很多类型，比如可屏蔽中断（顾名思义，对此种中断，CPU 可以不响应）、不可屏蔽中断；软中断（一般由运行中的程序触发）、硬中断……等很多分类方法。中断可以完成的任务也很多，比如设备准备完毕，设备运行故障，程序运行故障……，这许多突发事件都可以以中断的方式通知 CPU 进行处理。

## 二、认识中断号及 8259A 芯片

我们都知道计算机可以挂接上许多外部设备，比如键盘、磁盘驱动器、鼠标、声卡……


等等一系列设备，而这些设备都可能在同一时刻向 CPU 发出中断信号，那么 CPU 到底应当响应哪一个设备的中断信号呢？这都通过另外一个芯片来控制，在 PC 机中，这个芯片常常被称作：[可编程中断控制器（PIC）8259A](#)，说它可编程，是因为我们可以通过编程来改变它的功能。比如我可以通过编程设定 CPU 应当优先响应哪一个中断，屏蔽哪些中断等等一系列事件。

一个 8259A 芯片共有中断请求（IRQ）信号线：IRQ0~IRQ7，共 8 根。在 PC 机中，共有两片 8259A 芯片，通过把它们联结起来使用，就有 IRQ0~IRQ15，共 16 根中断信号线，每个外部设备使用一根或多个外部设备共用一根中断信号线，它们通过 IRQ 发送中断请求，8259A 芯片接到中断请求后就对中断进行优先级选定，然后对多个中断中具有最高优先级的中断进行处理，将其所对应的[中断向量](#)送上通往 CPU 的数据线，并通知 CPU 有中断到来。

这里出现了一个中断向量的概念，其实它就是一个被送通往 CPU 数据线的一个整数。CPU 给每个 IRQ 分配了一个类型号，通过这个整数 CPU 来识别不同类型的中断。这里可能很多朋友会寻问为什么还要弄个中断向量这么麻烦的东东？为什么不直接用 IRQ0~IRQ15 就完了？比如就让 IRQ0 为 0，IRQ1 为 1……，这不是要简单的多么？其实这里体现了模块化设计规则，及节约规则。

首先我们先谈谈节约规则，所谓节约规则就是所使用的信号线数越少越好，这样如果每个 IRQ 都独立使用一根数据线，如 IRQ0 用 0 号线，IRQ1 用 1 号线……这样，16 个 IRQ 就会用 16 根线，这显然是一种浪费。那么也许马上就有朋友会说：那么只用 4 根线不就行了吗？（ $2^4=16$ ）。

这个问题，体现了模块设计规则。我们在前面就说过中断有很多类，可能是外部硬件触发，也可能是由软件触发，然而对于 CPU 来说中断就是中断，只有一种，CPU 不用管它到底是由外部硬件触发的还是由运行的软件本身触发的，应为对于 CPU 来说，中断处理的过程都是一样的：[中断现程序，转到中断服务程序处执行，回到被中断的程序继续执行](#)。CPU 总共可以处理 256 种中断，而并不知道，也不应当让 CPU 知道这是硬件来的中断还是软件来的中断，这样，就可以使 CPU 的设计独立于中断控制器的设计，因为 CPU 所需完成的工作就很单纯了。CPU 对于其它的模块只提供了一种接口，这就是 256 个中断处理向量，也称为中断号。由这些中断控制器自行去使用这 256 个中断号中的一个与 CPU 进行交互，比如，硬件中断可以使用前 128 个号，软件中断使用后 128 个号，也可以软件中断使用前 128 个号，硬件中断使用后 128 个号，这于 CPU 完全无关了，当你需要处理的时候，只需告诉 CPU 你用的是哪个中断号就行，而不需告诉 CPU 你是来自哪儿的中断。这样也方便了以后的扩充，比如现在机器里又加了一片 8259 芯片，那么这个芯片就可以使用空闲的中断号，看哪一个空闲就使用哪一个，而不是必须要使用第 0 号，或第 1 号中断号了。其实这相当于一种映射机制，把 IRQ 信号映射到不同的中断号上，IRQ 的排列或说编号是固定的，但通过改变映射机制，就可以让 IRQ 映射到不同的中断号，也可以说调用不同的中断服务程序。因为中断号是由中断服务程序一一对应的。这一点我们将在随后的内容中详细描述，现在你可以这样认为，一个中断号就是一个中断服务程序，8259A 将中断号通知 CPU 后，它的任务就完成了，至于 CPU 使用此中断号去调用什么程序它就不管了。下图就是 8259A 芯片的结构：



(图2 来源《Linux 0.11 内核完全注释》)

上图就是 PC 机中两片 8259A 的联结及 IRQ 分配示意图。从图中我们可以看到，两片 8259A 芯片是级联工作的，一个为主片，一个为从片，从片的 INT 端口与主片的 IRQ2 相连。主片通过 0x20 及 0x21 两个端口访问，而从片通过 0xA0 及 0xA1 这两个端口访问。

至于为什么从片的 INT 需要与主片的 IRQ2 相连而不是与其它的 IRQ 相联，很遗憾，我目前无法回答这个问题：(，如果你知道答案，非常希望你能来信指教！不过幸运的是，我们只要知道计算机的确是这样联的，并且这样连它就可以正常工作就行了！

### 三、8259A 的编程

8259A 常常称之为 PIC (可编程中断控制器)，因此，在使用的时候我们必须通过编程对它进行初始化，需要完成的工作是指定主片与从片怎样相连，怎样工作，怎样分配中断号。在实模式下，也就是计算机加电或重启时，这是由 BIOS 自动完成的，然后当转到保护模式下时，我们却不得不对它进行编程重新设定，这都是由该死的 IBM 与 Intel 为维护兼容性而搞出来的麻烦：(。

在 BIOS 初始化 PIC 的时候，IRQ0~IRQ7 被分配了 0x8~0xF 的中断号，然而当 CPU 转到保护模式下工作的时候，0x8~0xF 的中断号却被 CPU 用来处理错误！一点不奇怪，CPU 是 Intel 生产的，而计算机却是由 IBM 生产的，两家公司没有协调好：(。

因此，我们不得不在保护模式下，重新对 PIC 进行编程，主要的目的就是重新分配中断号。幸好这不是一件太难的工作。

对 8259A 的编程是通过向其相应的端口发送一系列的 ICW (初始化命令字) 完成的。总共需要发送四个 ICW，它们都分别有自己独特的格式，而且必须按次序发送，并且必须发送到相应的端口，下面我们先来看看第一个 ICW1 的结构：

ICW1: 发送到 0x20 (主片) 及 0xa0 (从片) 端口

7	6	5	4	3	2	1	0
0	0	0	1	M	0	C	I

I 位: 若置位, 表示 ICW4 会被发送。(ICW4 等下解释)

C 位: 若清零, 表示工作在级联环境下。

M 位: 指出中断请求的电平触发模式, 在 PC 机中, 它应当被置零, 表示采用“边沿触发模式”。

ICW2: 发送到 0x21 (主片) 及 0xa1 (从片) 端口

7	6	5	4	3	2	1	0
A7	A6	A5	A4	A3	0	0	0

ICW2 用来指示出 IRQ0 使用的中断号是什么, 因为最后三位均是零, 因此要求 IRQ0 的中断号必须是 8 的倍数, 这又是一个很巧妙的设计。因为 IRQ1 的中断号就是 IRQ0 的中断号+1, IRQ2 的中断号就是 IRQ0 的中断号+2, ……, IRQ7 的中断号就是 IRQ0 的中断号+7, 刚好填满一个 8 个的中断向量号空间。

ICW3: 发送到 0x21 (主片) 及 0xa1 (从片) 端口

ICW3 只有在级联工作的时候才会被发送, 它主要用来建立两处 PIC 之间的连接, 对于主片与从片, 它结构是不一样的。

(主片结构:)

7	6	5	4	3	2	1	0
IRQ7	IRQ6	IRQ5	IRQ4	IRQ3	IRQ2	IRQ1	IRQ0

上面, 如果相应的位被置 1, 则相应的 IRQ 线就被用于与从片连接, 若清零则表示被连接到外围设备。

(从片结构:)

7	6	5	4	3	2	1	0
0	0	0	0	0	IRQ		

IRQ 位指出了是主片的哪一个 IRQ 连到了从片, 这需要同主片上发送的上面的主片结构字一致。

ICW4: 发送到 0x21 (主片) 及 0xa1 (从片) 端口


7	6	5	4	3	2	1	0
0	0	0	0	0	0	EOI	80x86

80x86 位: 若置位表示工作在 80x86 架构下。

EOI 位: 若置位表示自动结束, 在 PC 上这位需要被清零。要理解这一位, 我们需要详细了解一下 8259A 的内部中断处理流程。

### 三、8259A 的内部中断处理流程

下面我们就来从一个系统程序员 (System Programmer) 的角度看看 8259A 的内部结构。



(图 3)

首先，一个外部中断请求信号通过中断请求线 **IRQ**，传输到 **IMR**（中断屏蔽寄存器），**IMR** 根据所设定的中断屏蔽字，决定是将其丢弃还是接受。如果可以接受，则 8259A 将 **IRR** 中代表此 **IRQ** 的位置位，以表示此 **IRQ** 有中断请求信号，并同时向 CPU 的 **INTR**（中断请求）管脚发送一个信号，但 CPU 这时可能正在执行一条指令，因此 CPU 不会立即响应，而在 CPU 正忙着执行某条指令时，还有可能有其余的 **IRQ** 线送来中断请求，这些请求都会接受 **IMR** 的挑选，如果没有被屏蔽，那么这些请求也会被放到 **IRR** 中，也即 **IRR** 中代表它们的 **IRQ** 的相应位会被置 1。

当 CPU 执行完一条指令时后，会检查一下 **INTR** 管脚是否有信号，如果发现有信号，就会转到中断服务，此时，CPU 会立即向 8259A 芯片的 **INTA**（中断应答）管脚发送一个信号。当芯片收到此信号后，**判优部件** 开始工作，它在 **IRR** 中，挑选优先级最高的中断，将中断请求送到 **ISR**，也即 **ISR** 中代表此 **IRQ** 的位置位），并将 **IRR** 中相应位置零，表明此中断正在接受 CPU 的处理。同时，将它的编号写入中断向量寄存器 **IVR** 的低三位（**IVR** 正是由 **ICW2** 所指定的，不知你是否还记得 **ICW2** 的最低三位在指定时都是 0，而在这里，它们被利用了！）这时，CPU 还会送来第二个 **INTA** 信号，当收到此信号后，芯片将 **IVR** 中的内容，也就是此中断的中断号送上通向 CPU 的数据线。

这个内容看起来仿佛十分复杂，但如果我们用一个很简单的比喻来解释就好理解了。CPU 就相当于一个公司的老总，而 8259A 芯片就相当于这个老总的秘书，现在有很多人想见老总，但老总正在打电话，于是交由秘书先行接待。每个想见老总的人都需要把自己的名片交给秘书，秘书首先看看名片，有没有老总明确表示不愿见到的人，如果没有就把它放到一个盒子里面，这时老总的电话还没打完，但不停的有人递上名片求见老总，秘书就把符合要求的名片全放在盒子里了。这时，老总打完电话了，探出头来问秘书：有人想见我吗？这时，秘书就从盒子里挑选一个级别最高的，并把它的名片交给老总。

这里需要理解的是中断屏蔽与优先级判定并不是一回事，如果被屏蔽了，那么参加判定的机会也都没了。在默认情况下，**IRQ0** 的优先级最高，**IRQ7** 最低。



言归正传，当芯片把中断号送上通往 CPU 的数据线后，就会检测，ICW4 中的 EOI 是否被置位。如果 EOI 被置位表示自动结束，则芯片会自动将 ISR 中的相应位清零。如果 EOI 没有被置位，则需要中断处理程序向芯片发送 EOI 消息，芯片收到 EOI 消息后才会将 ISR 中的相应位清零。

这里的机关存在于这样一个地方。优先权判定是存在于 8259A 芯片中的，假如 CPU 正在处理 IRQ1 线来的中断，这时 ISR 中 IRQ1 所对应的位是置 1 的。这时来了一个 IRQ2 的中断请求，8259A 会将其同 ISR 中位进行比较，发现比它高的 IRQ1 所对应的位被置位，于是 8259A 会很遗憾的告诉 IRQ2：你先在 IRR 中等等。而如果这时来的是 IRQ0，芯片会马上让其进入 ISR，即将 ISR 中的 IRQ0 所对应的位置位，并向 CPU 发送中断请求。这时由于 IRQ1 还在被 CPU 处理，所以 ISR 中 IRQ1 的位也还是被置位的，但由于 IRQ0 的优先级高，所以 IRQ0 的位也会被置位，并向 CPU 发送新的中断请求。此时 ISR 中 IRQ0 与 IRQ1 的位都是被置位的，这种情况在多重中断时常常发生，非常正常。

如果 EOI 被设为自动的，那么 ISR 中的位总是被清零的(在 EOI 被置位的情况下，8259A 只要向 CPU 发送了中断号就会将 ISR 中的相应位清零)，也就是如果有中断来，芯片就会马上再向 CPU 发出中断请求，即使 CPU 正在处理 IRQ0 的中断，CPU 并不知道谁的优先级高，它只会简单的响应 8259A 送来的中断，因此，这种情况下低优先级的中断就可能中断高优先级的中断服务程序。所以在 PC 中，我们总是将 EOI 位清零，而在中断服务程序结束的时候才发送 EOI 消息。

#### 四、EOI 消息及 OCW 操作命令字

上面所描述的内容几乎全于 EOI 消息有关，我们现在也已经知道了，应当在中断服务程序结束的时候发送 EOI 消息给芯片，让芯片在这个时候将其相应的位清零。那让我们现在来揭开 EOI 消息的神秘面纱。

要认识 EOI 消息，我们需要先行了解 OCW（操作命令字），它们用来操作 8259A 的优先级，中断屏蔽及中断结束等控制。总共有三个 OCW，它们也都有自己很独特的格式，不过它们的发送却不须按固定的顺序进行。

OCW1：中断屏蔽，发送到 0x21(主片)或 0xa1（从片）端口

7	6	5	4	3	2	1	0
IRQ7	IRQ6	IRQ5	IRQ4	IRQ3	IRQ2	IRQ1	IRQ0

如果相应的位置 1，则表示屏蔽相应的 IRQ 请求。

OCW2：优先权控制及中断结束命令，发送到 0x20（主片）及 0xa0（从片）端口

7	6	5	4	3	2	1	0
R	SL	EOI	0	0	L2	L1	L0

先来看看中断结束消息（EOI）

EOI 也是 OCW2 型命令中的一种，当 EOI 位被置 1，这就是一个 EOI 消息。SL 是指定级别位，如果 SL 被置位，则表明这是一个指定级别的 EOI 消息，这个消息可以指定将 ISR 中的哪一位清零，即结束哪一个 IRQ 的中断处理。L2、L1、L0 就用来指定 IRQ 的编号。而在实际运用中我们却将 SL 及 L2、L1、L0 全置零。

SL 置零表示这是一个不指定级别的 EOI 消息，则 8259A 芯片自动将 ISR 中所有被置位的 IRQ 里优先级最高的清零，因为它是正在被处理及等待处理的中断中优先级最高的，也就一定是 CPU 正在处理的中断。

现在在来看看优先级控制命令，

当 R 为 0 时，表明这是一个固定优先权方式，IRQ0 最高，IRQ7 最低。

当 R 为 1 时，表明这是一个循环优先权，比如，如指定 IR2 最低，则优先级顺序就为：

$$\text{IRQ2} < \text{IRQ3} < \text{IRQ4} < \cdots < \text{IRQ7} < \text{IRQ0} < \text{IRQ1}$$

也即，如果 IRQ(i)最低，那么 IRQ(i+1)就最高。

所以，在这种方式下需要先行指定一个最低优先级。如果 SL 被清零，则表示使用自动选择方式，那么正在被处理的中断服务在下次，就被自动指定为最低优先级。如果 SL 被置位，那么 L2、L1、L0 所指定的编号的 IRQ 被指定为最低优先级。

在指定优先级的时候，也可通过置位 EOI，来表明是否结束当前的中断服务。

上面的描述看起来很复杂，其实对于一般的操作系统编写来说大多就使用一种形式：  
0010 0000，我也很乐意将其称为 EOI 消息。

还有一个 OCW3 命令字，可以指定特殊的屏蔽方式及读出 IRR 与 ISR 寄存器，不过一般在操作系统中并不需要这样的操作。在操作系统编写中一般只用到前面两个命令字的格式（至少 pyos 是这样：）由于本文并非硬件手册，只想为操作系统的编写提供一点帮助，因此，如果你想了解完整的 OCW3 命令字格式，请查阅相应的硬件手册，或本文的参考资料之一《IBM PC/XT 微型计算机接口技术》。

## 五、上篇结束语

在这一篇中，较为详细的描述了对 8259A 中断控制器芯片编程所需具备的基础知识，在编写操作系统的过程中，我们就需要向相应端口发送相应的 ICW 或 OCW，完成对 8259A 的操作，具体的代码将在下篇中描述。

在下篇中将更主要的描述操作系统对中断服务程序的处理及安排，并以开发中的 pyos 做为例子进行实验。

**Go!~~~~**