

FLIP - FLOP






I. Đại cương

- Flip Flop được mô tả bằng một ô vuông có nhiều ngõ vào chỉ có hai ngõ ra có tên là Q và \overline{Q} có đặc tính liên hợp nhau nghĩa là Q = 1 thì $\overline{Q} = 0$ hoặc ngược lại.
- Ngõ ra có thể làm thay đổi hoặc không thay đổi trạng thái tuỳ thuộc vào ngõ vào và trạng thái của ngõ ra trước đó.
- Chỉ có hai ngõ ra liên hợp nhau, khi: $Q = \overline{Q} = 0$ hoặc $Q = \overline{Q}$ =1 (thuộc tính cấm)
- Những trạng thái ngô vào làm cho hai ngô ra giống nhau được gọi là trạng thái cấm và trên thực tế là không được phép xảy ra.

II. Vận chuyển

FF gồm 2 phần:

Phần FF căn bản: gồm 2 mạch điện tử hoàn toàn giống nhau, mỗi mạch có một hay nhiều ngô vào và chỉ có một ngô ra



- Phần điều khiển:
 - ▶Phương pháp trực tiếp
 - ► Phương pháp đồng bộ

Điều khiển trực tiếp (không đồng bộ):

- Tác động trực tiếp vào FF căn bản, khi bị kích thích mạnh thì Q bị ảnh hưởng ngay bất chấp ngõ điều khiển đồng bộ.
- Hai ngõ trực tiếp là Set (S_D) hay Preset (P_D)
 và Clear(C_D) hay Reset (R_D).
- Kích thích vào ngô S_D hay P_D luôn luôn đưa Q lên 1
- Kích thích vào ngõ C_D hay R_D luôn luôn đưa Q về 0.

Điều khiển đồng bộ:


- Tác động vào mạch điều khiển động bộ
- Khi bị kích thích mạch chưa bị ảnh hưởng phải đợi đến khi có xung đồng bộ (Cp, T, Ck) mạch mới bị ảnh hưởng.


5

III. Phương pháp kích thích

Mạch phải được kích thích một cách hợp lý thì mới bị ảnh hưởng. Ta có 2 phương pháp kích thích bằng mức và bằng cạnh.

- Bằng mức: khi điện thế vượt qua mức ngưỡng nào đó làm kích thích mạch.
- Bằng cạnh: khi có sự thay đổi đột ngột từ thấp lên cao hay từ cao xuống thấp làm thay đổi mạch. Ta có 2 sự thay đổi từ thấp lên cao gọi là cạnh trước (cạnh lên), từ cao xuống thấp gọi là cạnh sau (cạnh xuống).







Cấu tạo và hoạt động:

a) <u>Cấu tạo:</u> 2 cổng NAND; 2 ngõ vào R và S; ha<u>i</u> ngõ ra bù nhau Q và Q


b) <u>Hoạt động:</u>

S	R	$Q \overline{Q}$
0	1	1 0
1	0	0 1
1	1	không đổi
0	0	cấm






Ứng dụng của mạch chốt – Mạch chống đội



Khóa K ở a thì : Q = 0 , Q =1 Khóa K bật từ a lên b : Q=1, Q = 0

Khi khóa K dội ở b thì : b=1, a=1 nên tín hiệu ở hai ngõ ra không thay để→ có tác dụng chống dội.


Ứng dụng của mạch chốt – Dao động tạo sóng vuông



FLIP FLOP RS


Khi trạng thái của các ngõ vào thay đổi, trạng thái của các ngõ ra thay đổi ngay.

Để giải quyết vấn đề trên, người ta thêm hai cổng NAND điều khiển bởi Clock(đồng hồ), viết tắt CK (hay CLK) hay CP (Clock pusle: xung đồng hồ).






FF-RS có điểm bất tiện, khi S và R ở mức cao thì ngõ ra bất ổn.



J	K	CK	Q
0	0	1	Q ₀ (không đổi)
0	1	1	0
1	0	1	1
1	1	1	\overline{Q}_0 (đảo lại)


13

* FF nảy bằng cạnh lên



J	K	CK	Q
0 0 1 1	0 1 0 1	† † †	$Q_0(kh\hat{o}ngd\hat{o}i)$ 0 1 $\overline{Q}_0(d\mathring{a}olai)$


* FF nảy bằng cạnh xuống



J	K	CK	Q
0 0 1 1	0 1 0 1	↓ ↓ ↓	$\begin{array}{c} \mathbf{Q}_0(\mathbf{không}\mathbf{d\mathring{o}i}) \\ 0 \\ 1 \\ \overline{\mathbf{Q}}_0 \ (\mathbf{d\mathring{a}o}\mathbf{l}\mathbf{a}\mathbf{i}) \end{array}$

Các thời gian liên quan đến Flip Flop


Để FF chuyển mạch đúng thì các ngõ vào phải ổn định.



t_{su}: thời gian thiết lập, thời gian các ngõ vào ổn định ở mức logic cần thiết trước chuyển tiếp đồng hồ.

t_H: thời gian giữ hay duy trì, thời gian các ngõ vào tiếp tục duy trì mức logic cũ sau khi có chuyển tiếp của đồng hồ.


Các thời gian liên quan đến Flip Flop



t_{PHL}, t_{PLH}: thời gian trì hoãn để các ngõ ra tạo logic mới khi đã có tín hiệu đồng hồ và ngõ vào đã chuyển.

Các ngõ vào trực tiếp (hay không đồng bộ)


- Ở các FF JK và các FF khác thường ta không biết trạng thái logic ra lúc được cấp điện.
- Do đó để xác định điều này người ta thêm vào hai ngô vào PR và CL (hay PRE, CLR) độc lập với các ngô vào.



Ngõ	vào	Ngõ ra
PR	CL	Q
0	0	Cấm (Q = Q = 1)
0	1	1
1	0	0
1	1	Hoạt động FF (ra tùy thuộc J, K ,CK

17

Tình trạng bất định khi nối tiếp nhiều FF:




Cả hai FF nảy cùng một đồng hồ. Ở tại cạnh xuống đồng hồ : ta mong muốn hai FF chuyển mạch đồng thời.

Thế nhưng:

 $\begin{array}{cccc} Q_1 & chi & c\acute{o} & sau \\ khoảng & thời & gian \\ chờ & t_{PHL}. \end{array}$


FF2 chuyển mạch đúng khi nào J_2 ổn định trong khoảng thời gian $t_{\rm H}$. Nếu $t_{\rm PHL} < t_{\rm H}$ thì bất định.

của mạch 2




4. Chốt D

Ở FF D khi thay ngõ vào đồng hồ bởi ngõ vào cho phép (Enable) tác động ở mức cao ta sẽ có mạch chốt D (D latch)



Mạch chốt D dùng để lưu giữ dữ liệu tạm thời. Được tích hợp trong nhiều IC hiện đại dùng trong lĩnh vực điều khiển, máy tính...với chức năng chính như: cổng xuất/nhập, mạch giả mã....



E(G)	D	Q
1	0	0
1	1	1
0	X	Q_0


ÚNG DỤNG CỦA FLIP FLOP VÀ MẠCH CHỐT

Ứng dụng chính của flip flop (FF) là để tạo mạch ghi dịch và mạch đếm nhưng FF cũng có những ứng dụng riêng.

Ra Q


Qo Qo

Mach chia đôi tần số (flip flop T)




Hình 6.37: Flip flop JK mắc như flip flop T để thực hiện sự chia đôi tần số CK


MẠCH PHÁT HIỆN TUẦN TỰ CỦA CÁC DỮ LIỆU



Mạch tổ hợp đơn giản : không thể phân biệt được hai tín hiệu A,B vào lên cao trước hay sau.

Mạch như trên dùng FFJK làm được việc này : K=0 , ban đầu $Q_0 = 0$: A lên trước B : Q = 1 (K = 0 , J = 1 , CK lên : Q = 1) B lên trước A : Q = 0 (K = 0 , J = 0 ,CK lên : Q = Q_{02} =0





FF JK: 7470, 7472, 7473/LS73, 7476/LS76, 74107/LS107, 74LS112, 74LS114, ...

FF D: 7474/LS74, 74174/LS174, 74175/LS175, 74LS364, 74LS374, 74LS573 ...