## MẠCH ĐẾM (COUNTER)


## I. Đại cương

- Được tạo thành từ sự kết hợp các FF, mạch có 1 ngô cho tín hiệu xung clock vào và nhiều ngô ra.
- Các ngỗ ra này thường là ngỗ Q của các FF vì Q có một trong hai trạng thái 0 và 1 nên sự sắp xếp các ngỗ ra này cho phép ta trình bày kết quả dưới dạng chuỗi số nhị phân n bit với n là số FF và bít là đơn vi của FF.
- Điều kiện để một mạch trở thành mạch đếm: phải có các trạng thái khác nhau mỗi lần có xung clock
- Dung lượng mạch đếm: 2<sup>n</sup> (trạng thái tối đa đếm được)

- Nội dung của mạch đếm tại 1 thời điểm gọi là trạng thái của bộ đếm. Khi có xung clock vào bộ đếm sẽ chuyển trạng thái từ 1 trạng thái hiện tại chuyển sang 1 trạng thái kế tiếp. Cứ tiếp tục như vậy sẽ tạo ra 1 vòng đếm khép kín.


#### - Giản đồ trạng thái của bộ đếm:

Biểu diễn các trạng thái có trong vòng đếm và hướng chuyển trạng thái của bộ đếm.



#### - Modulo của bộ đếm:

Là số các trạng thái khác nhau trong vòng đếm:  $m \le 2^n$ 




Có nhiều cách kết hợp các FF, nên cũng có nhiều loại mạch đếm, ta chỉ đưa ra làm 2 loại mạch cơ bản:


- Bộ đếm nối tiếp (bộ đếm bất đồng bộ): là bộ đếm mà ngõ ra của FF trước sẽ là ngõ vào xung clock cho FF sau.
- Bộ đếm song song (bộ đếm đồng bộ): là bộ đếm mà ngõ vào xung clock của các FF được nối chung với nhau.


3


## 2. Bộ đếm nối tiếp (Asynchronous Counter)


- Bộ đếm nối tiếp thực hiện các vòng đếm lên hoặc xuống:
  - Đếm lên (Count Up): nội dung bộ đếm tăng thêm 1 khi có xung clock.
  - Đếm xuống (Count Down): nội dung bộ đếm giảm đi 1 khi có xung clock.
- Bộ đếm được tạo từ các FF đếm 2, ghép nối tiếp với nhau.












## b. Bộ đếm không đầy đủ $(m < 2^n)$

- Bộ đếm không đầy đủ thực hiện dựa vào bộ đếm đầy đủ. Ta cần xác định trạng thái kế tiếp không mong muốn của vòng đếm không đầy đủ.
- Dùng trạng thái này để tạo ra tín hiệu tác động tích cực vào các ngõ vào bất đồng bộ Preset hoặc Clear để đưa bộ đếm trở về trạng thái ban đầu (thường gọi là trạng thái reset).


 $\underline{Vd}$ : Sử dụng T-FF có xung clock cạnh xuống và ngõ vào Preset, Clear tích cực cao; thiết kế bộ đếm lên có m = 5 và bắt đầu từ giá trị 0.

$Q_2$	$Q_1$	$\mathbf{Q}_{0}$	Z
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	X
1	1	1	X

Ta gọi Z là tín hiệu để reset bộ đếm.



 $Q_0(LSB)$   $Q_1$   $Q_2(MSB)$   $Q_1$   $Q_2(MSB)$   $Q_1$   $Q_2(MSB)$   $Q_1$   $Q_2$   $Q_2$   $Q_3$   $Q_4$   $Q_2$   $Q_4$   $Q_5$   $Q_1$   $Q_2$   $Q_3$   $Q_4$   $Q_5$   $Q_5$   $Q_1$   $Q_2$   $Q_3$ 



## 3. Bộ đếm song song (Synchronous Counter)

- Là bộ đếm mà các FF đều sử dụng chung nguồn xung clock; khi có xung clock vào thì tất cả các ngõ ra FF đều thay đổi.
- Khi thiết kế bộ đếm, chỉ quan tâm đến trạng thái hiện tại và trạng thái kế tiếp của FF, mà không quan tâm đến dạng xung clock (cạnh lên hoặc cạnh xuống).
  - Có thể thiết kế bộ đếm có vòng đếm bất kỳ.

#### Bảng hàm kích thích:

$$\frac{*D\text{-}FF:}{D} = Q^+$$


\* *T-FF*:

$$T = O \oplus O^+$$

		* SR	<u>-FF</u>	* JK	<u>-FF</u>
Q	Q <sup>+</sup>	S	R	J	K
0	0	0	X	0	X
0	1	1	0	1	X
1	0	0	1	X	1
1	1	X	0	X	0

- \* Bảng đặc tính và phương trình đặc tính: biểu diễn mối quan hệ của ngõ ra kế tiếp Q+ phụ thuộc vào các ngõ vào và trạng thái ngõ ra hiện tại Q.
- \* Bảng kích thích: biểu diễn giá trị của các ngõ vào cần phải có khi ta cần ngõ ra chuyển từ trạng thái hiện tại Q sang trạng thái kế tiếp Q+.






#### Bảng hoạt động:

CK	D	$Q^+ \overline{Q}^+$
0, 1, 7	X	Không thay đổi
ⅎ	0	0 1
_ <b>_</b>	1	1 0

CK	D	$Q^+ \overline{Q}^+$
0, 1, 🗸	X	Không thay đổi
T <u>r</u>	0	0 1
7_	1	1 0



phương trình đặc tính:


D	Q	$Q^+$
0	0	0
0	1	0
1	0	1
1	1	1
	<b>0</b> +	= D


$$Q^+ = L$$

## \* Bảng kích thích:


Q	Q+	D
0	0	0
0	1	1
1	0	0
1	1	1
	<b>D</b>	O+

 $D = Q^+$ 










## \* Bảng hoạt động:

J	K	<b>Q</b> +
0	0	Q
0	1	$\frac{\mathcal{Q}}{\mathcal{O}}$
1	0	1
1	1	$\overline{\mathcal{Q}}$



\* Bảng đặc tính và

phương trình đặc tính:

J	K	Q	<b>Q</b> +
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

#### \* Bảng kích thích:

Q	Q+	J	K
0	0	0	$\boldsymbol{X}$
0	1	1	X
1	0	X	1
1	1	X	0

 $Q^+ = J \, \overline{Q} + \overline{K} \, Q$ 

17

#### \* Các bước thiết kế:

- Từ phát biểu bài toán xác định số FF sử dụng và dãy đếm.
- Lập bảng chuyển trạng thái chỉ rõ mối quan hệ giữa trạng thái hiện tại và trạng thái kế tiếp (dựa vào dãy đếm).

T/t hiện tại	T/t kế tiếp	Các
$Q_{n-1} \dots Q_1 Q_0$	$Q^+_{n-1} \cdots Q^+_1 Q^+_{\theta}$	ngõ vào FF
0 0 0		
1 1 1		


- Tìm các giá trị ngỗ vào FF cần phải có từ giá trị hiện tại  $Q_i$  và kế tiếp  $Q_i^+$  của từng FF (dựa vào bảng kích thích của FF).
- Tìm biểu thức rút gọn của mỗi ngõ vào FF phụ thuộc vào các biến trạng thái hiện tại.
- Thực hiện sơ đồ logic.

## a. Bộ đếm đầy đủ $(m = 2^n)$

Vd: Sử dụng T-FF kích theo cạnh lên, thiết kế bộ đếm có dãy đếm sau:  $Q_2Q_1Q_0$ : 010, 101, 110, 001, 000, 111, 100, 011, 010, ...

	T/t l	hiệr	ı tại	T/t kế tiếp		Các	vào		
	$Q_2$	$Q_1$	$Q_{\theta}$	$Q^+_2$	$Q^{+}_{1}$	$Q^+_{\theta}$	$T_2$	$T_1$	$T_{o}$
ſ	0	0	0	1	1	1	1	1	1
ı	0	0	1	o	0	o	0	0	1
ı	0	1	0	1	0	1	1	1	1
ı	0	1	1	o	1	o	0	0	1
ı	1	0	0	o	1	1	1	1	1
ı	1	0	1	1	1	o	0	1	1
ı	1	1	0	o	0	1	1	1	1
L	1	1	1	1	0	0	0	1	1


$T_2$ $Q_2Q_0$	00	01	11	10
0	1	1	1	1
1				



$$T_2 = \overline{Q}_0$$

$$T_2 = \overline{Q_0} \qquad T_1 = \overline{Q_0} + Q_2 \qquad T_0 = 1$$

$$T_0 = 1$$




## b. Bộ đếm không đầy đủ $(m < 2^n)$


Các trạng thái có trong vòng đếm sẽ thiết kế như bộ đếm đầy đủ; còn các trạng thái dư không có trong vòng đếm sẽ giải quyết theo 2 cách sau:


\* <u>Cách 1:</u> Các trạng thái dư có trạng thái kế tiếp là tùy định. Khi thiết kế cần khởi động giá trị ban đầu cho bộ đếm; giá trị này phải là 1 trong những trạng thái có trong vòng đếm.


<u>Vd:</u> Thiết kế bộ đếm dùng D-FF cạnh lên, có ngõ vào Pr và Cl tích cực cao, có giản đồ trạng thái sau:



T/t hiện tại		T/t kế tiếp			
$Q_2$	$Q_1$	$Q_{o}$	$Q^+_2$	$Q^{+}_{1}$	$Q^+_{\theta}$
0	0	0	1	0	0
0	0	1	X	X	$\boldsymbol{X}$
0	1	0	1	1	0
0	1	1	0	1	0
1	0	0	0	1	1
1	0	1	X	X	$\boldsymbol{X}$
1	1	0	0	0	0
1	1	1	X	X	X
			$D_2$	$D_1$	$D_0$ 2











#### \* Phân tích bộ đếm song song:


- Từ sơ đồ logic của bộ đếm xác định hàm kích thích (biểu thức của các ngõ vào của từng FF phụ thuộc vào các ngõ ra  $Q_i$ )
- Lập bảng trạng thái: từ trạng thái hiện tại  $Q_i$  và giá trị ngỗ vào ta xác định được trạng thái kế tiếp của FF  $Q_i^+$ .
- Từ bảng chuyển trạng thái xác định được giản đồ trạng thái hoặc khảo sát giản đồ xung của bộ đếm.













CK	$Q_{C}$	$Q_{B}$	$Q_{A}$
0	0	0	0
1	0	0	1
2	0	1	0
2 3 4 5 6	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0

Ta dùng 3 FF dưới dạng FF J-K mắc theo phương pháp không đồng bộ như hình vẽ quan sát bảng trạng thái ta thấy rằng bảng trạng thái là số nhị phân tăng dần có 8 trạng thái với 8 = 2<sup>3</sup> và 3 là số FF, vì mạch đếm tăng dần nên gọi là mạch đếm lên.

#### Mạch đếm nhị phân không đồng bộ 4 bit (Mod-16)




Sự chia đôi tần số ở mạch đếm xảy ra lần lượt từ FF đầu tiên đến FF cuối, tương tự sự truyền sóng nên mạch đếm là mạch đếm dợn sóng. Sự chuyển mạch của các FF không xảy ra đồng thời mà tuần tự nên đây là mạch đếm không đồng bộ. Mặt khác do có sự chia đôi tần số xung lần lượt qua các tầng, với 4 FF số chia tần số là 16, nên đây là mạch đếm chia 16




Sau khi xóa mạch mã nhị phân DCBA ra là 0000, sau xung vào 1 là 0001...,sau xung 15 là 1111, sau xung 16 là 0000. Vậy ở xung thứ 16 mạch tự động mạch tự động reset về 0 để đếm lên trở lại.


Số xung vào	sau Q <sub>D</sub>	Mã s 1 khi có Q <sub>C</sub>	số ra xung Q <sub>B</sub>	vào Q <sub>A</sub>	Trị giá thập phân ra
Xóa	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	1 2 3 4 5 6 7 8
2 3 4 5 6	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7 8 9	0	1	1	1	7
8	1	0	0	0	8
	1	0	0	1	
10	1	0	1	0	10
11	1	0	1	1	11
12	1	1	0	0	12
13	1	1	0	1	13
14	1	1	1	0	14
15	1	1	1	1	15
16	0	0	0	0	0
17	0	0	0	1	1



CK	$Q_{C}$	$Q_{B}$	$Q_{A}$
0	0	0	0
1	1	1	1
2	1	1	0
2 3 4 5 6	1	0	1
4	1	0	0
5	0	1	1
6	0	1	0
7	0	0	1
8	0	0	0

Ta thêm một số cổng logic để thực hiện mạch đếm lên hay xuống.





# Ảnh hưởng của trì hoãn truyền ở mạch đếm không đồng bộ:

Gọi t là chu kỳ xung vào,

n là số tầng FF, tD là trì hoãn truyền mỗi tầng ,thì để mạch đếm dợn sóng cho số đếm đúng phải thỏa

$$T \ge ntD$$

Tần số xung vào tối đa là:

$$f_{\text{max}} = \frac{1}{T_{\text{min}}} = \frac{1}{nt_D}$$

#### IC TTL đếm bất đồng bộ nảy ở cạnh âm của đồng hồ

Nhị phân 4-bit:

7493A(42MHZ) , 74LS93(42MHz) 74293(42Mhz) , 74LS293(42Mhz)

Hai nhị phân 4-bit:

74393(35Mhz) , 74LS393(35MHz)

Chia cho 12:

7492A(42MHz) , 74LS92(42Mhz)

Thập giai (BCD):

7490A(42MHz) , 74LS90(42MHz) 74196(70MHz) , 74LS196(40MHz) 74290(42MHz) , 74LS290(742MHz)

Hai thập giai:

74390(35MHz) , 74LS390(35MHz) 74490(35(Mhz) , 74LS490(35MHz)


#### IC CMOS đếm bất đồng bộ nảy ở cạnh âm của đồng hồ

- HC/HCT4024: nhị phân 7 bit (7 tầng)
- CD4040B:nhị phân 12 bit (12 tầng)


## 2. Phương pháp đồng bộ


Mạch đếm đồng bộ (Synchronous counter), còn gọi là mạch đếm song song, xung vào được nối thẳng đến ngõ vào đồng hồ của tất cả các FF nên các FF chuyển mạch cùng lúc khiến thời gian trì hoãn của mạch đếm bằng trì hoãn truyền của một FF bất chấp số tầng


Trong hình vẽ, các ngõ vào J, K của FF được nối chung thành ngõ vào T. Nhìn vào bảng sự thật của mạch đếm nhị phân bất đồng bộ, ta thấy:



- $\mathbf{Q}_{\mathrm{A}}$  thay đổi trạng thái khi có cạnh xuống của xung clock nên  $T_A$  được giữ ở cao:  $T_A = 1$  (hoặc  $T_A = CK$ ).  $Q_B$  thay đổi trạng thái khi có xung clock nếu  $Q_A = 1$ , nên  $T_B$
- được nối đến  $Q_A$ :  $T_B = Q_A$ .
- $Q_C$  thay đổi trạng thái khi có xung clock nếu có cả  $Q_A$  và  $Q_B = 1$ , nên  $T_C$  là cổng AND với 2 ngõ vào là  $Q_A$  và  $Q_B$ :  $T_C$  $= Q_A Q_B = T_B Q_A.$









## Mạch đếm đặt trước được


Mạch đếm đặt trước được (Presetable counter) là mạch đếm mà số đếm ban đầu có thể đặt trước thay vì là 0.


#### VD:

Sự nạp song song ở ghi dịch bằng cách lợi dụng ngõ Clear và Preset (cả 2 ngõ này đều là ngõ bất động bộ) của các FF nên ta có thể nạp số đếm nào đó vào mạch đếm để rồi mạch sẽ đếm lên hoặc xuống tù số đếm này.










## III. Mạch đếm Modulo M

- Chỉ có M trạng thái hay cho một trạng thái xác định trước, sau M xung CK, mạch trở về trạng thái ban đầu.
- $M = 7 \rightarrow n \text{ FF} \rightarrow 2^n > M$ , ta phải chọn n nhỏ

Để thực hiện mạch đếm Modulo M ta có 1 số nguyên tắc sau:

- Sau khi xác định được M ta đi tìm số n-FF sao cho 2<sup>n</sup> > M với n nhỏ nhất.
- Với n-FF ta có tối đa 2<sup>n</sup> trạng thái nhưng chỉ sử dụng có M trạng thái nên bỏ đi 2<sup>n</sup>- M trạng thái.
- Để bỏ đi 2<sup>n</sup>- M trạng thái ta dùng phương pháp hồi tiếp từ ngõ ra FF cuối về ngõ vào FF đầu (đồng bộ và trực tiếp)

Ví dụ: M = 3, cần 2 FF




QA

0

1

Dùng mạch nhị phân không đồng bộ lấy trạng thái cuối hồi tiếp về ngõ điều khiển trực tiếp.



- ✓ Thực hiện mạch đếm Modulo lớn ta ráp nhiều mạch Modulo nhỏ.
- ✓ Thực hiện mạch đếm Modulo nhỏ ta dùng IC đếm Modulo lớn.

