Phan Thanh Tùng 1613240 – 16VLTH

BÀI 7: HỆ TỔ HỢP HÀM DÙNG VI MẠCH MSI

- Dùng Decoder tạo hàm Boole.
- Dùng Multiplexer tạo hàm Boole.

<u>Bài làm</u>

1. Dùng Decoder tạo hàm Boole:

A. Tạo hàm bằng cổng Logic:

Vẽ mạch logic thực hiện hàm $F_1 = \sum x, y, z$ (0, 2, 3, 5).

• Ta có bảng hoạt động như sau:


Giá trị thập phân	F_1	X	Y	Z
0	1	0	0	0
1	0	0	0	1
2	1	0	1	0
3	1	0	1	1
4	0	1	0	0
5	1	1	0	1
6	0	1	1	0
7	0	1	1	1

• Từ bảng hoạt động, ta có bìa Karnaught 3 biến như sau:

$\mathbf{F_1}$	YZ	00	01	11	10
	0	1		1	1
•	1		1		


- Từ bìa Karnaught, ta suy ra: $F_1 = X\overline{Y}Z + \overline{X}\overline{Z} + \overline{X}\overline{Y}$
 - Sơ đồ mạch Logic thực hiện hàm Boole:

Phan Thanh Tùng 1613240 – 16VLTH



B. $\underline{\text{Tạo hàm }F_1\text{ dùng IC 74138:}}$

Cũng với hàm F_1 như trên, dùng IC 74138 thực hiện, ta được mạch như sau:



C. <u>Tạo hàm nhiều ngõ ra:</u> dùng IC74138 và 7410.

Vẽ mạch logic tạo 3 hàm ở ngõ ra thực hiện các hàm:

$$F_2 = \sum x, y, z \ (0, 1, 3)$$
; $F_3 = \sum x, y, z \ (3, 6, 7)$; $F_4 = \sum x, y, z \ (2, 4, 5)$

• Ta có bảng hoạt động như sau:

Giá trị thập phân	F_2	F ₃	F ₄	X	Y	Z
0	1	0	0	0	0	0
1	1	0	0	0	0	1
2	0	0	1	0	1	0
3	1	1	0	0	1	1
4	0	0	1	1	0	0
5	0	0	1	1	0	1

Báo cáo thực hành – Tuần số 7

Phan Thanh Tùng
1613240 – 16VLTH

6	0	1	0	1	1	0
7	0	1	0	1	1	1

• Từ bảng hoạt động, ta có bìa Karnaught 3 biến như sau:

\mathbf{F}_2	Y 7.	l	,	I	1
\mathbf{X}		00	01	11	10
	0		1		
•	1				


• Từ bìa Karnaught, ta suy ra: $\mathbf{F}_2 = \overline{X}Z + \overline{X}\overline{Y}$

F ₃	YZ	00	01	11	10
	0			1	
	1			1	1

• Từ bìa Karnaught, ta suy ra: $\mathbf{F}_3 = YZ + YX$

F ₄ X	YZ	00	01	11	10
	0		1		1
•	1	1	_		

- Từ bìa Karnaught, ta suy ra: $\mathbf{F}_4 = \overline{Y}\overline{Z}X + \overline{Y}Z\overline{X} + Y\overline{Z}\overline{X}$
- Sơ đồ mạch Logic thực hiện 3 ngõ ra cho 3 hàm Boole trên như sau:



Phan Thanh Tùng 1613240 – 16VLTH

2. <u>Dùng Multiplexer tạo hàm Boole:</u>

A. <u>Dùng IC74151:</u>

a1/ Thực hiện hàm 3 biến: $F_5 = \sum x, y, z \ (0, 3, 5, 6)$


• Ta có bảng hoạt động như sau:

Giá trị thập phân	F ₅	X	Y	Z
0	1	0	0	0
1	0	0	0	1
2	0	0	1	0
3	1	0	1	1
4	0	1	0	0
5	1	1	0	1
6	1	1	1	0
7	0	1	1	1

• Từ bảng hoạt động, ta có bìa Karnaught 3 biến như sau:

F ₅	YZ	00	01	11	10
	0	1		1	
·	1		1		1

• Sơ đồ mạch Logic thực hiện hàm Boole F₅ trên như sau:



Phan Thanh Tùng 1613240 – 16VLTH

a2/ Thực hiện hàm 4 biến: $F_6 = \sum x, y, z, w$ (1, 2, 3, 5, 7, 11, 13)

• Ta có bảng hoạt động như sau:


Giá trị thập phân	F_5	X	Y	Z	W
0	0	0	0	0	0
1	1	0	0	0	1
2	1	0	0	1	0
3	1	0	0	1	1
4	0	0	1	0	0
5	1	0	1	0	1
6	0	0	1	1	0
7	1	0	1	1	1
8	0	1	0	0	0
9	0	1	0	0	1
10	0	1	0	1	0
11	1	1	0	1	1
12	0	1	1	0	0
13	1	1	1	0	1
14	0	1	1	1	0
15	0	1	1	1	1

• Từ bảng hoạt động, ta có bìa Karnaught 3 biến như sau:

$\mathbf{F_6}$	ZW			- -	
XY		00	01	11	10
	00	0	0	0	0
	01	1	1	1	0
	11	1	1	0	1
	10	1	0	0	0
,					


THỰC HÀNH MẠCH ĐIỆN TỬ & KỸ THUẬT SỐ Báo cáo thực hành – Tuần số 7 Phan Thanh Tùng 1613240 – 16VLTH

• Sơ đồ mạch Logic thực hiện hàm Boole F_6 trên như sau:



a3/ Thực hiện hàm 4 biến: $F_7 = DC\overline{B}A + CB\overline{A} + \overline{C}BA + \overline{D}C\overline{B}A$

• Sơ đồ mạch Logic thực hiện hàm Boole F_7 trên như sau:



• Ta có bảng hoạt động của hàm Boole F₇ như sau:


Giá trị thập phân	F ₇	D	С	В	A
0	0	0	0	0	0

Phan Thanh Tùng 1613240 – 16VLTH

1	1	0	0	0	1
2	0	0	0	1	0
3	1	0	0	1	1
4	0	0	1	0	0
5	0	0	1	0	1
6	1	0	1	1	0
7	0	0	1	1	1
8	0	1	0	0	0
9	0	1	0	0	1
10	0	1	0	1	0
11	0	1	0	1	1
12	0	1	1	0	0
13	1	1	1	0	1
14	0	1	1	1	0
15	0	1	1	1	1

B. <u>Dùng IC74151:</u>

Vẽ sơ đồ logic thực hiện hàm 3 biến $F_5 = \sum x, y, z$ (0, 3, 5,6) Sơ đồ mạch thỏa hàm Boole được thể hiện bằng 2 cách như sau:




THỰC HÀNH MẠCH ĐIỆN TỬ & KỸ THUẬT SỐ Báo cáo thực hành – Tuần số 7 Phan Thanh Tùng 1613240 – 16VLTH

Nhận xét: IC 74LS151 hoạt động ở mức tích cực cao còn IC 74LS153 thì hoạt động ở mức tích cực thấp.

C. Dùng 74LS157 – Kết họp thêm IC so sánh 74LS85, 74LS86:

Ta thực hiện kết hợp các IC để tạo ra mạch so sánh và xuất kết quả theo ý muốn ở đầu ra như mạch sau:



Khi chân Z (Select) = 0 → đầu ra xuất kết quả MAX của 2 giá trị vào.

Khi chân Z (Select) = 1 \rightarrow đầu ra xuất kết quả MIN của 2 giá trị vào.