BIẾN ĐỔI MÃ HIỆU

I. Mô tả

Biến đổi mã hiệu gồm mã hóa (encoder) và giải mã (decoder).


- Mã hoá là quá trình biến đổi quen thuộc sang không quen thuộc.
- Giải mã là quá trình biến đổi thực hiện không quen thuộc sang quen thuộc.

Tín hiệu quen thu	ιộc	Tín hiệu không quen thuộc
0	enco	oder 0000
1 -		0001
2 ←	1	0010
3	aecc	coder 0011
4		0100


II. Mạch mã hóa (ENCODER):

1. Giới thiệu:

- Encoder là quá trình biến đổi quen thuộc sang không quen thuộc. Nghĩa là encoder có m ngõ vào theo mã nhị phân $\underline{1}$ trong \underline{m} và n ngõ ra theo \underline{m} nhị phân cơ bản $(v \acute{\sigma} i \, m \leq 2^n)$.
- Với ngõ vào I_i được tích cực thì ngõ ra chính là tổ hợp giá trị nhị phân i tương ứng.



I_3	I_2	I_1	I_0	$\mathbf{Z}_1 \ \mathbf{Z}_0$
0	0	0	1	0 0
0	0	1	0	0 1
0	1	0	0	1 0
_1	0	0	0	1 1




Mạch mã hóa 10 sang 4:

Thập phân	D	С	В	A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Từ đó ta viết A = 1 + 3 + 5 + 7 + 9 B = 2 + 3 + 6 + 7 C = 4 + 5 + 6 + 7D = 8 + 9


Quan sát bảng trạng thái ta thấy rằng, bít A xuất hiện dưới dạng 1 nhiều lần ở các số 1, 3, 5, 7, 9. Hay ta nói, bít A chính là ngõ ra của 1 hàm OR mà các ngõ vào là 1, 3, 5, 7, 9.



Tập hợp các cổng OR tạo thành mạch mã hoá. Ở mỗi ngõ vào ta thêm 1 điện trở R nối xuống đất để biểu diễn trạng thái ban đầu bằng 0.


Ngõ điều khiển: cho phép mã hoá hay không.

Ví dụ: mã hoá số 5 \rightarrow cho dây số 5 lên điện thế $+V_{CC}$.




* Bộ mã hóa có ưu tiên (Priority Encoder):


Bộ mã hóa có ưu tiên là mạch mã hóa sao cho nếu có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất.





I_3	I_2	I ₁	I_0	\mathbf{Z}_1	\mathbf{Z}_0	V
0	0	0	0	X	X	0
0	0	0	1	0	0	1
0	0	1	X	0	1	1
0	1	X	X	1	0	1
1	X	X	X	1	1	1

Thứ tự ưu tiên: $I_3 > I_2 > I_1 > I_0$










- Mạch mã hoá trên là mạch mã hoá ưu tiên thập phân sang BCD. (74147 / 74LS147 / 74HC147)
- Các ngõ vào và ra đều tác động ở thấp

	Các ngõ vào thập phân (tác động ở thấp)								ra Bo gở ca			
1	2	3	4	- 5	6	7	8	9	O ₃	O ₂	O_1	O ₀
1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0
X	0	1	1	1	1	1	1	1	1	1	0	1
Х	X	0	1	1	1	1	1	1	1	1	0	0
X	X	X	0	1	1	1	1	1	1	0	1	1
X	X	X	Х	0	1	1	1	1	1	0	1	0
X	X	Х	Х	Х	0	1	1	1	1	0	0	1
Х	X	X	Х	Х	Х	0	1	1	1	0	0	0
X	X	Х	Х	Х	Х	Х	0	1	0	1	1	1
X	X	X	Х	Х	Х	X	X	0	0	1	1	0

- Do các ngõ ra tác động ở thấp nên ở ngõ ra là đảo của BCD chứ không phải là BCD. Muốn ngõ ra là mã BCD thì chỉ cần thêm các cổng đảo.
- Ta gọi là mạch mã hoá ưu tiên là do người ta đã thêm các cơ chế logic để đảm bảo khi hai hoặc nhiều phím được ấn cùng lúc, mã số ra chỉ tương ứng với ngõ vào có số cao nhất.

- Mạch mã hoá ưu tiên bát phân sang nhị phân (74148 / 74LS148 / 74HC147)
- Khác với 74147 , 74148 còn có 3 ngõ đặc biệt: ngõ vào cho phép \overline{EI} , ngõ ra cho phép \overline{EO} , ngõ ra \overline{GS} , các ngõ này được dùng cho việc nối chồng 2 hay nhiều mạch mã hoá 74148 để có số đường vào lớn hơn 8.




<u>Hình 9.8</u>: Mā hoá ưu tiên bát phân sang nhị phân 74148


III. Mach giải mã (DECODER)


1. Giới thiệu

- Mạch giải mã là hệ chuyển mã có nhiệm vụ chuyển từ mã nhị phân cơ bản n bit ở ngõ vào thành mã nhị phân 1 trong m ở ngõ ra.




- Với giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra Y_i sẽ tích cực và các ngõ ra còn lại sẽ không tích cực.
- Có 2 dạng: ngỗ ra tích cực cao (mức 1) và ngỗ ra tích cực thấp (mức 0).








c. Bộ giải mã có ngõ vào cho phép:

- Ngoài các ngõ vào dữ liệu, bộ giải mã có thể có 1 hay nhiều ngõ vào cho phép.
- Khi các ngõ vào cho phép ở trạng thái tích cực thì mạch giải mã mới được hoạt động. Ngược lại, mạch giải mã sẽ không hoạt động; khi đó các ngõ ra đều ở trạng thái không tích cực.












3. Sử dụng bộ giải mã thực hiện hàm Boole:

Ngõ ra của bộ giải mã là minterm (ngõ ra tích cực cao) hoặc maxterm (ngõ ra tích cực thấp) của n biến ngõ vào. Do đó, ta có thể sử dụng bộ giải mã thực hiện hàm Boole theo dạng chính tắc.








Đèn LED 7 đoạn:


Đèn LED là một chỉ báo hiển thị thông dụng. Bên dưới mỗi đoạn là một số đèn LED mắc song song và hệ thống phản chiếu lên mặt nhựa trong ở trên. Tùy tổ hợp các đoạn nào sáng mà đèn hiển thị từ 0 đến 9




Có 2 loại đèn LED: anod chung và catod chung: Đèn LED 7 đoạn anod chung Mạch giải mã Điều khiển Đèn LED 7 đoạn loại catod chung và Đèn LED loại anod chung và mạch giải mạch giải mã có ngõ ra tác động ở cao mã có ngõ ra tác động ở thấp Ở đèn LED anod chung thì anod Ở đèn LED catod chung thì của đèn được nối lên Vcc, catod catod của đèn được nối của đọan nối xuống đất thông xuống đất, anod của đoạn qua điện trở R được nối lên cao thông qua điện trở R

Hiển thị tinh thể lỏng (LCD)

Đèn hiển thị tinh thể lỏng (Liquid-Crystal Display – LCD) có ưu thế vượt trội đèn LED ở hai khả năng: công suất tiêu tán thấp và hiển thị phức tạp linh hoạt.




Hình 9.20: Cấu tạo của LCD



Mạch chốt/ giải mã/ thúc BCD sang 7 đoạn CMOS 4543

Các giải mã BCD sang 7 đoạn CMOS thường gồm luôn mạch chốt (nằm trước mạch giải mã) và mach thúc (sau phần giải mã) nên được gọi mạch chốt/ giải mã/ thúc (Latch/ docoder/ driver).



MẠCH ĐA HỢP VÀ GIẢI ĐA HỢP


(Multiplexer, Demultiplexer)

1. Mô tả

Trong phương pháp truyền tin để truyền được nhiều tín hiệu trên cùng 1 kênh sao cho ở đầu thu ta có thể lấy lại dữ kiện đúng như dữ kiện lúc ban đầu.


Mạch lấy các tín hiệu đến song song và truyền tín hiệu dưới dạng lần lượt nối tiếp trên kênh truyền chung Y gọi là mạch đa hợp hay mạch chọn dữ kiện.

Mạch lấy tín hiệu lần lượt nối tiếp trên kênh truyền chung Y để vẽ ra n đường ra khác nhau mà đường nào là phụ thuộc vào mã số mà ta gán cho nó. Đó gọi là mạch phân bố dữ kiện hay mạch giải đa hợp.





2. Bộ đa hợp/ dồn kênh (Multiplexer - MUX) 2.1. Giới thiệu

- MUX $2^n \rightarrow 1$ là hệ tổ hợp có <u>nhiều ngõ vào</u> nhưng chỉ có <u>1 ngõ ra</u>. Ngõ vào gồm 2 nhóm: m ngõ vào dữ liệu (data input) và n ngõ vào lựa chọn (select input).



- Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu D_i sẽ được chọn đưa đến ngõ ra. $(m=2^n)$








Để thiết kế 1 mạch đa hợp có N=16 tín hiệu $(0 \to 15)$ thì mỗi tín hiệu ta gán cho nó 1 địa chỉ có chiều dài là n bít sao cho $2^n \ge N$, với n nhỏ nhất và ta có thể nói: mỗi tín hiệu là 1 hàm số AND của tín hiệu đó, và n bít địa chỉ mà ta gán cho nó.


Nhưng mạch đa hợp có kênh truyền chung Y dưới dạng lần lượt nối tiếp nên Y chính là ngõ ra của các hàm OR, với các ngõ vào là các ngõ ra của các hàm AND ở trên.


Ta thêm một ngõ điều khiển để cho phép đa hợp hay không.













3. Bộ giải đa hợp/ phân kênh (DEMUX) 3.1. Giới thiệu


- Bộ DEMUX 1→2ⁿ có chức năng thực hiện hoạt động ngược lại với bộ MUX. Mạch có 1 ngõ vào dữ liệu, n ngõ vào lựa chọn và 2^n ngõ ra.




- Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu D sẽ được đưa đến ngõ ra Y_i .

37









4. Bộ so sánh độ lớn (Comparator)

4.1. Giới thiệu

- Bộ so sánh là hệ tổ hợp có nhiệm vụ so sánh 2 số nhị phân không dấu A và B (mỗi số n bit).
- Bộ so sánh có 3 ngõ ra (A>B), (A=B) và (A<B); chỉ có 1 ngõ ra tích cực theo kết quả so sánh.




* Bộ so sánh 1 bit:



Ngô	vào	Ngô ra so sánh			
Α	В	A > B	A = B	A < B	
0	0	0	1	0	
0	1	0	0	1	
1	0	1	0	0	
1	1	0	1	0	

* Bộ so sánh 3 bit:

A: A₂ A₁ A₀ B: B₂ B₁ B₀



Sử dụng biến trung gian:


$$x_i = \overline{A_i \oplus B_i}$$
 $(i = 0, 1, 2)$


$$(A = B) = x_2 x_1 x_0$$

$$(A > B) = A_2 \overline{B}_2 + x_2 A_1 \overline{B}_1 + x_2 x_1 A_0 \overline{B}_0$$

$$(A < B) = \overline{A}_2 B_2 + x_2 \overline{A}_1 B_1 + x_2 x_1 \overline{A}_0 B_0 = \overline{(A = B) + (A > B)}$$

43






III. Mạch giải đa hợp

Ta thấy rằng mạch giải mã và mạch giải đa hợp có cấu tạo hoàn toàn giống nhau nên nhiều IC được chế tạo dùng chung cho cả hai chức năng này.

Mạch giống mạch giải mã có thêm đường Y



\mathbf{c}_1	\mathbf{c}_2	$\mathbf{y_1}$	\mathbf{y}_2	\mathbf{y}_3	y ₄
0	0	X		0	0
0	1	0	X	0	0
1	0	0	0	X	0
1	1	0	0	0	X


Phương trình logic các ngỗ ra: $y_1 = \overline{c_1} \ \overline{c_2} .x$


$$y_1 = \overline{c_1} \overline{c_2}.x$$

$$y_2 = \overline{c_1} \underline{c_2}.x$$

$$y_3 = \overline{c_1} \overline{c_2}.x$$

$$y_4 = \overline{c_1} \underline{c_2}.x$$






Thiết kế mạch tổ hợp dùng các MSI đa hợp

Các mạch đa hợp với hoạt động logic có thể dùng để thiết kế mạch tổ hợp.

Ưu điểm:

- Không cần đơn giản biểu thức logic
- Tối thiểu hoá số IC sử dụng
- Dễ thiết kế

	Vào	Ra
(C B A	Y
(0 0	0
(0 1	1
() 1 0	0
() 1 1	1
	0 0	1
	0 1	0
	1 1 0	1
	1 1 1	0



Vd: Thiết mạch tổ hợp 4 biến số

	1	/ào		Ra
D	C	В	A	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1


Cách 1:


Dùng đa hợp 16:1

Ngõ ra Y là đảo của dữ liệu vào




- Ngõ dữ liệu mang số bằng với số thứ tự ở bảng sự thật mà Y=0 lên cao
 - Ngô dữ liệu mang số bằng với số thứ tự ở bảng sự thật mà Y=1 xuống thấp





Cách 2:


- Dùng đa hợp 8:1
- Chia bảng sự thật thành từng đôi
- Nối ngõ vào B, C, D đến các ngõ vào chọn S0, S1, S2
- ➤ Liên hệ ngõ vào A ngõ ra Y: có 4 trạng thái 0, 1, Ā, A
- Nhận xét ngô ra Y cho mỗi tổ họp của B, C, D
- Nối ngô vào A đến các ngô vào dữ liệu của đa hợp 8:1 một cách phù hợp





IC giải đa hợp làm chức năng giải mã


Khi ngõ vào S không được dùng như ngõ vào dữ liệu nối tiếp mà như ngõ vào cho phép, các ngõ vào chọn C, B, A được dùng như các ngõ vào dữ liệu và các ngõ ra vẫn là các ngõ ra bình thường thì mạch giải mã đa hợp hoạt động như mạch giải mã.

Xét IC 74138 là mạch giải mã thông dụng












Mạch hoạt động khi áp dữ liệu nối tiếp S ở ngõ cho phép \overline{E}_{2A} , giữ ngõ \overline{E}_{2B} ở thấp hoặc ngược lại, đồng thời giữ ngõ E_1 ở cao. Lúc bấy giờ dữ liệu nối tiếp vào ở S và ra ở một trong các ngõ ra tùy thuộc vào giá trị thập phân của mã chọn CBA.







2. Truyền dữ liệu nối tiếp

Với mô hình trên có thể dùng để thực hiện việc truyền dữ liệu nối tiếp. VD: truyền dữ liệu từ máy tính đến máy tính hay máy tính đến máy in.

Hệ thống truyền dữ liệu nối tiếp có 16 kênh vào và 16 kênh ra (h9.48).