

MachineGuard

Sistema Embarcado de Manutenção Preditiva para Motores Rotativos

DSP Embarcado • Detecção de Anomalias • Edge Computing sem Infraestrutura

Versão	DCP v1.4 — março 2026
MCU Principal	ESP32-S3 N16R8 — dual-core Xtensa LX7 16 MB flash 8 MB PSRAM
Motor de Demo	Equacional EA2-80-B3/4 trifásico + encoder com imã no acoplamento
Orçamento	≈ R\$ 239 (Tier 1+2) — margem R\$ 261 — teto R\$ 500
Prazo	25/09/2026 — FETIN 2026
TRL Alvo	TRL 5–6 — Protótipo funcional validado em ambiente relevante

Troca de motor e acelerômetro: revisar documento!

Sumário

Sumário	1
1. Problemática e Solução	2
1.1 O Problema.....	2
1.2 Por que Vibração — e não só Temperatura?	2
1.3 A Solução	2
1.4 Como Funciona — Prévia Técnica	2
1.5 Diferenciais Técnicos	3
2. Arquitetura do Sistema.....	3
2.1 Visão Geral.....	3
2.2 Barramentos e Periféricos.....	4
2.3 Pipeline DSP	4
2.4 Parâmetros do Z-score EMA.....	5
2.5 Alocação de Memória — Buffers DSP.....	5
2.6 Watchdog e Recovery	5
2.7 Saida DAC — Osciloscópio	6
3. Componentes e Custo	6
Tier 1 — Essenciais.....	7
Tier 2 — Importantes para TRL-5/6	7
Tier 3 — Pós-FETIN ou se sobrar tempo	7

4. Estratégia de Demonstração	8
4.1 Princípio.....	8
4.2 Mecanismo de Injeção de Falha	8
4.3 Roteiro de 4 Estados.....	8
5. Riscos.....	9
6. Mapa de Pinos GPIO	9
7. Diagrama de Hardware	11
8. Diagrama de Firmware.....	12
9. Design das Telas	12
10. Caminhos Acadêmicos - Hipotéticos.....	13
11. Histórico de Versões	14

1. Problemática e Solução

1.1 O Problema

Motores elétricos representam cerca de 70% do consumo de energia elétrica na indústria e são responsáveis por uma parcela significativa das paradas não planejadas. Falhas mecânicas — como desbalanceamento de rotor, desalinhamento de eixo e desgaste de rolamentos — não ocorrem de forma instantânea. O processo de degradação se desenvolve ao longo de dias ou semanas, gerando assinaturas consideravelmente distintas no espectro de vibração muito antes de qualquer consequência catastrófica.

O problema não é a ausência de tecnologia para detectar essas assinaturas: e a ausência de acesso a ela. Sistemas profissionais de monitoramento contínuo como SKF Enlight, Emerson AMS e TRACTIAN custam entre R\$ 8.000 e R\$ 40.000 por ponto de monitoramento, tornando inviável a instrumentação de parques com dezenas ou centenas de motores de médio porte. O resultado prático é que a maior parte da indústria ainda opera em regime reativo — troca o equipamento depois da falha — ou em manutenção preventiva por calendário, que desperdiçam tanto peças quanto paradas desnecessárias.

Existe, portanto, uma lacuna técnica e econômica real: sistemas de detecção precoce baseados em vibração são comprovadamente eficazes, mas permaneceram historicamente restritos a grandes operações com orçamento de instrumentação elevado.

1.2 Por que Vibração — e não só Temperatura?

Temperatura é o sensor mais comum em sistemas de proteção de motores, mas detecta problemas apenas quando o dano já é severo e a dissipação térmica já é mensurável. Vibração captura a deterioração mecânica em estágio inicial: um desbalanceamento de rotor, por exemplo, gera uma componente de força em 1xRPM que aparece como pico isolado no espectro FFT e eleva o RMS de aceleração muito antes de qualquer elevação de temperatura.

Os dois canais cobrem fases distintas do ciclo de degradação. Vibração detecta o início da anomalia; temperatura confirma a progressão do dano. No Machine Guard, o DS18B20 está presente justamente para evidenciar esse diferencial durante a demonstração: enquanto a vibração já dispara alerta, a temperatura permanece estável — o que reforça a narrativa de detecção precoce.

1.3 A Solução

O MachineGuard demonstra que os indicadores de manutenção preditiva — kurtosis, FFT espectral, baseline adaptativo — podem ser calculados inteiramente em um ESP32-S3, com custo de hardware inferior a R\$ 250 por ponto de monitoramento. Instalação não invasiva (fixação magnética do acelerômetro durante protótipo), sem gateway, sem nuvem, sem assinatura. O sistema funciona air-gapped.

O objetivo do projeto não é replicar um sistema comercial em escala reduzida. E provar, de forma tecnicamente rigorosa e reproduzível, que a detecção precoce de falhas mecânicas é viável em hardware de baixo custo com processamento edge — e tornar esse raciocínio transparente para o operador em tempo real.

1.4 Como Funciona — Prévia Técnica

O acelerômetro LIS3DH coleta dados de vibração a 5 kHz via SPI com DMA — transferência direta para memória sem ocupar CPU. Um pipeline DSP roda continuamente no Core 0 do ESP32-S3 (prioridade máxima, isolado de I/O):

- Janela de Hanning sobre 1024 amostras elimina vazamento espectral antes da FFT.
- FFT de 1024 pontos via ESP-DSP com instruções SIMD Xtensa LX7 — resolução de 5 Hz/bin a 5 kHz de amostragem.
- Kurtosis, RMS e fator de crista calculados sobre as amostras brutas — indicadores complementares de energia e impulsividade.
- Rastreamento do bin 1xRPM no espectro FFT, com RPM medido em hardware pelo PCNT (Pulse Counter) do ESP32-S3.
- Baseline adaptativo por EMA (média exponencial móvel) aprende o comportamento normal de cada motor individualmente. Z-score mede o desvio em relação a esse baseline.
- Votação 2 de 3: alerta disparado apenas quando pelo menos dois dos três indicadores (kurtosis, RMS, bin 1xRPM) superam simultaneamente o threshold de 2,5 sigma — reduzindo falsos positivos.

O resultado é exibido em display TFT 320x240 com quatro telas navegáveis (dashboard, espectro FFT, forma de onda, histórico SD) e saída analógica via DAC externo para visualização direta em osciloscópio.

1.5 Diferenciais Técnicos

Frente a sistemas profissionais como TRACTIAN, o MachineGuard apresenta os seguintes diferenciais:

- Processamento 100% embarcado, sem dependência de nuvem, gateway ou conectividade permanente. Funciona em ambientes industriais sem infraestrutura de rede.
- Transparência algorítmica total: o operador vê no display os valores brutos de Z-score, espectro FFT e estado do baseline — não uma classificação opaca. Isso é deliberado e pedagogicamente relevante.
- Baseline adaptativo por motor: o sistema aprende o comportamento normal do motor específico em que está instalado, sem necessidade de catalogação previa ou parâmetros de fábrica.
- Custo aproximadamente 100 vezes menor: R\$ 239 de hardware vs R\$ 8.000–40.000 por ponto de monitoramento nos sistemas profissionais.
- Demonstração física reproduzível: falha injetada por massa excêntrica removível (parafuso M5) — determinística, reversível, repetível sem dependência de componente defeituoso ao vivo.

1.6 Problemas documentados

Abaixo, contém fontes e notícias envolvendo a problemática que o projeto foca:

O custo de paradas não planejadas:

[Industrial downtime costs up to \\$500,000 per hour and can happen every week](#) - Estudo da ABB comprova que paradas não planejadas custam no mínimo \$10.000 por hora, e em média \$125.000.

[The Hidden Cost of Unplanned Downtime in Manufacturing](#) - As 500 maiores empresas do mundo perdem cerca de US\$ 1,4 trilhão anualmente por paradas não planejadas — equivalente a 11% de suas receitas totais.

Origem do problema

[When Your Motor Fails, Profits Evaporate: The Real Cost of Industrial Motor Repair](#) - Análise de dados de falhas em 240 clientes industriais: rolamentos estão envolvidos em mais de 51% das falhas de motores. Cerca de 56% de todas as falhas de motores são de natureza mecânica. Aproximadamente 70% das falhas de motores decorrem de estresse mecânico e elétrico causado por cargas desequilibradas.

Custo de deixar a falha evoluir

[When Your Motor Fails, Profits Evaporate: The Real Cost of Industrial Motor Repair](#) -

ROI

[How Predictive Maintenance Drives Cost Savings](#) - Praticamente todas, algo em torno de 95%, empresas que instalam sistemas que envolvem análise pela vibração atingem o payback(servi) antes do primeiro ano de uso

A adoção ainda não aconteceu:
[How Predictive Maintenance Drives Cost Savings](#) - Um terço das empresas não modernizou seus sistemas de motores ou acionamentos nos últimos dois anos — caracterizado pela ABB como "uma crise silenciosa".

2. Arquitetura do Sistema

2.1 Visão Geral

Arquitetura de chip único. O ESP32-S3 N16R8 realiza toda a cadeia de processamento: aquisição via SPI DMA, pipeline DSP, detecção de anomalia, saída DAC, renderização TFT e publicação MQTT. A divisão de núcleos é rígida e documentada como decisão de arquitetura:

- Core 0 — DSP exclusivo: pipeline de aquisição e processamento em prioridade máxima (FreeRTOS). Nunca realiza operações de I/O.
- Core 1 — I/O: display TFT, escrita em SD card, DAC MCP4725 via I2C, publicação MQTT, leitura do DS18B20 e leitura do registrador PCNT.

Comunicação entre núcleos via filas FreeRTOS — sem variáveis globais compartilhadas sem proteção.

2.2 Barramentos e Periféricos

Barramento	Periféricos	Observação
SPI2	LIS3DH + SD Card	CS separados por GPIO. LIS3DH prioritário no Core 0. Buffer DMA de 1024 amostras.
SPI3	ILI9341 (exclusivo)	Bus dedicado ao display. Sem compartilhamento com sensores. Core 1.
I2C	MCP4725 DAC	400 kHz. Sempre no Core 1. DAC nunca chamado a partir do Core 0.
1-Wire	DS18B20	1 pino de dados. Temperatura de mancal. Leitura periódica no Core 1.
PCNT (hardware)	ímã de neodímio (disco 6×3 mm) no acoplamento + sensor Hall A3144	Contagem de pulsos em hardware. Zero interrupções de CPU. Leitura do registrador a cada 100 ms no Core 1 para cálculo de RPM.

2.3 Pipeline DSP

Etapa	O que faz	Por que importa
1 — DMA	LIS3DH via SPI DMA 5 kHz. Buffer 1024 amostras.	CPU zero durante transferência. Sem perda de amostras. Triggado por timer de hardware.
2 — Hanning	Janela cosseno sobre as 1024 amostras.	Elimina vazamento espectral. Picos ficam estreitos e localizados no espectro.
3 — FFT	ESP-DSP SIMD Xtensa LX7. 1024 pts.	Resolução 5 Hz/bin a 5 kHz. Buffers com <code>__attribute__((aligned(16)))</code> obrigatório para SIMD.
4 — Kurtosis	$K = E[(x-\mu)^4] / \sigma^4$ sobre amostras brutas.	Detecta impactos e nao-gaussianidade. Normal ~3. Defeito mecânico tipicamente >4-5.
5 — RMS	Raiz da média dos quadrados.	Energia total de vibração. Primeiro indicador a subir com desbalanceamento crescente.
6 — Crista	CF = pico / RMS.	Complementa kurtosis para defeitos avançados. Sensível a impactos isolados.
7 — Bin 1xRPM	Amplitude do bin FFT na frequência de rotação medida pelo PCNT.	Assinatura específica de desbalanceamento. Cresce proporcionalmente a massa excêntrica.
8 — Z-score EMA	EMA adaptativo sobre cada indicador + votação 2 de 3.	Aprende o comportamento normal do motor. Alerta quando 2/3 indicadores superam 2,5 sigmas simultaneamente.

2.4 Parâmetros do Z-score EMA

A tabela abaixo descreve os parametros do sistema de detecção adaptativo e seu estado atual de definição:

Parâmetro	Valor / Estado	Observação
Alpha (medias e variâncias)	A calibrar	Calibração empírica com motor real durante desenvolvimento. Não há valor fixo pré-definido.
Warm-up (amostras mínimas)	~1800 amostras	Aproximadamente 3 minutos a 10 Hz de ciclo DSP. Independentemente do valor de alpha.
Threshold de alerta	2,5 sigma	Valor fixo. Independente do alpha e do warm-up.
Política de votação	2 de 3	Kurtosis, RMS e bin 1xRPM devem superar o threshold simultaneamente para disparar alerta.
Tier 3 — Isolation Forest	Mes 4+	Camada confirmativa sobre o pipeline determinístico. Treinado offline com dados reais. Inferência embarcada via micromlgen.

2.5 Alocação de Memória — Buffers DSP

Com 8 MB de PSRAM OPI disponível no N16R8, os buffers de processamento são alocados em PSRAM via `heap_caps_malloc(MALLOC_CAP_SPIRAM)`, liberando a DRAM interna para o stack das tasks FreeRTOS e estruturas de controle. Buffers que alimentam diretamente as instruções SIMD do ESP-DSP são declarados estáticos em DRAM com `__attribute__((aligned(16)))` — requisito hardware do Xtensa LX7 para o caminho rápido da FFT.

⚠ Buffers FFT não alinhados em 16 bytes causam exceção silenciosa ou queda de performance sem mensagem de erro. Assert de alinhamento obrigatório no startup do pipeline.

2.6 Watchdog e Recovery

O Task Watchdog Timer (TWDT) do FreeRTOS é habilitado no Core 0 com timeout configurado acima do tempo máximo esperado para um ciclo completo do pipeline DSP. Se o pipeline travar — por qualquer razão — o TWDT dispara reset automático do sistema, evitando que o dispositivo permaneça em estado silenciosamente inválido durante a demonstração.

O Core 1 opera com watchdog independente. Reset de qualquer núcleo reinicia o sistema completo; o baseline é preservado em NVS flash e recuperado na inicialização.

2.7 Saída DAC — Osciloscópio

O ESP32-S3 não possui DAC nativo. Saída analógica via MCP4725 (I2C, 12 bits, Core 1). Filtro FIR passa-banda centrado em 1xRPM aplicado no domínio DSP antes de escrever no DAC. Motor saudável: amplitude baixa e constante. Motor desbalanceado: senoidal crescente em frequência proporcional ao RPM, visível diretamente no osciloscópio — diferencial visual de alto impacto durante a demonstração.

3. Componentes e Custo

Tier 1 — Essenciais

Componente	Modelo	Custo	Observação
Acelerômetro	LIS3DH breakout SPI	R\$ 22	SPI DMA a 5 kHz. ODR 5.376 kHz. Fixação magnética no protótipo.
DAC Externo	MCP4725 I2C 12-bit	R\$ 12	ESP32-S3 sem DAC nativo. Saida para osciloscópio via filtro FIR 1xRPM.
Display TFT	ILI9341 2.8" SPI sem touch	R\$ 45	320x240 px. SPI3 exclusivo. LovyanGFX com sprite off-screen via PSRAM.
LED RGB	LED 5mm RGB	R\$ 5	Verde = OK Amarelo = Atenção Vermelho = alerta Azul = Warm-up.
Passivos e Conectores	Resistores, caps, JST, headers	R\$ 20	Pull-ups, filtros, proteção ESD.
Fonte 5V 2A USB-C	Carregador USB-C 10W	R\$ 20	Alimentação do sistema embarcado.

Tier 2 — Importantes para TRL-5/6

Componente	Modelo	Custo	Observação
Temperatura	DS18B20 impermeável	R\$ 10	1-Wire. Evidência que temperatura não detecta antes da vibração durante a demo.
SD Card Modulo	SPI 3.3V lateral	R\$ 15	Log CSV offline. Slot acessível sem abrir enclosure. Compartilha SPI2 com LIS3DH (CS separados).
PCB	JLPCB 2 camadas	R\$ 25	Versão FETIN. Pedido no mês 6 (frete ~18 dias).

Tier 3 — Pós-FETIN ou se sobrar tempo

Componente	Modelo	Custo	Observação
Sensor Corrente DC	ACS712	R\$ 15	Não essencial para a demo. Potencial futuro para FactoryEdge.
Isolation Forest (ML)	micromlgen + sklearn PC	R\$ 0	Treinado offline com dados reais. Inferência embarcada. Features definidas no mês 4.

Total Tier 1+2 (ESP32-S3 próprio, deduzido): ≈ R\$ 239 Margem disponível: ≈ R\$ 261

4. Estratégia de Demonstração

4.1 Princípio

A falha é injetada de forma controlada e reversível. O visitante pode repetir o ciclo completo quantas vezes quiser — o resultado é sempre o mesmo porque a física é determinística. Não há dependência de rolamento defeituoso se comportar bem ao vivo.

4.2 Mecanismo de Injeção de Falha

Peca em PLA acoplada ao eixo frontal do RS-775. Dois furos M5 simétricos posicionados a ~20 mm do centro geométrico. Estado balanceado: parafusos M5 idênticos nos dois furos. Estado desbalanceado: remoção de um parafuso (~4-5 g de massa).

A massa excêntrica produz força centrífuga proporcional ao quadrado do RPM, gerando vibração em 1xRPM — frequência fundamental de desbalanceamento. O pico aparece como componente isolada e crescente no espectro FFT, previsível e proporcional a massa removida.

Fixação do LIS3DH: ima de neodímio durante o protótipo (praticidade de instalação). Parafuso M2 na carcaça metálica do RS-775 para a versão FETIN (rigidez e repetibilidade de medição).

4.3 Roteiro de 4 Estados

Estado	Ação	Sistema mostra	Avaliador observa
1 — Saudável	Motor ligado. Warm-up ativo.	Kurtosis ~3, RMS baixo, LED verde. Osciloscópio: amplitude baixa.	Sistema aprendendo baseline. Indicadores estáveis e interpretáveis.
2 — Injeção	Remove parafuso M5 (~3 s).	Pico FFT em 1xRPM cresce. Kurtosis e RMS sobem. LED vermelho em 10-15 s.	Alerta disparado. Osciloscópio mostra amplitude crescendo na frequência de rotação.
3 — Variação de RPM	Ajusta tensão na fonte variável.	Pico 1xRPM se desloca no espectro proporcionalmente ao RPM lido pelo PCNT.	Rastreamento em tempo real. Validação do encoder + PCNT.
4 — Recuperação	Recoloca o parafuso M5.	Em 15-20 s todos os indicadores retornam ao verde.	Sistema responde a remoção da falha. Não é alarme travado — e detecção real.

5. Riscos

Risco	Prob.	Impacto	Mitigação
SIMD alinhamento — crash silencioso no pipeline DSP	Média	Alto	aligned(16) em todos os buffers FFT. Assert de alinhamento no startup. Teste unitário com sinal sintético no mês 1.
Pipeline DSP não convergindo dentro do prazo	Baixa	Alto	Validar FFT + kurtosis com sinal simulado antes de qualquer hardware externo.
Conflito SPI2 (CS mal gerenciado entre LIS3DH e SD)	Média	Alto	GPIOs CS separados. Firmware nunca ativa dois CS simultaneamente. Mutex por barramento.
MCP4725 chamado a partir do Core 0 (violação de arquitetura)	Baixa	Médio	DAC exclusivo do Core 1. Revisão de código antes de cada merge.
Travamento silencioso do pipeline na FETIN	Baixa	Alto	TWDT habilitado no Core 0. Reset automático. Baseline preservado em NVS flash.
Escopo creep durante o desenvolvimento	Alta	Alto	Novas funcionalidades registradas em lista discutida após a FETIN sem discussão de viabilidade imediata.
Wi-Fi congestionado na FETIN	Alta	Baixo	Hotspot dedicado. SD card garante log completo offline. MQTT e opcional.

6. Mapa de Pinos GPIO


A definir após confirmação do esquemático. Inserir tabela com mapeamento completo dos GPIOs do ESP32-S3 N16R8, incluindo restrições de strapping e pinos reservados.

GPIO	Componente	Periférico	Função	Core	Observação
0	Botão BOOT (placa)	GPIO In	BOOT	-	Ligado ao botão Boot. Pode ser lido em software. Não conectar cargas durante inicialização.
1	ILI9341 DC	SPI3	Data/Command	1	Define se os dados enviados são comandos ou pixels.
2	— LIVRE —	—	—	—	STRAPPING PIN. Não usar como CS ou saída ativa no boot. Reservar ou usar com pull-up externo.
3	ILI9341 CS	SPI3	Chip Select	1	CS exclusivo do display. Movido do GPIO 2 para evitar conflito de strapping.
4	ILI9341 RST	SPI3	Reset HW	1	Reset via hardware do display.
5	DS18B20	1-Wire	Data	1	Leitura periodica de temperatura de mancal no Core 1.
6	Sensor Hall	PCNT	Pulse Input	1	Contagem de pulsos em hardware. Zero interrupcoes de CPU. RPM calculado a cada 100 ms.
7	LED Status Extra	GPIO Out	On/Off	1	Indicador de placa energizada.
8	LIS3DH INT1	GPIO In	Data Ready	0	RESERVADO. Pino de interrupção do acelerômetro. Usar como trigger de DMA se necessário.
9	SD Card CS	SPI2	Chip Select	0	CS independente. Separacao critica para evitar conflito com LIS3DH no mesmo barramento.
10	LIS3DH CS	SPI2	Chip Select	0	CS independente. Acesso via DMA no Core 0, prioridade máxima.
11	LIS3DH + SD (MOSI)	SPI2	MOSI	0	Linha compartilhada. CS separados garantem isolamento.
12	LIS3DH + SD (SCK)	SPI2	SCK	0	Relógio do barramento SPI2 compartilhado.
13	LIS3DH + SD (MISO)	SPI2	MISO	0	Linha de retorno compartilhada.
14	— LIVRE —	—	—	—	Disponível para expansao futura (ex: ACS712 Tier 3).
15	Botao A	GPIO In	HMI Input	1	Pull-up interno habilitado. Navegacao de telas.
16	Botao B	GPIO In	HMI Input	1	Pull-up interno habilitado. Pause / modo debug.
17	MCP4725 SDA	I2C	SDA	1	DAC externo 12-bit. Saida analogica para osciloscopio.
18	MCP4725 SCL	I2C	SCL	1	Clock I2C a 400 kHz. Nunca acessar a partir do Core 0.
19	USB D- (interno)	USB	D-	—	RESERVADO INTERNO. Pino USB nativo do ESP32-S3. Nao usar.

20	USB D+ (interno)	USB	D+	—	RESERVADO INTERNO. Pino USB nativo do ESP32-S3. Nao usar.
21	— LIVRE —	—	—	—	Disponivel para expansao futura.
35	PSRAM OPI (interno)	SPI (interno)	OPI PSRAM	—	RESERVADO INTERNO. Comunicacao com os 8 MB de PSRAM OPI do N16R8. Nao disponivel.
36	PSRAM OPI (interno)	SPI (interno)	OPI PSRAM	—	RESERVADO INTERNO. Idem GPIO 35.
37	PSRAM OPI (interno)	SPI (interno)	OPI PSRAM	—	RESERVADO INTERNO. Idem GPIO 35.
38	LED RGB (placa v1.1)	GPIO Out	RGB LED	1	LED nativo do DevKitC-1 v1.1. Verde=OK, Amarelo=warm-up, Vermelho=alerta.
39	— LIVRE —	—	—	—	Disponivel para expansao futura.
40	ILI9341 SCK	SPI3	SCK	1	Clock exclusivo do display. Bus SPI3 isolado de sensores.
41	ILI9341 MOSI	SPI3	MOSI	1	Dados para o display.
42	ILI9341 MISO	SPI3	MISO	1	Opcional / NC. Display write-only na pratica. Pode ser deixado sem conexao.
43	UART0 TX (USB-UART)	UART	U0TXD	—	RESERVADO. Conversor USB-to-UART para gravacao e monitor serial.
44	UART0 RX (USB-UART)	UART	U0RXD	—	RESERVADO. Idem GPIO 43.
45	— LIVRE —	—	—	—	Disponivel. Atencao: strapping pin no boot (nível logico afeta voltagem interna). Usar com cautela.
46	— LIVRE —	—	—	—	Disponivel para expansao futura.
47	— LIVRE —	—	—	—	Disponivel para expansao futura.
48	— LIVRE —	—	—	—	Disponivel. No DevKit v1.0 era o LED RGB — na v1.1 migrou para GPIO 38, liberando este pino.

7. Diagrama de Hardware

A definir. Inserir diagrama esquemático com todos os periféricos, barramentos e conexões de alimentação.



8. Diagrama de Firmware

definir. Inserir diagrama de arquitetura do firmware: tasks FreeRTOS, filas de comunicação entre núcleos, pipeline DSP e fluxo de I/O.



9. Design das Telas

A definir. Inserir mockups das 4 telas TFT (320x240 px): Dashboard, FFT Spectrum, Waveform e Histórico SD.



10. Histórico de Versões

Versão	Data	Descrição
DVP 1.0	2025	Versão inicial: ESP32-S3 + LIS3DH, pipeline DSP, demo por desbalanceamento, orçamento <= R\$ 500.
DVP 1.1	Mar 2026	Correção erro DAC (MCP4725). Encoder 775-P16. Motor RS-775 definido. SCT-013 removido. ACS712 e Isolation Forest para Tier 3. 4 telas TFT. Roteiro 4 estados.
DCP 1.2	Mar 2026	Documento renomeado DVP -> DCP. Diferenciais vs TRACTIAN formalizados. Caminhos acadêmicos adicionados (INCITEL, SBESC).
DCP 1.3	Mar 2026	Telas TFT v2 finalizadas (320x240 px). Base demo formato L documentada (MDF + suportes PLA + borracha antivibração + enclosure). Parametros EMA documentados.
DCP 1.4	Mar 2026	Seções de equipe, orientador, setup físico e interface removidas. Modulo N16R8 confirmado (16 MB flash, 8 MB PSRAM OPI). GPIO interrupt substituído por PCNT em hardware. Alocação de memória

	DSP e TWDT documentados. Tópico 1 expandido com problemática, solução e diferenciais técnicos. 4 tópicos de artefatos visuais adicionados.
--	--