

การทดลองที่ 1 ลอจิกเกต (Logic Gates)

วัตถุประสงค์

1. เพื่อให้นักศึกษาสามารถใช้งานเครื่องมือและอุปกรณ์ สำหรับการทดสอบวงจรดิจิทัลเบื้องต้นได้
2. เพื่อให้นักศึกษาเข้าใจการทำงานของไอซีลอจิกเกตพื้นฐาน
3. เพื่อให้นักศึกษาฝึกใช้งานโปรแกรมทูลช่วยการออกแบบวงจรดิจิทัลเป็น

บทนำ

Logisim : โปรแกรมจำลองการทำงานวงจรดิจิทัล

เป็นโปรแกรมที่ใช้ในการศึกษาและออกแบบวงจรดิจิทัล พัฒนาโดย Dr. Carl Burch สามารถใช้งานได้ง่าย, เป็นโปรแกรมที่ช่วยเรียนรู้ และทดลองวงจร ดิจิตอล ที่นิยมใช้กันใน มหาวิทยาลัย ทั่วโลกตัวโปรแกรมมีขนาดเล็กและทำงานโดยไม่จำเป็นต้องติดตั้งโปรแกรม สามารถ [Download ได้จาก](#)



<https://sourceforge.net/projects/circuit/>

วิธีการใช้งาน (สามารถดูได้จาก <https://youtu.be/mCkkM-V7NUY>)



ส่วนที่ 1 : ทดลองการทำงานของวงจรที่สร้างขึ้น			
วงจรที่ทดลองคือ Half adder circuit มี Truth table ตามข้างล่างนี้			
Input		Output	
A	B	S	Co
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

แบบที่1 ทดลองสร้างการทำงานวงจรที่สร้างขึ้น



1. Click เลือก Gate ที่จะใช้งาน และนำมาวางที่หน้าจอ





2. สร้าง input pin และตั้งชื่อ




3. สร้าง output pin และตั้งชื่อ



4. เชื่อม input เข้า gate และ output ออกจาก gate



5. Click เพื่อทำการสวิตช์ค่า




ส่วนที่ 2 : ให้ Logisim สร้างวงจรจาก Truth table ที่ต้องการ

วงจรที่ทดลองคือ Half adder circuit มี Truth table ตามข้างล่างนี้


Input		Output	
A	B	S	Co
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

แบบที่ 2 ให้ Logisim สร้างวงจรจาก Truth Table ที่กำหนดมา


1. สร้าง input pin ,output pin และตั้งชื่อ




2. Click ขวาที่ main และเลือก analyze circuit





3. Click เพื่อตรวจสอบค่า input และ output



4. Click เพื่อกำหนดค่า table ให้ครบทุกตัว



5. กด build circuit และเลือกรูปแบบ gate ที่ต้องการใช้ จากนั้นกด ok จะได้วงจรออกมา



ในการทดลองนี้นักศึกษาจะได้ฝึกการใช้งานเครื่องมือและรู้จักกับอุปกรณ์ไอซีลอจิกเกตเบื้องต้น โดยเครื่องมือที่ใช้คือ ลอจิกเทรนเนอร์ (Logic Trainer) สำหรับไอซีลอจิกเกตที่ใช้ทดลองเป็นชนิด AND, OR, NOT (Inverter), XOR และ NAND



รูปที่ 1 ลอจิกเทรนเนอร์

Logic Trainer

1. **Power Supply** เป็นส่วนจ่ายแรงดันให้กับอุปกรณ์ที่ใช้ในการทดลอง แรงดันที่จ่ายมี 4 ระดับคือ +5V, -5V, +12V และ -12V ส่วน 0V คือ Ground (GND) สำหรับในการทดลองนี้เราใช้แรงดัน **+5V เท่านั้น** หากในวงจรที่นักศึกษาทำล้งต่อเกิดการลัดวงจรวงจรป้องกันจะทำงาน ดวงไฟโอเวอร์โหลด (Overload) จะสว่างขึ้น นักศึกษาต้องรีบปลดสายจากวงจรที่เชื่อมต่อกับ Power Supply แล้วกดปุ่ม รีเซ็ต (Reset) หรือปิดเครื่องแล้วเปิดใหม่ แล้วตรวจสอบหาสาเหตุที่ทำให้เกิดการลัดวงจร

2. **Logic Switch** เป็นส่วนที่ใช้ป้อนอินพุตให้กับวงจรลอจิก ประกอบด้วยสวิตช์โยกและดวงไฟแสดงสถานะจำนวน 8 หลัก จาก 0 ถึง 7




- โยกสวิตช์ไปที่ ON เพื่อป้อนอินพุตลอจิก “1” (แรงดัน 5V) ให้กับวงจร โดยไฟแสดงสถานะสีแดงจะสว่าง
- โยกสวิตช์ไปที่ OFF เพื่อป้อนอินพุตลอจิก “0” (แรงดัน 0V) ให้กับวงจร โดยไฟแสดงสถานะสีเขียวจะสว่าง




3. **Logic Monitor** เป็นส่วนที่ใช้ตรวจสอบค่าลอจิก โดยใช้หลอดไดโอดเปล่งแสง (LED) จำนวน 8 หลอดสำหรับแสดงผล

- หาก LED สว่างเป็นสีแดง ผลลัพธ์คือลอจิก “1”
- หาก LED สว่างเป็นสีเขียว ผลลัพธ์คือลอจิก “0”
- หาก LED ไม่ติด หมายถึงไม่มีแรงดัน

ไอซีลอจิกเกต (Integrated Circuit Logic Gates)


ภายในไอซีลอจิกเกตจะบรรจุเกตต่างๆ ได้แก่ AND, OR, NOT และ XOR เป็นต้น โดยไอซีลอจิกเกตมีมากมายหลายชนิดและหลากหลายแบบ ในการทดลองนี้จะให้นักศึกษารู้จักไอซีลอจิก 6 ชนิดคือ

ลำดับ	สัญลักษณ์/เบอร์ไอซี	Truth Table	รายละเอียด															
1		<table><tr><th>a</th><th>b</th><th>y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	a	b	y	0	0	0	0	1	0	1	0	0	1	1	1	AND gate จากรูปมีสองอินพุต หนึ่งเอาต์พุต ลักษณะของเอาต์พุตมีค่าเป็น “1” ก็ต่อเมื่ออินพุตทั้งหมดเป็น “1” เท่านั้น กรณีอื่นๆ ค่าเอาต์พุตเป็น “0”
a	b	y																
0	0	0																
0	1	0																
1	0	0																
1	1	1																
2		<table><tr><th>a</th><th>b</th><th>y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	a	b	y	0	0	0	0	1	1	1	0	1	1	1	1	OR gate จากรูปมีสองอินพุต หนึ่งเอาต์พุต ลักษณะของเอาต์พุต มีค่าเป็น “0” ก็ต่อเมื่ออินพุตทั้งหมดเป็น “0” เท่านั้น กรณีอื่นๆ ค่าเอาต์พุตเป็น “1”
a	b	y																
0	0	0																
0	1	1																
1	0	1																
1	1	1																
3		<table><tr><th>a</th><th>y</th></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	a	y	0	1	1	0	NOT gate หรือ Inverter มีหนึ่งอินพุต หนึ่งเอาต์พุต ผลลัพธ์ของเอาต์พุตเป็นส่วนกลับจากอินพุต									
a	y																	
0	1																	
1	0																	


ลำดับ	สัญลักษณ์/เบอร์ไอซี	Truth Table	รายละเอียด															
4		<table><tr><th>a</th><th>b</th><th>y</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	a	b	y	0	0	1	0	1	1	1	0	1	1	1	0	NAND gate ลักษณะของสัญลักษณ์คล้ายกับ AND gate แต่ทางด้านเอาต์พุตเสมือนมี NOT gate เชื่อมต่ออยู่ภายใน ดังนั้นเอาต์พุตที่ได้มีลักษณะเป็นส่วนกลับของเป็น AND gate
a	b	y																
0	0	1																
0	1	1																
1	0	1																
1	1	0																
5		<table><tr><th>a</th><th>b</th><th>y</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	a	b	y	0	0	1	0	1	0	1	0	0	1	1	0	NOR gate ลักษณะของสัญลักษณ์คล้ายกับ OR gate แต่ทางด้านเอาต์พุตเสมือนมี NOT gate เชื่อมต่ออยู่ภายใน ดังนั้นเอาต์พุตที่ได้มีลักษณะเป็นส่วนกลับของ OR gate
a	b	y																
0	0	1																
0	1	0																
1	0	0																
1	1	0																
6		<table><tr><th>a</th><th>b</th><th>y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	a	b	y	0	0	0	0	1	1	1	0	1	1	1	0	XOR gate ย่อมาจาก Exclusive-OR gate ในรูปมีสองอินพุต หนึ่งเอาต์พุต ลักษณะของเอาต์พุตมีค่าเป็น “1” ก็ต่อเมื่ออินพุตไม่เข้าพวก และค่าเอาต์พุตเป็น “0” เมื่ออินพุตทุกตัวเป็น “0” ทั้งหมด หรือ อินพุตทุกตัวเป็น “1” ทั้งหมด
a	b	y																
0	0	0																
0	1	1																
1	0	1																
1	1	0																

ข้อควรทราบ


1. ก่อนลงมือทดลอง ต้องตรวจสอบความสมบูรณ์ด้านความปลอดภัย และการทำงานของอุปกรณ์และไอซีเสมอ!
2. ขา VCC รับแรงดันที่ป้อนให้แก่ไอซีขนาด +5V ส่วนขา GND เป็นขาราวด์ต่อกับ 0V หากต่อสลับขั้ว ไอซีอาจพังเสียหาย
3. ระดับลอจิก “0” (Low) มีแรงดันช่วง 0 - 0.5 V และระดับลอจิก “1” (Hi) มีแรงดันช่วง 2.5 – 5 V
4. การเชื่อมต่อวงจรบนโปรโตบอร์ดมีแนวการเชื่อมต่อในแนวตั้งกับแนวนอน สังเกตจากรูปที่ 2
5. ก่อนการต่อสายต้องตรวจสอบให้แน่ใจว่า ไอซีลอจิกเกตที่ใช้เป็นชนิดใด ขาหนึ่งอยู่ที่ทิศทางใดโดยตรวจสอบได้จากรูปที่ 2 รูปที่ 3 และรูปที่ 4
6. การถอดไอซีออกจากโปรโตบอร์ดให้ใช้ไขควงงัดด้านข้างของไอซีอย่างระมัดระวัง เพื่อป้องกันขาไอซีชำรุดและอุบัติเหตุบาดเจ็บจากขาไอซีที่มันแฉง
7. เมื่อนักศึกษาทดลองข้อใดสำเร็จถูกต้อง จึงให้อาจารย์ตรวจสอบการทำงานของวงจร และเซ็นใบตรวจซึ่งอยู่ท้ายเอกสารนี้



รูปที่ 2 ไดอะแกรมแสดงตัวอย่างการต่อวงจร




รูปที่ 3 แสดงตัวอย่างการต่อวงจร



รูปที่ 4 โครงสร้างภายในของไอซีลอจิกเกต



การทดลอง Logic Gates

1. ให้นักศึกษาอ่านคู่มือ Logic Trainer และ Logisim ให้เข้าใจก่อนเริ่มทำการทดลอง
2. ให้นักศึกษาอ่านการทดลองทุกข้อก่อน แล้วคำนวณผลลัพธ์ที่น่าจะเกิดขึ้นตามทฤษฎีก่อนทำการทดลอง
3. ให้นักศึกษาต่อวงจรตามรูปด้านล่าง ภายในไอซีลอจิกเกตตัวนี้มี AND gate จำนวน 4 ชุด นักศึกษาสามารถใช้ชุดใดก็ได้ โดยนักศึกษาต้องป้อนอินพุตที่ขา a และ b แล้วตรวจสอบค่าเอาต์พุตที่ขา y เมื่อต่อวงจรเสร็จให้ตรวจสอบความถูกต้องและบันทึกผลการทดลองลงตารางด้านล่างขานี้





Input		Output (Logic Trainer)	Output (Logisim)
a	b	Y _{logic trainer}	Y _{logisim}
0	0		0
0	1		0
1	0		0
1	1		1



4. ให้นักศึกษาต่อวงจรแบบเดียวกับการทดลองที่ 1 แต่เปลี่ยน AND gate เป็นเกตอื่นๆ เมื่อต่อวงจรเสร็จ ให้ตรวจสอบความถูกต้องและบันทึกผลการทดลองลงตารางด้านล่างขวานี้




Input		Output (Logic Trainer)	Output (Logisim)
a	b	$Y_{\text{logic trainer}}$	Y_{logisim}
0	0		
0	1		
1	0		
1	1		




Input		Output (Logic Trainer)	Output (Logisim)
a		$Y_{\text{logic trainer}}$	Y_{logisim}
0			
1			



Input		Output (Logic Trainer)	Output (Logisim)
a	b	$Y_{\text{logic trainer}}$	Y_{logisim}
0	0		
0	1		
1	0		
1	1		




7402



Input		Output (Logic Trainer)	Output (Logisim)
a	b	$Y_{\text{logic trainer}}$	Y_{logisim}
0	0		
0	1		
1	0		
1	1		




7486



Input		Output (Logic Trainer)	Output (Logisim)
a	b	$Y_{\text{logic trainer}}$	Y_{logisim}
0	0		
0	1		
1	0		
1	1		


5. ให้นักศึกษาต่อวงจรดังรูปด้านล่าง ซึ่งประกอบด้วยไอซีลอจิกเกตสองตัวเบอร์ 74LS86 กับ 74LS08 ทั้งนี้ต้องพิจารณาจากโครงสร้างภายในจากรูปที่ 4 เพื่อสร้างวงจรขึ้นเอง โดยนักศึกษาต้องป้อนอินพุตที่ขา a และ b แล้ว บันทึกค่าเอาต์พุตที่ขา x และ y เมื่อต่อวงจรเสร็จให้ตรวจสอบความถูกต้องและบันทึกผลการทดลองลงตารางด้านล่างขวานี้แล้วเรียกให้ตรวจ



74LS86 ต่อกับ 74LS08

Input		Output (Logic Trainer)		Output (Logisim)	
a	b	x	y	x	y
0	0				
0	1				
1	0				
1	1				

6. ให้นักศึกษาดำเนินการดังรูปด้านล่าง นักศึกษาจะต้องดูโครงสร้างและเบอร์ไอซีจากจากรูปที่ 4 โดยนักศึกษาต้องป้อน อินพุตที่ขา a, b และ c แล้วบันทึกค่าเอาต์พุตที่ขา x และ y เมื่อต่อวงจรเสร็จ ให้ตรวจสอบความถูกต้องและบันทึกผลการทดลองลงตารางด้านล่างขวานี้



6.1 ใช้ไอซีเบอร์อะไรบ้างในการสร้างวงจร

.....


.....

.....

Input			Output (Logic Trainer)		Output (Logisim)	
a	b	c	x	y	x	y
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

7. ให้นักศึกษาต่อวงจรดังรูปด้านล่าง ****โดยใช้ ‘Logisim’ หรือ ‘Logic Trainer’ เท่านั้น**** และบันทึกผลตามตาราง


a.



ภาพที่ 7.1

Input			Output	
a	b	c	x	y
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		


b.



ภาพที่ 7.2

Input				Output	
a	b	c	d	x	y
0	0	0	0		
0	0	0	1		
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0		
1	0	0	1		
1	0	1	0		
1	0	1	1		
1	1	0	0		
1	1	0	1		
1	1	1	0		
1	1	1	1		

c.



ภาพที่ 7.3

Input					Output		
a	b	c	d	e	x	y	z
0	0	0	0	0			
0	0	0	0	1			
0	0	0	1	0			
0	0	0	1	1			
0	0	1	0	0			
0	0	1	0	1			
0	0	1	1	0			
0	0	1	1	1			
0	1	0	0	0			
0	1	0	0	1			
0	1	0	1	0			
0	1	0	1	1			
0	1	1	0	0			
0	1	1	0	1			
0	1	1	1	0			
0	1	1	1	1			
1	0	0	0	0			
1	0	0	0	1			
1	0	0	1	0			
1	0	0	1	1			
1	0	1	0	0			
1	0	1	0	1			
1	0	1	1	0			
1	0	1	1	1			
1	1	0	0	0			
1	1	0	0	1			
1	1	0	1	0			
1	1	0	1	1			
1	1	1	0	0			
1	1	1	0	1			
1	1	1	1	0			
1	1	1	1	1			

d. ให้ตรวจสอบผลลัพธ์ที่ทำทดลองเทียบกับผลลัพธ์ที่คำนวณได้ทางทฤษฎีว่าเหมือนหรือแตกต่างกันอย่างไร หากแตกต่างกัน เป็นเพราะเหตุใด

.....

.....

.....

.....

.....