
# 5.4 หน่วยความจำชนิดสแตติคแรม (Static RAM: SRAM)

Hardware of sterrol

- รีจิสเตอร์ R0-R15 แคชลำดับที่ 1 และ 2 ในชิพ BCM2837 สร้างจากหน่วยความจำสแตติคแรมซึ่งมีโครงสร้างที่ไม่ซับซ้อนและสามารถ ออกแบบให้ผลิตพร้อมกับวงจรทรานซิสเตอร์ในซีพียู นอกจากนี้ หน่วยความจำสแตติคแรมนี้ยังนิยมใช้งานเป็นหน่วยความจำหลักภายใน ชิพไมโครคอนโทรลเลอร์ ที่ต้องการสมรรถนะต่ำถึงปานกลางโดยมีความจุหลายขนาด ตั้งแต่ 16 คิบิไบท์ ถึงหลายเมบิไบท์
- หน่วยความจำสแตติคแรม (Static RAM: SRAM) หมายเลข CY62256 เป็นกรณีศึกษาชิพ CY62256 ใช้เทคโนโลยีการผลิตชนิด CMOS ในปี ค.ศ. 2002
  - <sup>3</sup> ใช้กับแหล่งจ่ายไฟตั้งแต่ 4.5 5.5 โวลท์
  - <sup>3</sup> รองรับการทำงานความเร็วสูง เนื่องจากใช้เวลาเข้าถึงน้อยเท่ากับ 55 นาโนวินาที
  - ชิพบริโภคกำลังไฟน้อยโดยมีค่าสูงสุดเพียง 275 มิลลิวัตต์ระหว่างปฏิบัติงาน
  - <sup>3</sup> ชิพบริโภคกำลังไฟน้อยโดยมีค่าสูงสุดเพียง 28 มิลลิวัตต์ระหว่างไม่ทำงาน (Stand by)


# 5.4 หน่วยความจำชนิดสแตติคแรม (Static RAM: SRAM)



#### 5.4 หน่วยความจำชนิดสแตติคแรม The arrangement of a static RAM array FIGURE 10.7 Row decoder Cello Cello (Static RAM: SRAM) Row 1 Cell Cell<sub>1 3</sub> Cell Row 2 Cell<sub>2 0</sub> Cell<sub>2 3</sub> Cella Memory array $I/O_0$ INPUTBUFFER Cell<sub>3.2</sub> Cell<sub>3.3</sub> ·I/O<sub>1</sub> 1/02 Column 1 Oclumn 2 Oclumn 3 AMPS $I/O_3$ 512 x 512 SENSE ARRAY Column decoder I/O<sub>4</sub> Single-bit cell I/O<sub>5</sub> $I/O_6$ Column -POWER **COLUMN** DOWN **DECODER** Read 1/07

Computer Organization & Assembly Language: Raspberry Pi, รศ.ดร.สุรินทร์ กิตติธรกุล


### 5.4 หน่วยความจำชนิดสแตติคแรม (Static RAM: SRAM): Read Cycle



## 5.4 หน่วยความจำชนิดสแตติคแรม (Static RAM: SRAM): Read Cycle

- $t_{ACE}$  เรียกว่า **เวลาเข้าถึง**ข้อมูล หรือ Access Time โดยเริ่มนับจากเมื่อสัญญาณ  $\overline{CE}$  เปลี่ยนเป็น 0 จนข้อมูลที่ถูกต้องปรากฏ
- $t_{RC}$  เรียกว่า **คาบเวลาที่สั้นที่สุด**ในการอ่านข้อมูลจากสแตติคแรม (Read Cycle Time) อย่างต่อเนื่อง โดย  $t_{RC} > t_{ACE}$
- $t_{HZOE}$  เรียกว่า เวลาที่ข้อมูลบนบัสข้อมูลยังถูกต้อง (Valid) เมื่อขาสัญญาณ  $\overline{OE}$  เปลี่ยนเป็น 1 แล้ว
- $t_{HZCE}$  เรียกว่า เวลาที่ข้อมูลบนบัสข้อมูลยังถูกต้อง (Valid) เมื่อขาสัญญาณ  $\overline{CE}$  เปลี่ยนเป็น 1 แล้ว

## 5.4 หน่วยความจำชนิดสแตติคแรม (Static RAM: SRAM): Write Cycle




### 5.4 หน่วยความจำชนิดสแตติคแรม (Static RAM: SRAM): Write Cycle


- $t_{SD}$  เรียกว่า เวลาที่จะตรึงข้อมูลไว้ (Data Stable Time) ก่อน Write Enable ( $\overline{WE}$ ) เปลี่ยนเป็น 1
- $t_{HD}$  เรียกว่า เวลาที่จะตรึงข้อมูลไว้ (Data Hold Time) เมื่อ Write Enable ( $\overline{WE}$ ) = 1 แล้ว
- $t_{WC}$  เรียกว่า **คาบเวลาที่สั้นที่สุด**ในการเขียนข้อมูลในสแตติคแรม (Write Cycle Time) อย่างต่อเนื่อง
- $t_{AW}$  เรียกว่า **เวลาเข้าถึง**สำหรับการเขียน (Access Write Time)


### 5.5 หน่วยความจำหลักชนิดไดนามิคแรม (Synchronous Dynamic RAM:

DRAM): DDR4 SDRAM 16GiB for PC & 4GiB & 8GiB for Notebook



# 5.5 หน่วยความจำหลักชนิดซิงโครนัสไดนามิคแรม (Synchronous Dynamic RAM: SDRAM)






Computer Organization & Assembly Language: Raspberry Pi, รศ.ดร.สุรินทร์ กิตติธรกุล


# 5.5 หน่วยความจำหลักชนิดซิงโครนัสไดนามิคแรม (Synchronous Dynamic RAM: DRAM)

- โครงสร้างของหน่วยความจำชนิด DDR2 จำนวน
  2 ดาย (die) แต่ละดายประกอบด้วย แผงอะเรย์ DRAM จำนวน 8 ชั้น หรือ 8 แบงค์ (Bank) ชั้นละ 32 เมกกะเซล x 16 บิต คิดเป็น
  2 x 8 x 32 เมกะเซล x 16 บิต x ต่อ 1 ชิพ หรือ
  - $2^{1} \times 2^{3} \times 2^{5} \times 2^{20} \times 2^{4} = 2^{33} = 2^{3} \times 2^{30} = 8 \text{ Gbits} = 1 \text{ GByte}$
- แบงค์ที่ 0 ถึง 7 แต่ละแบงค์ประกอบด้วยวงจรถอดรหัสแอดเดรส (Address Decoder) ในแนวนอน (Row Decoder) และแนวตั้ง (Column Decoder)

(Synchronous Dynamic RAM: DRAM): Memory Cell



# 5.5 หน่วยความจำหลักชนิดซิงโครนัสไดนามิคแรม (Synchronous Dynamic RAM: DRAM): Memory Cell



#### (Synchronous Dynamic RAM: SDRAM)

แบงค์ที่ 0 ถึง 7 แต่ละแบงค์ประกอบด้วยวงจรถอดรหัสแอดเดรส (Address Decoder) ในแนวนอน (Row Decoder) และแนวตั้ง (Column Decoder) ภายในชิพประกอบด้วยขาสัญญาณต่างๆ เรียงตามลำดับความ สำคัญ ดังนี้


- $\mathsf{CS}_n$  หรือ (Chip Select Not) หรือ  $\overline{CS}$  ใช้เปิด/ปิดการทำงานของชิพ เพื่อช่วยประหยัดพลังงาน
- CKE (Clock Enable) เมื่อสัญญาณ  $\overline{CS}$ =0 เพื่อให้ชิพทำงาน หลังจากนั้น สัญญาณ CKE ใช้สำหรับเปิด/ปิดการทำงานของคล็อกที่จ่ายให้กับชิพ DRAM นี้ ซีพียูสามารถควบคุมสัญญาณ CKE=0 เพื่อพักการใช้ งาน DRAM ชั่วคราวเพื่อช่วยประหยัดพลังงาน
- CK (Clock) และ CK# (Clock Not) คือ สัญญาณคล็อกสองสัญญาณที่มีเฟส (Phase) หรือขั้วตรงข้าม กัน เรียกว่า คู่ดิฟเฟอเรนเชียล (Differential Pair) หน่วยเป็นเมกะเฮิทซ์ สัญญาณคล็อกความถี่สูงสุด 400 เมกะเฮิทซ์


ชิพ DDR4 ล่าสุดสำหรับคอมพิวเตอร์ตั้งโต๊ะความถี่สูงสุด มากกว่า 3,000 เมกะเฮิทซ์ และมีแนวโน้มเพิ่ม ขึ้นตามเทคโนโลยีการผลิตที่พัฒนาอย่างต่อเนื่อง ผู้อ่านสามารถค้นคว้าเพิ่มเติมได้ที่ wikipedia Computer Organization & Assembly Language: Raspberry Pi, รศ.ดร.สุรินทร์ กิตติธรกุล

### (Synchronous Dynamic RAM: SDRAM)

- Command/Address CA[0:9] ขนาด 10 บิท ใช้มัลติเพล็กซ์ (Multiplex) สัญญาณคำสั่ง (Command) และแอดเดรส (Address) เพื่อรับคำสั่ง (Command) และสัญญาณแอดเดรส (Address) ต่าง ห้วงเวลากัน
  - ซีพียูจะส่งคำสั่ง (Command) ต่างๆ ดังนี้ Activate, **Burst Read**, **Burst Write**, Refresh, Power Down, Precharge และ Burst Terminate เป็นต้น เพื่อกำหนดโหมดการทำงานของ หน่วยความจำ DRAM ได้แก่ Power Up, Deep Power Down, Active, Idle, Reading, Writing, Precharging, Refreshing เป็นต้น
  - สัญญาณแอดเดรสแถว (Row Address) จำนวน 14 บิท และแอดเดรสคอลัมน์ (Column Address) จำนวน 11 บิท จะพักเก็บในวงจรบัฟเฟอร์ เพื่อป้อนให้กับวงจรถอดรหัส (Decoder) คล้าย กับการทำงานของหน่วยความจำ SRAM ในหัวข้อที่ 5.13 การรับสัญญาณแอดเดรสเกิดขึ้น ณ ขอบ ขาขึ้นและขอบขาลงของแต่ละสัญญาณคล็อก

# 5.5 หน่วยความจำหลักชนิดซิงโครนัสไดนามิคแรม (Synchronous Dynamic RAM: SDRAM): Read





# 5.5 หน่วยความจำหลักชนิดซิงโครนัสไดนามิคแรม (Synchronous Dynamic RAM: SDRAM)

- ผู้ผลิตเครื่องคอมพิวเตอร์โน้ตบุค โทรศัพท์เคลื่อนที่สมาร์ทโฟน และอุปกรณ์พกพาต่างนิยม ออกแบบติดตั้งชิพหน่วยความจำ DRAM บนเมนบอร์ด (Main Board) เช่นเดียวกับบอร์ด Pi3 เพื่อลดขนาดและปริมาตรของเครื่องให้มีขนาดเท่ากับบัตรเครดิต
- ขบวนการผลิต DRAM ยังไม่สามารถรวมกับขบวนการผลิตไมโครโปรเซสเซอร์ได้ ผู้ผลิตจึงจำเป็นต้องผลิตชิพ DRAM แยกต่างหาก
- ความถี่ของคล็อก ความจุ (กิบิไบท์) ต่อชิพเพิ่มสูงขึ้นเรื่อยๆ การระบายความร้อนออกจากชิพ DRAM จึงมีความยากและท้าทายเพิ่มขึ้น

## MOSE

#### 5.5 หน่วยความจำหลักชนิดซิงโครนัสไดนามิคแรม


#### (Synchronous Dynamic RAM: SDRAM): Refresh

การรีเฟรช (Refresh) คือ การอ่านข้อมูลที่อยู่ในบิทเซลต่างๆ แล้วเขียนซ้ำที่บิทเซลเดิม เพื่อป้องกันไม่ให้ประจุ ที่เก็บอยู่ในบิทเซลต่างๆ รั่วไหลหายไป เนื่องจากเซลต่างๆ ที่ใช้เก็บข้อมูล ทำหน้าที่มี ('1') หรือไม่มี ('0') ประจุไฟฟ้า สำหรับบิทเซลที่มีประจุๆ เหล่านี้อาจรั่วไหลหายไปเมื่อเวลาผ่านไปไม่กี่มิลลิวินาที เมื่อจำนวนประจุ ลดลง ทำให้การแยกแยะระหว่างบิทเซลที่มีและไม่มีประจุยากขึ้น และอาจทำให้ตีความไม่ถูกต้องและเกิดข้อ ผิดพลาดในการอ่านข้อมูล

วงจรควบคุมจะส่งคำสั่งรีเฟรชทุกๆ 32 มิลลิวินาที หากมีการรีเฟรชดำเนินการอยู่ การอ่านหรือเขียนหน่วย ความจำจะต้องหยุดรอ เพื่อให้ขบวนการรีเฟรชนั้นเสร็จสิ้น ในทำนองเดียวกัน หากมีการอ่านหรือเขียนข้อมูล จริงอยู่ การรีเฟรชจะต้องหยุดรอก่อน เพื่อให้ขบวนการอ่านหรือเขียนนั้นเสร็จสิ้น

หน่วยความจำสแตติคแรมไม่ต้องมีการรีเฟรชข้อมูล เนื่องจากการจัดเก็บข้อมูลใช้วิธีการเก็บข้อมูลที่ แตกต่างกับหน่วยความจำ DRAM ทำให้ SRAM มีสมรรถนะและประสิทธิภาพสูงกว่า แต่ต้องใช้จำนวน ทรานซิสเตอร์ต่อบิทเซลมากกว่า จึงทำให้ใช้พื้นที่บนแผ่นซิลิกอนต่อความจุข้อมูล 1 บิทใหญ่กว่าเช่นกัน ผู้อ่าน สามารถค้นคว้าเพิ่มเติมได้ที่ wikipedia

# 5.5 หน่วยความจำหลักชนิดซิงโครนัสไดนามิคแรม (Synchronous Dynamic RAM: SDRAM): Refresh



# สรุปท้ายบท

หน่วยความจำลำดับชั้นอาศัยเทคโนโลยีหน่วยความจำหลายชนิด หลายขนาดความจุเข้าด้วยกัน ยกตัวอย่าง เช่น

• เทคโนโลยี SRAM เป็นหน่วยความจำขนาดเล็กแต่เวลาเข้าถึงสั้น นำมาใช้งานเป็นรีจิสเตอร์ และ แคช ลำดับต่างๆ

• เทคโนโลยี SDRAM เป็นหน่วยความจำความจุมากกว่าแต่เวลาเข้าถึงนานกว่า SRAM นำมาใช้งานเป็น หน่วยความจำหลัก

• เทคโนโลยีหน่วยความจำแฟลช เป็นหน่วยความจำความจุมากกว่าแต่เวลาเข้าถึงนานกว่า SDRAM นำมา ใช้งานเป็นอุปกรณ์เก็บรักษาข้อมูล รายละเอียดเพิ่มเติมในบทที่ 7

เพื่อให้คอมพิวเตอร์มีความจุเพียงพอและตอบสนองต่อความต้องการใช้งานระบบโดยเฉลี่ยได้รวดเร็วขึ้น การผสานจุดเด่นของหน่วยความจำแต่ละชนิดเข้าด้วยกัน และช่วยประหยัดต้นทุนของระบบ

#### References

- https://www.researchgate.net/figure/Block-Diagram-of-Micro-SD-card\_fig6\_306236972
- https://gabrieletolomei.wordpress.com/miscellanea/operating-systems/in-memory-layout/
- https://freedompenguin.com/articles/how-to/learning-the-linux-file-system
- https://www.techpowerup.com/174709/arm-launches-cortex-a50-series-the-worlds-most-energy-efficient-64-bit-processors
- https://www.researchgate.net/figure/NVIDIA-Tegra-2-mobile-processor-11\_fig1\_221634532
- Harris, D. and S. Harris (2013). Digital Design and Computer Architecture (1st ed.). USA: Morgan Kauffman Publishing.
- https://learn.adafruit.com/resizing-raspberry-pi-boot-partition/edit-partitions