

第 4 章 布尔代数的应用、最小项与最大项展开式

学习目标

(1) 给定一个逻辑电路功能的文字描述,将电路输出写成输入变量的函数。用代数表达式或真值表描述此函数。

(2) 给定一个真值表,将此函数(或其反函数)写成最小项展开式(标准积之和式)与最大项展开式(标准和之积式),能够用字母符号形式与十进制符号形式完成此要求。

(3) 给定某个函数的代数表达式,用代数方法展开它,以得到最小项形式和最大项形式。

(4) 给定下列任何一种形式: F 的最小项展开式、 F' 的最小项展开式、 F 的最大项展开式和 F' 的最大项展开式,能够求出任何其他 3 种形式。

(5) 写出含有 n 个变量的函数的最小项展开式与最大项展开式的一般形式。

(6) 解释为什么有些函数会具有无关项。

(7) 解释全加器和全减器的运算过程,并推导出这些模块的逻辑表达式。画出并行加法器或者减法器的框图,并在框图上进行信号跟踪。

习指导

在前面的章节中,我们在与门符号内放置一个“ $\cdot$ ”符号,在或门符号内放置一个“ $+$ ”符号,在异或门符号内放置一个“ $\oplus$ ”符号。由于你现在已经很熟悉门电路符号形状与其逻辑功能之间的关系了,因此我们在剩下的章节中将省略门电路符号内的“ $\cdot$ ”、“ $+$ ”和“ $\oplus$ ”符号,采用标准的与、或及异或运算门符号。

1. 学习第 4.1 节文字描述向布尔表达式的转化

(a) 用括号标出下列句子中的每个短语:

- 当手动停止键被按下、有错误发生、出现磁带结束信号时,则停止录音机。
- 如果并非周日并且冰箱里有鸡蛋的话,那么他用鸡蛋做早餐。
- 当且仅当给出的指令是加法指令并且符号位相同,或者给出的指令是减法指令并且符号位不同时,执行加法运算。

(b) 写出可以表示(a)中每个句子的布尔表达式,为每个短语分配一个变量,并用反变量代表否定含义的短语。

(你的答案应该具有这样的形式: $F = S'E$, $F = AB + SB'$ 和 $F = A + B + C$,但不一定是以这样的顺序回答。)

(c) 如果 X 表示短语“ N 大于 3”，怎么表示短语“ N 小于或等于 3”？

(d) 完成习题 4.1 和习题 4.2。

2. 学习第 4.2 节用真值表设计组合逻辑

前面你已经学习了如何从一个函数的代数表达式得到它的真值表，在这一节里你将学习如何由真值表得到代数表达式。

(a) 写出一个积项，使得当且仅当 $a=0, b=0$ 并且 $c=1$ 时，该项的值为 1。

(b) 写出一个和项，使得当且仅当 $a=0, b=0$ 并且 $c=1$ 时，该项的值为 0。

(c) 验证(a)、(b)两题的答案要相反。

(d) 写出一个积项，使得当且仅当 $a=1, b=0, c=0$ 并且 $d=1$ 时，该项的值为 1。

(e) 写出一个和项，使得当且仅当 $a=0, b=0, c=1$ 并且 $d=1$ 时，该项的值为 0。

(f) 对于下面给定的真值表，将 F 表示为 4 个积项的和，这 4 个积项分别对应 4 个可以使 F 值为 1 的行。

$a b c$	F
0 0 0	1
0 0 1	1
0 1 0	0
0 1 1	1
1 0 0	1
1 0 1	0
1 1 0	0
1 1 1	0

(g) 对于上面给定的真值表，将 F 表示为 4 个和项的积，这 4 个和项分别对应 4 个可以使 F 值为 0 的行。

(h) 确保你的(f)、(g)两题答案可以化简为 $F=b'c'+a'c$ 。

3. 学习第 4.3 节最小项与最大项展开式

(a) 给出下面术语的定义：

最小项(对于 n 个变量)

最大项(对于 n 个变量)

(b) 研究表 4-1，观察变量 A, B, C 的取值与相应的最小项及最大项之间的关系。

若 $A=0$ ，那么 A 还是 A' 会出现在最小项中？哪个会出现在最大项中？

若 $A=1$ ，那么 A 还是 A' 会出现在最小项中？哪个会出现在最大项中？

最小项 m_i 与相应的最大项 M_i 之间有何关系？

(c) 对于学习指导习题 2(f)中给出的真值表，请用 m 符号形式和十进制符号形式分别写出 F 的最小项展开式。

对于该真值表，请用 M 符号形式和十进制符号形式分别写出 F 的最大项展开式。

将你的习题 2(f)答案转换为 m 符号形式，将习题 2(g)答案转换成 M 符号形式，然后检查你的答案。

(d) 给定一个积之和表达式，如何将其转化为一个标准积之和式(最小项展开式)。

(e) 给定一个和之积表达式，如何将其转化为一个标准和之积式(最大项展开式)。

(f) 在式(4-11)中,我们应用哪个定理对 f 分解因式以获得一个最大项展开式?

(g) 下面的表达式为什么不是一个最大项展开式?

$$f(A, B, C, D) = (A + B' + C + D)(A' + B + C')(A' + B + C + D')$$

(h) 假设共有 A, B, C 三个变量,识别下列哪个表达式是最小项展开式、最大项展开式,或者两者都不是。

- $AB + B'C'$
- $A + B + C$
- $A'BC' + AB'C + ABC$
- $(A' + B + C')(A + B' + C)$
- $(A' + B)(B' + C)(A' + C)$
- $AB'C'$

注意:最小项展开式或最大项展开式有可能只含有一个项。

4. 关于最小项和最大项

(a) 对于用变量形式给出的最小项,将其转化为十进制符号形式的过程是:

- 用_____代替每个反变量,用_____代替每个原变量。
- 将得到的二进制数转化为十进制数。

(b) 将最小项 $AB'C'DE$ 转化为十进制符号形式。

(c) 假设 m_{13} 是变量 A, B, C, D, E 的最小项,用这些变量写出该最小项。

(d) 对于用变量形式给出的最大项,将其转化为十进制符号形式的过程是:

- 用_____代替每个反变量,用_____代替每个原变量。
- 将 0 和 1 组合得到一个二进制数,再将其转化为十进制数。

(e) 将最大项 $A' + B + C + D' + E'$ 转化为十进制符号形式。

(f) 假设 M_{13} 是变量 A, B, C, D, E 的最大项,用这些变量写出该最大项。

(g) 根据最小项与最大项之间的关系式 $M_i = m'_i$,检查你的(b)、(c)、(e)和(f)题的答案。

(h) 假设 $f(a, b, c, d, e) = \prod M(0, 10, 28)$,用变量 a, b, c, d, e 表示 f 。

(你的答案应该只包含 5 个反变量。)

5. 学习第 4.4 节标准最小项与最大项展开式

确保你可以理解这里出现的所有符号,并且可以理解所有等式的代数推导过程。如果你在本节遇到困难,那么在进行预备测验前先向别人请教。

(a) 4 个变量共有多少种不同的开关函数?

(b) 解释对于 n 个变量为什么有 2^{2^n} 种开关函数。

(c) 用式(4-13)的形式写出图 4-1 所给的函数,请证明该函数可以化简成式(4-3)。

(d) 对于式(4-19),写出当 $n=2$ 时所有项的总和。

(e) 认真研究表 4-3 和表 4-4,确保你明白为什么每一个表项都是成立的。用 f 和 f' 的真值表(见图 4-1)验证表 4-4 中的每个表项。如果你理解表 4-3 与 f, f' 真值表之间的关系的话,你应该无需记住这个表格也可以进行转化。

(f) 假设 $f(A, B, C) = \sum m(0, 1, 3, 4, 7)$

f 的最大项展开式为: _____

f' 的最小项展开式为: _____

f' 的最大项展开式为: _____

(g) 完成习题 4.3 和习题 4.4。

6. 学习第 4.5 节非完全给定函数

- (a) 说出有些函数具有无关项的两个原因。
 (b) 给定下面的表格,用十进制符号形式写出 Z 的最小项展开式。

$A B C$	Z
0 0 0	1
0 0 1	×
0 1 0	0
0 1 1	×
1 0 0	×
1 0 1	1
1 1 0	0
1 1 1	0

- (c) 用十进制符号形式写出最大项展开式。
 (d) 完成习题 4.5 和习题 4.6。


7. 学习第 4.6 节真值表构建实例

由问题的描述得到真值表可能是开关电路设计过程中最困难的部分,确信你知道如何做到这一点。

8. 完成习题 4.7~习题 4.10


9. 学习第 4.7 节二进制加法器与减法器的设计

(a) 对于下面给出的并行加法器,当无符号数 $11+14=25$ 相加时,请指出全加器(Full Adder, FA)的每个输入和输出是 0 还是 1,验证当 $C_4 S_3 S_2 S_1 S_0$ 作为 5 位加法与时,结果是正确的。如果将加法和限制为 4 位,解释为什么会发生溢出。



(b) 复习第 1.4 节负数的表示。如果使用补码将 (-5) 和 (-2) 相加,验证全加器的输入和输出与(a)中的完全相同。但是,当结果是补码数时,对结果的解释则完全不同。若丢弃掉 C_4 位,请验证所得 4 位加法的结果是正确的,因此也没有发生溢出。

(c) 如果使用反码将 (-5) 与 (-2) 相加,在下图中指出循环进位之前 FA 的输入与输出的值。假设 C_0 初始值为 0,然后将循环进位位 C_4 加到 FA 的最右位上,将新的进位 C_1 加到下一个全加器上,一直继续,直到没有进位产生为止。验证加法器的和是 -7 的反码。



10. 关于减法

(a) 完成下面的减法例子。

在进行每列减法时,如果需要借位,则在下一列上放置一个 1,否则放置一个 0。对于每一列,当你计算 $x_i - y_i - b_i$ 时,请在真值表中填写相应的 b_{i+1} 和 d_i 的值。如果你计算正确的结果,该表的结果应该与全减器的真值表(表 4-6)相同。

←借位
11000110 ←X
-01011010 ←Y

 ←差

x_i	y_i	b_i	b_{i+1}	d_i
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		


(b) 完成习题 4.11 和习题 4.12。

11. 阅读下面内容并完成习题 4.13 和习题 4.14

当观察一个表达式需要确定所需门的个数时,请记住所需门的个数通常并不等于表达式中出现的与运算、或运算的个数,例如:

$$AB + CD + EF(G + H)$$

含有 4 个与运算、3 个或运算,但它只需要 3 个与门和 2 个或门。



12. 阅读本章的学习目标

确保你明白将最大项和最小项从十进制符号形式转化为代数符号形式在处理上的不同之处。当你认为已经实现了这些目标时,请完成预备测验。当你在做预备测验时,请上交你的模拟练习答案。

在这一章你将学习如何根据对电路功能的文字描述来设计组合逻辑电路。通常我们第一步要做的是:将文字描述转化为一个真值表或一个代数表达式。给定一个布尔函数的真值表,我们可以推导出此函数的两种标准代数形式——标准积之和式(最小项展开式)和标准和之积式(最大项展开式)。对于这两种标准形式的化简将直接决定是用“与门”还是用“或门”来实现此电路。

4.1 文字描述向布尔表达式的转化

设计单输出组合开关电路的 3 个主要步骤如下:

(1) 找到一个可以描述此电路功能的开关函数。

(2) 为此函数找到一个简化后的代数表达式。

(3) 采用现有的逻辑元件实现已经简化过的函数。

对于简单问题,我们可能会从电路功能的文字描述中直接得到具有此输出功能的代数表达式。在另外一些情况下,更好的做法是,首先根据真值表描述输出函数,然后由真值表推导出代数表达式。

逻辑设计问题通常是由一段或多段文字表述给出的。设计逻辑电路的第一步是将这些文字描述转换成布尔表达式。为了做到这一点,我们必须将每段文字分解为多个短语,再把每个短语与一个布尔变量关联起来。如果某个短语的取值为“真”或“假”,那么我们可以用一个布尔变量来代表这个短语。例如,“她去了商店”或“今天是星期一”的值可能为“真”或“假”,但“去商店”是一个命令,它没有逻辑真值。如果某段文字具有多个短语,我们将用下划线标示出每个短语。下面的句子有 3 个短语:

如果现在是星期一晚上,并且她已经做完家庭作业,玛丽可以观看电视。

“如果”和“并且”这两个单词没有包括在任何短语中,它们指出了短语之间的关系。

我们为每个短语定义一个两值变量来指示每个命题的真和假:

- 如果短语“玛丽观看电视”为真,则 $F=1$, 否则 $F=0$ 。
- 如果命题“现在是星期一晚上”为真,则 $A=1$, 否则 $A=0$ 。
- 如果命题“她已经做完家庭作业”为真,则 $B=1$, 否则 $B=0$ 。

若 A 和 B 全为真,则 F 为真,因此我们用 $F=A \cdot B$ 来代表这个语句。

下面的例子说明了如何由某个问题的文字描述直接得出具有该功能的电路的代数表达式。某个报警电路设计成按下述情况操作:

当且仅当报警开关闭合并且门没有关闭,或者时间是下午 6 点以后并且窗户没有闭合,报警器响铃。

书写与上述文字描述相符合的代数表达式的第一步,是将语句中的每个命题与一个布尔变量关联起来。当命题为成立时变量值为 1,当命题为不成立时变量值为 0。我们使用下列变量赋值:

当且仅当报警开关闭合并且门没有关闭,或者时间是下午 6 点以后并且窗户没有关闭,

$A \qquad B' \qquad C \qquad D'$


报警器响铃。

Z

上述变量的含义如下:若 $Z=1$,则报警器响铃。若报警开关闭合,则 $A=1$ 。若现在是下午 6 点以后,则 $C=1$ 。如果我们用 B 表示门已关闭,则 B' 表示门没有关闭。因此,如果门已关闭,则 $B=1$ 。如果门没有关闭,则 $B'=1(B=0)$ 。同理,若窗户已经关闭则 $D=1$,若窗户没有关闭则在 $D'=1$ 。使用上述变量赋值,则上面的文字描述可以转换成下面的布尔表达式:

$$Z = AB' + CD'$$

这个表达式式对应下面的电路:



在这个电路里,当报警开关闭合时 A 信号为 1。 C 是来自时钟的信号,当时间是下午 6 点以后时, C 的值为 1。 B 是来自大门开关的信号,当门关闭时,该信号为 1。同理,当窗户关闭时, D 信号为 1。输出 Z 与报警器连接,当 $Z=1$ 时,报警器报警。

4.2 用真值表设计组合逻辑

接下来的例子说明了如何使用真值表进行逻辑设计。如图 4-1(a)所示,某个开关电路有 3 个输入和 1 个输出,输入 A 、 B 和 C 分别代表二进制数 N 的第 1、2、3 位。当 $N \geq 011_2$ 时,电路输出 $f=1$;当 $N < 011_2$ 时,电路输出 $f=0$ 。 f 的真值表如图 4-1(b)所示。

$A \ B \ C$			f	f'
0	0	0	0	1
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

图 4-1 组合电路及其真值表

下面我们将从该真值表推导出表示 f 的代数表达式,此表达式为可使 $f=1$ 的变量 A 、 B 和 C 的组合。仅当 $A=0$ 、 $B=1$ 和 $C=1$ 时, $A'BC$ 项为 1。同理,仅当 ABC 组合为 100 时, $AB'C'$ 项为 1,组合为 101 时 $AB'C$ 项为 1,组合为 110 时 ABC' 项为 1,组合为 111 时 ABC 项为 1。将这些项相或得出:


$$f = A'BC + AB'C' + AB'C + ABC' + ABC \quad (4-1)$$

若 ABC 取值为 011、100、101、110 或 111 这五个组合中任何一个时,这个表达式的值为 1。当变量取值为其他组合时,由于这 5 个项全为 0,所以 $f=0$ 。

首先可以使用结合律将式(4-1)合并项进行化简,再应用消除律将变量 A' 消除:

$$f = A'BC + AB' + AB = A'BC + A = A + BC \quad (4-2)$$

由式(4-2)可直接推导出下面的电路:



除了用功能为 1 的项来书写 f 外,我们也可以用功能为 0 的项来书写 f 。图 4-1 所定义的函数在输入值的 3 种组合情况下其输出值为 0。注意到:仅当 $A=B=C=0$ 时项 $A+B+C$ 为 0。同理,仅当输入组合为 001 时 $A+B+C'$ 为 0。仅当输入组合为 010 时 $A+B'+C$ 为 0。将这些项相与得出:

$$f = (A+B+C)(A+B+C')(A+B'+C) \quad (4-3)$$

若 ABC 取值为 000、001、010 组合中任何一个时,这个表达式的输出等于 0。对于其他输入组合,因为这三项全为 1,所以 $f=1$ 。因为式(4-3)和式(4-1)表示同一个函数,那么它

们也必定可化简为相同的表达式。整理各项并应用第二分配定律后,式(4-3)可化简为:

$$f = (A+B)(A+B'+C) = A + B(B'+C) = A + BC \quad (4-4)$$

该化简结果与式(4-2)相同。

推导式(4-3)的另外一种方法是,首先将 f' 写成积项之和,然后对结果取反。根据图 4-1,当输入组合取值为 $ABC=000, 001$ 和 010 时, f' 为 1,也就是:

$$f' = A'B'C' + A'B'C + A'BC'$$

将 f' 取反后得到式(4-3)。

4.3 最小项与最大项展开式

式(4-1)中的每个项称为最小项。通常, n 个变量的最小项(minterm)是 n 个因子的积,积中的每个变量仅出现一次,要么为原变量形式,要么为反变量形式,但不能同时出现(一个因子(literal)是指一个变量或其反变量)。表 4-1 列出了 3 个变量 A, B 和 C 的所有最小项。仅当 ABC 的值为特定组合时才能使某个最小项的值为 1。因而,当 $A=B=C=0$ 时, $A'B'C'=1$; 当 $A=B=0$ 且 $C=1$ 时, $A'B'C=1$,以此类推。最小项常以缩写形式书写—— $A'B'C'$ 被指定为 m_0 , $A'B'C$ 被指定为 m_1 , 等等。通常对应真值表第 i 行的最小项被指定为 m_i (i 常常以十进制书写)。

表 4-1 3 个变量的最小项和最大项

列号	A B C	最 小 项	最 大 项
0	0 0 0	$A'B'C' = m_0$	$A+B+C = M_0$
1	0 0 1	$A'B'C = m_1$	$A+B+C' = M_1$
2	0 1 0	$A'BC' = m_2$	$A+B'+C = M_2$
3	0 1 1	$A'BC = m_3$	$A+B'+C' = M_3$
4	1 0 0	$AB'C' = m_4$	$A'+B+C = M_4$
5	1 0 1	$AB'C = m_5$	$A'+B+C' = M_5$
6	1 1 0	$ABC' = m_6$	$A'+B'+C = M_6$
7	1 1 1	$ABC = m_7$	$A'+B'+C' = M_7$

当函数 f 像式(4-1)一样写成最小项的和时,我们称其为最小项展开式(minterm expansion)或标准积之和式^①(standard sum of products)。因为只有与真值表第 i 行对应的变量取值组合才能使 $m_i=1$, 因此,若真值表第 i 行的 $f=1$, 则 m_i 一定会出现在最小项展开式中。由于 f 的最小项和真值表中为 1 的行是一一对应的, 所以一个函数的最小项展开式是唯一的。式(4-1)可以用 m_i 的形式改写为:

$$f(A, B, C) = m_3 + m_4 + m_5 + m_6 + m_7 \quad (4-5)$$

该式可以进一步简化成只列出十进制下标的形式:

$$f(A, B, C) = \sum m(3, 4, 5, 6, 7) \quad (4-5a)$$

① 文献中“标准积之和式”也称为“积之和范式”或者“离散范式”。类似地,“标准和之积式”也称为“和之积范式”或者“联合范式”。

式(4-3)中的每个和项(因式)称为一个最大项。通常, n 个变量的最大项是 n 个因子的和,其中的每个变量仅出现一次,要么为原变量形式,要么为反变量形式,但不能同时出现。表4-1列出了3个变量 A 、 B 、 C 的所有最大项。只有当 ABC 的值为特定组合才能使每个最大项的值为0。例如,当 $A=B=C=0$ 时, $A+B+C=0$;当 $A=B=0$ 且 $C=1$ 时, $A+B+C'=0$,以此类推。最大项常以 M 缩写形式书写。对应真值表第 i 行的最大项被指定为 M_i 。注意,每个最大项是与其对应的最小项的反,也就是 $M_i = m_i'$ 。

当函数 f 像式(4-3)一样写成最大项的积时,我们称其为最大项展开式(maxterm expansion)或标准和之积式(standard product of sums)。因为只有与真值表第 i 行对应的变量取值组合才能使 $M_i=0$,因此,若真值表第 i 行的 $f=0$,则 M_i 一定会出现在最大项展开式中。注意,最大项是相乘在一起,因此,当任何一个最大项为0时都将使 f 为0。由于 f 的最大项和真值表中为0的行是一一对应的,所以,一个函数的最大项展开式是唯一的。式(4-3)可以用 M_i 的形式改写为:

$$f(A, B, C) = M_0 M_1 M_2 \quad (4-6)$$

该式可以进一步简化成只列出十进制下标的形式:

$$f(A, B, C) = \prod M(0, 1, 2) \quad (4-6a)$$

这里的 $\prod$ 意味着相乘。

若 $f \neq 1$ 那么 $f=0$ 成立,由此可知,若 m_i 不在 f 的最小项展开式中,那么 M_i 必在 f 的最大项展开式中出现。因此,若给定了 n 个变量函数 f 的最小项展开式的十进制符号形式,我们可以列出不在最小项列表中的十进制数字($0 \leq i \leq 2^n - 1$),从而可得到该函数的最大项展开式。我们使用此方法可以直接由式(4-5a)推导出式(4-6a)。

若给定了 f 的最小项或最大项展开式,我们可以轻松得出 f' 的最小项或最大项展开式。由于当 f 为0时 f' 为1,因此 f' 的最小项展开式由那些不在 f 最小项展开式中的最小项构成。因此,根据式(4-5)可知:

$$f' = m_0 + m_1 + m_2 = \sum m(0, 1, 2) \quad (4-7)$$

类似地, f' 的最大项展开式由那些不在 f 最大项展开式中的最大项构成。根据式(4-6)可知:

$$f' = \prod M(3, 4, 5, 6, 7) = M_3 M_4 M_5 M_6 M_7 \quad (4-8)$$

因为最小项的反是对应的最大项,因此,对式(4-5)求反即可得出式(4-8):

$$f' = (m_3 + m_4 + m_5 + m_6 + m_7)' = m_3' m_4' m_5' m_6' m_7' = M_3 M_4 M_5 M_6 M_7$$

类似地,对式(4-6)求反可得出式(4-7):

$$f' = (M_0 M_1 M_2)' = M_0' + M_1' + M_2' = m_0 + m_1 + m_2$$

常规的开关表达式既可以采用真值表法,也可以采用代数方法将其转化为最小项或者最大项展开式。如果真值表是通过变量取值的不同组合计算构造出来的,那么我们可以由真值表通过上述讨论方法得到最小项或最大项展开式。另一个求取最小项展开式的方法是,首先将表达式写成积项之和的形式,然后对每个缺少变量的积项里应用定理 $X + X' = 1$ 引入该变量。

【例】 找出 $f(a, b, c, d) = a'(b' + d) + acd'$ 的最小项展开式。

$$\begin{aligned}
 f &= a'b' + a'd + acd' \\
 &= a'b'(c + c')(d + d') + a'd(b + b')(c + c') + acd'(b + b') \\
 &= a'b'c'd' + a'b'c'd + a'b'cd' + a'b'cd + a'b'c'd \\
 &\quad + a'b'cd + a'bc'd + a'bcd + abcd' + ab'cd'
 \end{aligned} \quad (4-9)$$

我们删除了重复的项, 因为 $X + X = X$ 。这个表达式可以转换为十进制符号形式:

$$\begin{aligned}
 f &= a'b'c'd' + a'b'c'd + a'b'cd' + a'b'cd + a'bc'd + a'bcd + abcd' + ab'cd' \\
 &\quad 0000 \quad 0001 \quad 0010 \quad 0011 \quad 0101 \quad 0111 \quad 1110 \quad 1010 \\
 f &= \sum m(0, 1, 2, 3, 5, 7, 10, 14)
 \end{aligned} \quad (4-10)$$

通过列出 f 最小项展开式中没有的十进制数(在 $0 \sim 15$ 的范围内), 我们可以得到 f 的最大展开式:

$$f = \prod M(4, 6, 8, 9, 11, 12, 13, 15)$$

求取最大项展开式的另一种方法是对 f 因式分解得到和项之积形式。再在每个和项里应用 $XX' = 0$ 引入缺少的变量, 然后重复进行因式分解以获得最大项。对于式(4-9):

$$\begin{aligned}
 f &= a'(b' + d) + acd' \\
 &= (a' + cd')(a + b' + d) = (a' + c)(a' + d')(a + b' + d) \\
 &= (a' + bb' + c + dd')(a' + bb' + cc' + d')(a + b' + cc' + d) \\
 &= (a' + bb' + c + d)(a' + bb' + c + d')(a' + bb' + c + d') \\
 &\quad (a' + bb' + c' + d')(a + b' + cc' + d) \\
 &= (a' + b + c + d)(a' + b' + c + d)(a' + b + c + d')(a' + b' + c + d') \\
 &\quad 1000 \quad 1100 \quad 1001 \quad 1101 \\
 &\quad (a' + b + c' + d')(a' + b' + c' + d')(a + b' + c + d)(a + b' + c' + d) \\
 &\quad 1011 \quad 1111 \quad 0100 \quad 0110 \\
 &= \prod M(4, 6, 8, 9, 11, 12, 13, 15)
 \end{aligned} \quad (4-11)$$

注意: 在将最大项转变成十进制符号形式时, 原变量被替换为 1, 反变量被替换为 0。
(译者注: 此处应该是“原变量被替换为 0, 反变量被替换为 1”。)

因为函数 f 的最小项展开式中每个最小项与真值表中能使 $f = 1$ 的行是一一对应的, 所以 f 的最小项展开式是唯一的。因此, 如果我们要证明一个等式成立, 我们可以找出等式两边表达式的最小项展开式, 再证明这两个展开式相同。

【例】 证明 $a'c + b'c' + ab = a'b' + bc + ac'$ 。

我们通过在等式两边补充缺少的变量以找出其最小项展开式。

对于左边:

$$\begin{aligned}
 &a'c(b + b') + b'c'(a + a') + ab(c + c') \\
 &= a'bc + a'b'c + ab'c' + a'b'c' + abc + abc' \\
 &= m_3 + m_1 + m_4 + m_0 + m_7 + m_6
 \end{aligned}$$

对于右边:

$$\begin{aligned}
 &a'b'(c + c') + bc(a + a') + ac'(b + b') \\
 &= a'b'c + a'b'c' + abc + a'bc + abc' + ab'c' \\
 &= m_1 + m_0 + m_7 + m_3 + m_6 + m_4
 \end{aligned}$$

因为两边的最小项展开式相同,因此该等式成立。

4.4 标准最小项与最大项展开式

表 4-2 表示一个含有 3 个变量的常规函数的真值表。每个 a_i 是值为 0 或为 1 的常量。为了完全给定该函数,我们必须为每个 a_i 赋值。由于每个 a_i 可以有两种给定方式,所以真值表中的 F 列共有 2^3 种填充方式。因此,共有 256 种含有 3 个变量的函数(这包括 F 恒等于 0 和 F 恒等于 1 两种特殊情况)。对于含有 n 个变量的函数,其真值表上共有 2^n 行。因为每行的 F 值可为 0 或 1,所以共有 2^{2^n} 种含有 n 个变量的可能函数。

根据表 4-2,我们可以写出如下有 3 个变量的常规函数的最小项展开式:

$$\begin{aligned} F &= a_0 m_0 + a_1 m_1 + a_2 m_2 + \cdots + a_7 m_7 \\ &= \sum_{i=0}^7 a_i m_i \end{aligned} \quad (4-12)$$

注意:若 $a_i=1$,则最小项展开式中含有最小项 m_i ;若 $a_i=0$,则相应的最小项不会出现在展开式中。含有 3 个变量的常规函数的最大项展开式如下:

$$\begin{aligned} F &= (a_0 + M_0)(a_1 + M_1)(a_2 + M_2) \cdots (a_7 + M_7) \\ &= \prod_{i=0}^7 (a_i + M_i) \end{aligned} \quad (4-13)$$

注意:若 $a_i=1$,则 $a_i + M_i=1$,因此 M_i 将从展开式中删除;但若 $a_i=0$,则 M_i 必在展开式中出现。

根据式(4-13), F' 的最小项展开式为:

$$F' = \left[\prod_{i=0}^7 (a_i + M_i) \right]' = \sum_{i=0}^7 a'_i M'_i = \sum_{i=0}^7 a'_i m_i \quad (4-14)$$

注意: F 中没有出现的最小项全都出现在 F' 中。

根据式(4-12), F' 的最大项展开式为:

$$F' = \left[\sum_{i=0}^7 a_i m_i \right]' = \prod_{i=0}^7 (a'_i + m'_i) = \prod_{i=0}^7 (a'_i + M_i) \quad (4-15)$$

注意: F 中没有出现的最大项全都出现在 F' 中。将式(4-12)~式(4-15)推广到 n 个变量,我们可以得出:

$$F = \sum_{i=0}^{2^n-1} a_i m_i = \prod_{i=0}^{2^n-1} (a_i + M_i) \quad (4-16)$$

$$F' = \sum_{i=0}^{2^n-1} a'_i m_i = \prod_{i=0}^{2^n-1} (a'_i + M_i) \quad (4-17)$$

对于 n 个变量的两个不同的最小项 m_i 和 m_j ,若某个原变量出现在其中一个最小项中,而该变量的反变量又出现在另一个最小项中,那么当 $i \neq j$ 时, $m_i m_j = 0$ 。例如,当 $n=3$ 时, $m_1 m_3 = (A'B'C)(A'BC) = 0$ 。假设给出了两个函数的最小项展开式:

表 4-2 含有 3 个变量的真值表

A B C	F
0 0 0	a_0
0 0 1	a_1
0 1 0	a_2
0 1 1	a_3
1 0 0	a_4
1 0 1	a_5
1 1 0	a_6
1 1 1	a_7

$$f_1 = \sum_{i=0}^{2^n-1} a_i m_i \quad f_2 = \sum_{j=0}^{2^n-1} b_j m_j \quad (4-18)$$

则其乘积为:

$$\begin{aligned} f_1 f_2 &= \left(\sum_{i=0}^{2^n-1} a_i m_i \right) \left(\sum_{j=0}^{2^n-1} b_j m_j \right) = \sum_{i=0}^{2^n-1} \sum_{j=0}^{2^n-1} a_i b_j m_i m_j \\ &= \sum_{i=0}^{2^n-1} a_i b_i m_i \quad (\text{因为当 } i \neq j \text{ 时, } m_i m_j = 0) \end{aligned} \quad (4-19)$$

注意: 所有交叉积($i \neq j$)都删除了, 所以 $f_1 f_2$ 结果中仅包含那些同时出现在 f_1 和 f_2 中的最小项。例如, 如果:

$$f_1 = \sum m(0, 2, 3, 5, 9, 11), \quad f_2 = \sum m(0, 3, 9, 11, 13, 14), \quad \text{则 } f_1 f_2 = \sum m(0, 3, 9, 11)$$

表 4-3 总结了将 F 和 F' 的最小项展开式与最大项展开式相互转换的过程, 表中假定所有展开式以十进制列表形式书写。当在使用这张表时要记住, n 变量函数的真值表共有 2^n 行, 所以其最小项(或者最大项)的编号是从 0 到 $2^n - 1$ 。对于图 4-1 给出的 3 个变量函数, 表 4-4 解释了表 4-3 在该函数上的应用。

表 4-3 格式转换表


		想得到的格式			
		F 的最小项展开式	F 的最大项展开式	F' 的最小项展开式	F' 的最大项展开式
给定格式	F 的最小项展开式		不在 F 中的最小项编号列表的最大项编号	列出 F 中没有出现的最小项	与 F 的最小项编号相同的最大项编号
	F 的最大项展开式	不在 F 中的最大项编号列表的最小项编号		与 F 的最大项编号相同的最小项编号	列出 F 中没有出现的最大项

表 4-4 表 4-3 的应用

	给定格式	想到的格式	最小项展开式	最大项展开式
$f = \sum m(3, 4, 5, 6, 7)$	_____	$\prod M(0, 1, 2)$	$\sum m(0, 1, 2)$	$\prod M(3, 4, 5, 6, 7)$
$f = \prod M(0, 1, 2)$	$\sum m(3, 4, 5, 6, 7)$	_____	$\sum m(0, 1, 2)$	$\prod M(3, 4, 5, 6, 7)$

4.5 非完全给定函数

一个大型数字电路通常可划分为多个子电路。考虑下面的电路, 该电路 N_1 部分的输出作为 N_2 部分的输入。



假设 N_1 电路的输出不会产生 ABC 所有可能取值的组合。例如,我们假设 $wxyz$ 值的组合不会使 ABC 的输出值为 001 或 110。因此,当我们设计 N_2 时没必要给定当 $ABC=001$ 或 110 情况下 F 的值,因为这此值的组合根本不可能出现在 N_2 的输入中。因此, F 可以像表 4-5 一样给定。

表 4-5 具有无关项的真值表

$A B C$	F
0 0 0	1
0 0 1	X
0 1 0	0
0 1 1	1
1 0 0	0
1 0 1	0
1 1 0	X
1 1 1	1

该表中的“X”表示,当 ABC 的组合为 001 或者 110 时, F 的赋值是 0 还是 1 我们并不关心。在这个例子中,因为这些输入组合根本不会出现,所以我们也就不用关心 F 的值了。函数 F 因此是非完全给定(incompletely specified)。因此最小项 $A'B'C$ 和 ABC' 称为无关项,因为我们并不关心它们是否出现在此函数中。

在实现此函数时,我们必须为无关项指定值。最理想的方法是,我们为这些无关项所取的值应有助于化简该函数。例如,如果我们给 X 赋值为 0,那么:

$$F = A'B'C' + A'BC + ABC = A'B'C' + BC$$

如果我们为第 1 个 X 赋值 1 而为第 2 个赋值 0,那么:

$$F = A'B'C' + A'B'C + A'BC + ABC = A'B' + BC$$

如果我们为两个 X 全部赋值为 1,那么:

$$F = A'B'C' + A'B'C + A'BC + ABC' + ABC = A'B' + BC + AB$$

因此,所选取的第 2 组取值可以产生最简化的结果。

我们已经看到了非给定函数产生的一种情形,还存在很多其他情形。在前面的例子中,因为特定的电路输入组合不会出现而导致无关项的存在。在其他一些情形下,电路各种输入组合都可能会出现,但对于特定的输入组合该电路的输出是 0 还是 1 我们并不关心。

当书写非完全给定函数的最小项展开式时,我们用 m 表示所必需的最小项,用 d 表示无关的最小项。使用此概念,表 4-5 的最小项展开式表示为:

$$F = \sum m(0, 3, 7) + \sum d(1, 6)$$

对于每个无关最小项都有对应的无关最大项。例如,对于输入组合 001,若 $F=X$ (无关项),则 m_1 是无关最小项, M_1 是无关最大项。我们用 D 代表无关的最大项,从而可以将表 4-5 函数的最大项展开式表示为:

$$F = \prod M(2, 4, 5) \cdot \prod D(1, 6)$$

该式意味着最大项 M_2 、 M_4 和 M_5 出现在 F 中,而最大项 M_1 和 M_6 是无关项,即可选项。

4.6 真值表构建实例

【例 1】 我们设计一个简单的加法器,该加法器对两个 1 位二进制数 a 和 b 相加,产生一个 2 位二进制和。这个加法器的输入和输出的数值如下所示:

$a\ b$	和
0 0	$00(0+0=0)$
0 1	$01(0+1=1)$
1 0	$01(1+0=1)$
1 1	$10(1+1=2)$


我们用逻辑变量 A 和 B 表示加法器的输入, 而用逻辑变量 X 和 Y 表示加法器的 2 位加法和, 由此我们可以构造下面的真值表:

$A\ B$	$X\ Y$
0 0	0 0
0 1	0 1
1 0	0 1
1 1	1 0

因为我们用逻辑 0 表示数字 0, 用逻辑 1 表示数字 1, 真值表中的 0 和 1 与上一个表的值完全相同, 从该真值表我们得出:

$$X = AB, \quad \text{并且} \quad Y = A'B + AB' = A \oplus B$$

【例 2】 设计一个加法器可对两个 2 位二进制数相加得到 3 位的二进制和, 并求出该加法器电路的真值表。该电路共有 4 个输入和 3 个输出, 如下所示:



真值表

$\underbrace{N_1}_{A\ B}$	$\underbrace{N_2}_{C\ D}$	$\underbrace{N_3}_{X\ Y\ Z}$
0 0	0 0	0 0 0
0 0	0 1	0 0 1
0 0	1 0	0 1 0
0 0	1 1	0 1 1
0 1	0 0	0 0 1
0 1	0 1	0 1 0
0 1	1 0	0 1 1
0 1	1 1	1 0 0
1 0	0 0	0 1 0
1 0	0 1	0 1 1
1 0	1 0	1 0 0
1 0	1 1	1 0 1
1 1	0 0	0 1 1
1 1	0 1	1 0 0
1 1	1 0	1 0 1
1 1	1 1	1 1 0

输入 A 、 B 合在一起表示一个二进制数 N_1 , 输入 C 、 D 合在一起表示另一个二进制数 N_2 。输出 X 、 Y 、 Z 合在一起表示第 3 个二进制数 N_3 , 其中 $N_3 = N_1 + N_2$ (这里的“+”号表示普通的加法运算)。

我们在这个例子中使用 A, B, C, D 既表示数字值,也表示逻辑值。由于数字值和逻辑值是同一个值,因此不会发生任何混淆。为了得到这个真值表,这里的变量像二进制数字一样具有数值。现在我们将推导输出变量的开关函数,为了做到这一点,我们将 A, B, C, D, X, Y 和 Z 当做开关变量一样对待,这些变量具有非数字的 0 值和 1 值。(请记住:在这个例子中 0 和 1 可能代表电压的高低,开关的通断等。)

观察这个表我们可以得出输出函数为:

$$X(A, B, C, D) = \sum m(7, 10, 11, 13, 14, 15)$$

$$Y(A, B, C, D) = \sum m(2, 3, 5, 6, 8, 9, 12, 15)$$

$$Z(A, B, C, D) = \sum m(1, 3, 4, 6, 9, 11, 12, 14)$$

【例 3】 设计一个 6-3-1-1BCD 编码数字的错误检测电路。当且仅当 4 个输入 (A, B, C, D) 是一个非法的编码组合时,该电路的输出 F 值为 1。


表 1-2 中列出了合法的 6-3-1-1BCD 编码组合。当其他输入组合出现时,该输入就不是一个合法的 6-3-1-1BCD 数字,因此电路的输出应该为 $F=1$,表示出现了错误。由此我们得到下面的真值表:

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

相应的输出函数为:

$$\begin{aligned}
 F &= \sum m(2, 6, 10, 13, 14, 15) \\
 &= A' \underline{B'CD'} + A' \underline{BCD'} + A \underline{B'CD'} + A \underline{BCD'} + AB \underline{C'D} + AB \underline{CD} \\
 &= \underline{A'CD'} + \underline{ACD'} + \underline{ABD} = \underline{CD'} + \underline{ABD}
 \end{aligned}$$

该电路用与门和或门的实现,如下所示:



【例 4】某电路的 4 个输入(A、B、C、D)表示一个 8-4-2-1BCD 编码数字,设计一个电路使得当且仅当该电路输入数能被 3 整除时,该电路的输出 Z 为 1。假设该电路输入只能出现合法的 BCD 数字。

数字 0、3、6、9 恰好能被 3 整除,因此当输入组合为 $ABCD=0000$ 、0011、0110 和 1001 时,输出值 $Z=1$ 。输入组合 1010、1011、1100、1101、1110 和 1111 不是合法的 BCD 数字,因此不会出现在输入端,这些组合是输出 Z 的无关项。由此我们得到下面的真值表:

A	B	C	D	Z
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	×
1	0	1	1	×
1	1	0	0	×
1	1	0	1	×
1	1	1	0	×
1	1	1	1	×

相应的输出函数为:

$$Z = \sum m(0, 3, 6, 9) + \sum d(10, 11, 12, 13, 14, 15)$$

为了找到实现 Z 的最简化电路,我们必须为某些无关项赋 0 值,而为另外的无关项赋 1 值。实现这一点的最简便的方法是用第 5 章介绍的卡诺图。

4.7 二进制加法器与减法器的设计

在这一节里我们设计一个并行加法器,该加法器对两个 4 位的无符号二进制数及一个进位输入相加,得到一个 4 位的加法结果及一个进位输出(见图 4-2)。实现该电路的一种方法是构造一个具有 9 个输入和 5 个输出的真值表,然后推导并化简 5 个输出表达式。由于在化简前每个表达式都是 9 个变量的函数,因此这种实现方法非常困难,最后得到的逻辑电路也会非常复杂。另一种更好的方法是先设计一个逻辑模块,该模块可以实现 2 个二进制位及 1 个进位位的加法运算,再将 4 个这种逻辑模块连接起来形成一个 4 位的加法器,如图 4-3 所示。每个模块称为一个全加器(full adder),第 1 个全加器的进位输出作为第 2 个全加器的进位输入,以此类推。




图 4-2 4 位二进制数的并行加法器




图 4-3 4 个全加器构成的并行加法器

作为图 4-3 的一个例子,我们执行下面的加法运算:

$$\begin{array}{r}
 10110 \text{ (进位)} \\
 1011 \\
 + 1011 \\
 \hline
 10110
 \end{array}$$

最右边的全加器执行 $A_0 + B_0 + C_0 = 1 + 1 + 0$ 加法运算并得到加法和 10_2 , 该全加器的输出 $S_0 = 0$, 进位 $C_1 = 1$ 。接下来的全加器执行 $A_1 + B_1 + C_1 = 1 + 1 + 1 = 11_2$, 该全加器的结果为 $S_1 = 1$, 进位 $C_2 = 1$, 进位从右向左传播下去直到最后的全加器得到最终进位 $C_4 = 1$ 。

图 4-4 给出了输入为 X 、 Y 和 C_{in} 的全加器的真值表。真值表中的每一行是将输入位 $(X + Y + C_{in})$ 相加得到的, 加法的结果再划分成进位 C_{i+1} 与加法和 S_i 。例如, 对于输入值为 101 的这一行, $1 + 0 + 1 = 10_2$, 因此 $C_{i+1} = 1$, $S_i = 0$ 。图 4-5 给出了用门实现的全加器电路。我们从这个真值表可以推导出全加器的输出表达式:

$$\begin{aligned}
 Sum &= X'Y'C_{in} + X'YC'_{in} + XY'C'_{in} + XYC_{in} \\
 &= X'(Y'C_{in} + YC'_{in}) + X(Y'C'_{in} + YC_{in}) \\
 &= X'(Y \oplus C_{in}) + X(Y \oplus C_{in})' = X \oplus Y \oplus C_{in}
 \end{aligned} \tag{4-20}$$

$$\begin{aligned}
 C_{out} &= X'YC_{in} + XY'C_{in} + XYC'_{in} + XYC_{in} \\
 &= (X'YC_{in} + XYC_{in}) + (XY'C_{in} + XYC_{in}) + (XYC'_{in} + XYC_{in}) \\
 &= YC_{in} + XC_{in} + XY
 \end{aligned} \tag{4-21}$$

X	Y	C_{in}	C_{out}	和
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

图 4-4 全加器的真值表

注意: 在化简 C_{out} 时 XYC_{in} 项使用了 3 次。图 4-5 给出了实现式 (4-20) 和式 (4-21) 的逻辑电路。




图 4-5 全加器的实现

图 4-3 的并行加法器电路虽然是为无符号数运算设计的,但也可以用于带符号的二进制数的运算,这时负数需要用正确的编码表示。当采用补码时,最后的进位(C_4)丢弃,并且第 1 个全加器没有进位输入。由于 $C_0=0$,第 1 个全加器的表达式可以化简为:

$$S_0 = A_0 \oplus B_0, \quad \text{并且 } C_1 = A_0 B_0$$

当采用反码时,将 C_4 进位输出连接到 C_0 的进位输入即可实现循环进位,如图 4-3 的虚线所示。

当对负数用补码或者反码表示的带符号二进制数相加时,若发生溢出则运算结果的符号位不正确。也就是说,当两个正数相加结果是负数,或者两个负数相加结果是正数时就发生了溢出。我们定义一个信号 V ,当发生溢出时 $V=1$ 。对于图 4-3,我们可以用符号位 A 、 B 和 S (加法和)的值来确定 V 的值:

$$V = A'_3 B'_3 S_3 + A_3 B_3 S'_3 \quad (4-22)$$

当数据位数较多时,如图 4-4 所示的并行加法器可能运算得相当慢,因为第 1 个全加器的进位必须逐位传递到最后一个全加器。

二进制减法运算的最简单实现方法是加上减数的补。也就是为了计算 $A-B$,将 B 的补加到 A 上。因为 $A+(-B)=A-B$,所以可以得到正确的结果。既可以采用反码,也可以采用补码,这取决于所使用的加法器类型。

当用补码表示负数时,图 4-6 给出的电路可用于计算 $A-B$ 的值。先求取 B 的反码,再加上 1 即可得到 B 的补码。对 B 的每一位取反可以得到其反码,而给第 1 个全加器的进位位置 1 可以有效地实现加 1 操作。




图 4-6 采用全加器的减法器

【例】 $A=0110(+6)$

$B=0011(+3)$

加法器的输出为:

$$\begin{array}{r}
 0110 \quad (+6) \\
 +1100 \quad (3 \text{ 的反码}) \\
 + \quad 1 \quad (\text{第 1 个进位输入}) \\
 \hline
 (1) \quad 0011 = 3 = 6 - 3
 \end{array}$$

同样地,我们也可以采用与全加器相类似的方法设计全减器来实现减法运算。图 4-7 给出了从 X 中减去 Y 的并行减法器的框图。最右边减法单元的 2 位相减得到一个差值 d_1 , 当需要从下一列借位时产生一个借位信号($b_2=1$)。标准的减法单元(单元 i)具有输入 x_i 、 y_i 和 b_i , 其输出为 b_{i+1} 和 d_i 。输入 $b_i=1$ 表示我们必须从 x_i 借 1, 从 x_i 借 1 相当于从 x_i 中减 1。对于第 i 个减法单元, 从 x_i 中减去 b_i 和 y_i 就得到差 d_i , 当需要从下一列借位时同时产生一个借位信号($b_{i+1}=1$)。




图 4-7 并行减法器

表 4-6 给出了二进制全减器的真值表。

表 4-6 二进制全减器的真值表

x_i	y_i	b_i	b_{i+1}	d_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

考虑下面的情况时, 当 $x_i=0, y_i=1, b_i=1$:

	借位前第 i 列	借位后第 i 列	
x_i	0	10	
$-b_i$	-1	-1	
$-y_i$	-1	-1	
d_i		0	($b_{i+1}=1$)

注意: 在第 i 列中, 我们不能直接从 x_i 中减去 y_i 和 b_i , 因此必须先从第 $i+1$ 列借位。从第 $i+1$ 列借 1 相当于置 b_{i+1} 为 1 并且给 x_i 加上 $10_2(2_{10})$, 这时我们得到 $d_i=10-1-1=0$ 。请用其他输入组合验证表 4-6 的正确性, 并用它完成几个二进制减法的例子。

行波进位加法器运算速度特别慢。因为,最差情况下,加法器的每一级都存在进位传递,并且每一级都有两个门延迟。有许多方法可以减少进位传递时间。一种方法称为先行进位加法器(carry lookahead adder)。并行加法器中第 i 级的进位输出可写成:

$$C_{i+1} = A_i B_i + C_i (A_i + B_i) = A_i B_i + C_i (A_i \oplus B_i) = G_i + P_i C_i$$

这里的 $G_i = A_i B_i$ 指出第 i 级是否有进位输出, $P_i = A_i \oplus B_i$ (或者 $P_i = A_i + B_i$) 指出第 i 级的进位输入是否传递到其进位输出。因此,可以用 C_i 将 C_{i+2} 表示为:

$$C_{i+2} = G_{i+1} + P_{i+1} C_{i+1} = G_{i+1} + (G_i + C_i P_i) P_{i+1} = G_{i+1} + P_{i+1} G_i + P_{i+1} P_i C_i$$

用 C_i 进一步可将 C_{i+3} 、 C_{i+4} 可表示为:

$$C_{i+1} = G_i + P_i C_i$$

$$C_{i+2} = G_{i+1} + P_{i+1} G_i + P_{i+1} P_i C_i$$

$$C_{i+3} = G_{i+2} + P_{i+2} G_{i+1} + P_{i+2} P_{i+1} G_i + P_{i+2} P_{i+1} P_i C_i$$

$$C_{i+4} = G_{i+3} + P_{i+3} G_{i+2} + P_{i+3} P_{i+2} G_{i+1} + P_{i+3} P_{i+2} P_{i+1} G_i + P_{i+3} P_{i+2} P_{i+1} P_i C_i$$

(4-23)

假设没有超过每个门的最大扇入系数,则上面的每个表达式都可以用一个两级门电路实现。因此, C_i 的变化可以在两个门延迟内传递给 C_j ($j = i+1, i+2, \dots$)。式(4-23)也称为先行进位表达式。若某个电路实现了上述 4 个表达式,则称之为 4 位先行进位电路。

图 4-8 给出了采用 4 位先行进位电路的 4 位并行加法器(输出和并没有画出)。当全加器输出稳定后, C_0 的变化可以在两个门延迟传递到 C_i ($i = 1, 2, 3, 4$)。同理, C_1 的变化可以在两个门延迟传递到 C_i ($i = 2, 3, 4$)。而在 4 位的行波进位加法器中, C_0 的变化需要 8 个门延迟才能传递到 C_4 。




图 4-8 先行进位 4 位加法器

在位数比较多的并行加法器中可以增加先行进位的位数以减少延迟时间,但门的扇入也将与先行进位位数成比例增加,因此先行进位的位数取决于现有门的最大扇入数。对于位数较多的加法器可以将多个先行进位电路级联。例如,可以用 4 个 4 位先行进位电路实现 16 位并行加法器,如图 4-9 所示。这时电路的延迟取决于所需要的先行进位电路的数量。图 4-9 电路中从 C_0 到 C_{16} 的传递延迟为 8 个门延迟,而 16 位的行波进位加法器的延迟则为 32 个门延迟。

为了减少加法器的时间而又不增加先行进位电路的位数,可以将第 2 级的先行进位电路与第 1 级先行进位电路相连。为了说明这一点,图 4-9 中的 4 个先行进位电路的进位输出用式(4-23)格式可写为:

$$C_4 = G_0 + P_0 C_0$$




图 4-9 先行进位 16 位加法器

这里 $G_0 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$ and $P_0 = P_3 P_2 P_1 P_0$

$$C_8 = G_4 + P_4 C_4$$

这里 $G_4 = G_7 + P_7 G_6 + P_7 P_6 G_5 + P_7 P_6 P_5 G_4$ and $P_4 = P_7 P_6 P_5 P_4$

$$C_{12} = G_8 + P_8 C_8$$

这里 $G_8 = G_{11} + P_{11} G_{10} + P_{11} P_{10} G_9 + P_{11} P_{10} P_9 G_8$ and $P_8 = P_{11} P_{10} P_9 P_8$

$$C_{16} = G_{12} + P_{12} C_{12}$$

这里 $G_{12} = G_{15} + P_{15} G_{14} + P_{15} P_{14} G_{13} + P_{15} P_{14} P_{13} G_{12}$ and $P_{12} = P_{15} P_{14} P_{13} P_{12}$

C_4 、 C_8 、 C_{12} 和 C_{16} 可以用 C_0 表示为：

$$C_4 = G_0 + P_0 C_0$$

$$C_8 = G_4 + P_4 G_0 + P_4 P_0 C_0$$

$$C_{12} = G_8 + P_8 G_4 + P_8 P_4 G_0 + P_8 P_4 P_0 C_0$$

$$C_{16} = G_{12} + P_{12} G_8 + P_{12} P_8 G_4 + P_{12} P_8 P_4 G_0 + P_{12} P_8 P_4 P_0 C_0$$

这些公式与 4 位先行进位电路的公式相似。我们修改第 1 级先行进位电路的输出，不再是产生 C_i ($i=0, 4, 8, 12$)，而是产生 G_i 和 P_i ，这些输出作为第 2 级先行进位电路的输入，如图 4-10 所示。这样从 C_0 到 C_i 的延迟仅是两个门延迟， $i=4, 8, 12$ 和 16。




图 4-10 两级先行进位的 16 位加法器

$$C_{i+1} = G_i + P_i G_{i-1} + P_i P_{i-1} G_{i-2} + P_i P_{i-1} P_{i-2} G_{i-3} + P_i P_{i-1} P_{i-2} P_{i-3} C_{i-3}$$

$$C_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0 = G_0 + P_0C_0$$

展开该式即可得到用 C_{i-1} 表示的 C_{i+1} 表达式:

$$C_{i+1} = G_i + C_iP_i + G_i = (G_{i-1} + C_{i-1}P_{i-1})P_i = G_i + P_iG_{i-1} + P_iP_{i-1}C_{i-1}$$

用此方法可进一步得到:

$$C_{i+1} = G_i + C_iP_i$$

$$C_{i+1} = G_i + P_iG_{i-1} + P_iP_{i-1}C_{i-1}$$

$$C_{i+1} = G_i + P_iG_{i-1} + P_iP_{i-1}G_{i-2} + P_iP_{i-1}P_{i-2}C_{i-2}$$

$$C_{i+1} = G_i + P_iG_{i-1} + P_iP_{i-1}G_{i-2} + P_iP_{i-1}P_{i-2}G_{i-3} + P_iP_{i-1}P_{i-2}P_{i-3}C_{i-3}$$

等等。

习题

4.1 用布尔等式表示下列每段文字:

(a) 只有当 Jones 先生或者 Evans 先生在办公室,并且公司对外营业,并且有安全警卫在场时,公司的保险箱才能打开。

(b) 如果你遇到了暴雨并且正穿着你的新羊皮鞋子,或者当你的母亲要求你穿上时,你应该穿上你的套鞋。

(c) 当你听到一个比较有趣、有品位,并且不冒犯他人的笑话时,或者当这个笑话是由你的教授在课堂里讲出来(无论是否有趣和有品位)且不冒犯他人时,你应该放声大笑。

(d) 如果电梯停下来,电梯与楼层平层,并且定时器还没有到达时间;或者当电梯停了下来,电梯与楼层平层,并且有人按下按钮时,应该打开电梯梯门。

4.2 用于液体输送管道的流速感应设备功能描述如下:该设备提供 5 位输出;当液体流动速度小于每分钟 10 加仑时,5 位输出全为 0;当流动速度至少是每分钟 10 加仑时,第 1 位的值为 1;当流动速度至少是每分钟 20 加仑时,第 1 位和第 2 位的值为 1;当流动速度至少是每分钟 30 加仑时,第 1 位、第 2 位和第 3 位的值为 1,以此类推。5 个二进制位分别用逻辑变量 A、B、C、D 和 E 表示,并作为电路的输入,该电路的输出为 Y 和 Z。

(a) 当且仅当流动速度小于每分钟 30 加仑时 Y 的值为 1,写出输出 Y 的表达式。


(b) 当且仅当流动速度至少每分钟 20 加仑但又小于每分钟 50 加仑时,Z 的值为 1,写出输出 Z 的表达式。

4.3 假设 $F_1 = \sum m(0,4,5,6)$, $F_2 = \sum m(0,3,6,7)$,给出 $F_1 + F_2$ 的最小项展开式。如果已经给出了 F_1 和 F_2 的最小项展开式,请说出求取 $F_1 + F_2$ 最小项展开式的通用方法。使用最小项展开式的常规形式证明你的答案。

4.4 (a) 如果有两个变量(x 和 y),那么共有多少种开关函数?

(b) 用真值表形式和简化的代数形式写出每个函数。

4.5 如下图所示,某个组合电路可以划分为 N_1 和 N_2 两个子电路,并且 N_1 的真值表已经给出。假设输入组合 $ABC=110$ 及 $ABC=010$ 永远不会出现,在保持输出 Z 的值不发生改变的情况下,尽可能多地改变 D、E、F 为无关项的值。



A	B	C	D	E	F
0	0	0	1	1	0
0	0	1	0	0	1
0	1	0	0	1	1
0	1	1	1	1	1
1	0	0	1	0	0
1	0	1	1	0	1
1	1	0	0	1	0
1	1	1	0	0	0

4.6 用下面的真值表完成(a)、(b)两个小题。

A	B	C	F	G
0	0	0	1	0
0	0	1	×	1
0	1	0	0	×
0	1	1	0	1
1	0	0	0	0
1	0	1	×	1
1	1	0	1	×
1	1	1	1	1

(a) 求出 F 的最简表达式,并指定可化简到该表达式的无关项的值。

(b) 对于输出 G 重新完成(a)小题。提示:你是否可以为无关项选择合适的值,使得 G 与某个输入相同?

4.7 3个硬币都有正反两面。用一个逻辑变量表示硬币的正反面状态(A 代表第1个硬币, B 代表第2个硬币, C 代表第3个硬币),逻辑变量值为1时代表正面,变量值为0时代表反面。请写出一个逻辑表达式 $F(A, B, C)$ 使得当且仅当某次投币恰好出现一个硬币为正面时该表达式的值为1。用下列形式写出 F :

(a) 最小项展开式。


(b) 最大项展开式。

4.8 如下图所示,某开关电路共有4个输入。 A 和 B 表示二进制数 N_1 的第1位和第2位, C 和 D 表示二进制数 N_2 的第1位和第2位。只有当 $N_1 \times N_2$ 的乘积小于等于2时,该电路的输出值为1。

(a) 求取 F 的最小项展开式。

(b) 求取 F 的最大项展开式。

用十进制符号形式及代数形式写出你的答案。



4.9 假设 $F(a, b, c) = abc' + b'$:

- (a) 用最小项展开式表示 F (用 m -符号形式)。
- (b) 用最大项展开式表示 F (用 M -符号形式)。
- (c) 用最小项展开式表示 F' (用 m -符号形式)。
- (d) 用最大项展开式表示 F' (用 M -符号形式)。

4.10 用下面的函数重新完成习题 4.9:

$$F(a, b, c, d) = (a + b + d)(a' + c)(a' + b' + c')(a + b + c' + d')$$

4.11 (a) 用最少数量的门实现一个全减器。

(b) 比较全加器和全减器的逻辑表达式, s_i 和 d_i 之间有何关系? c_{i+1} 和 b_{i+1} 之间有何关系?

4.12 设计一个电路, 该电路对 3 个 4 位数完成下面的函数功能:

$$(X_3 X_2 X_1 X_0 + Y_3 Y_2 Y_1 Y_0) - Z_3 Z_2 Z_1 Z_0$$

该电路可以输出一个计算结果 $S_3 S_2 S_1 S_0$ 、一个进位位和一个借位位。你可以使用 8 个全加器和任意类型的其他门, 这里假定负数用补码表示。

4.13 某个组合逻辑电路有 4 个输入 (A 、 B 、 C 和 D) 及 1 个输出 Z , 当且仅当输入中有 3 个连续的 0 或 3 个连续的 1 时, 该电路输出为 1。例如, 若 $A=1$ 、 $B=0$ 、 $C=0$ 并且 $D=0$, 那么 $Z=1$, 但若 $A=0$ 、 $B=1$ 、 $C=0$ 并且 $D=0$, 则 $Z=0$ 。请用 1 个四输入或门和 4 个三输入与门设计该电路。

4.14 请设计具有 1 个输出 Z 和 4 个输入 A 、 B 、 C 和 D 的组合逻辑电路, $ABCD$ 四位输入分别表示某个二进制数的四个位。当且仅当输入数最小为 5 并且不大于 11 时, 该电路的输出 Z 为 1。请用一个或门 (三个输入) 及三个与门 (每个门的输入不超过三个) 实现此电路。

4.15 实现逻辑函数 f 的某逻辑电路具有 A 、 B 、 C 和 D 共 4 个输入, 其中 A 、 B 、 C 表示一个 0~7 之间的数字, A 为最高位; 输入 D 为奇校验位, 即 D 的值使得 A 、 B 、 C 、 D 中永远只有奇数个 1。(例如, 数字 1 用 $ABC=001$ 且 $D=0$ 表示; 数字 3 用 $ABCD=0111$ 表示)。只有当输入的数为素数时函数 f 的输出为 1。(当一个数只能被 1 和自己整除时, 该数即为素数。1 通常认为是素数, 而 0 不是素数。)

(a) 用代数形式列出 f 的最小项和无关最小项。

(b) 用代数形式列出 f 的最大项和无关最大项。

4.16 某优先权编码器具有 x_3 、 x_2 、 x_1 和 x_0 四个输入, 有 z 、 y_1 和 y_0 三个输出。当输入中某个为 1 时, 输出 $z=1$ 并且 y_1 和 y_0 为一个二进制数, 该数的值表示输入为 1 的最高那个输入的下标。例如, 若 $x_2=1$ 并且 $x_3=0$, 则输出为 $z=1$, $y_1=1$, $y_0=0$ 。当所有输入都为 0 时, $z=0$, 此时 y_1 和 y_0 的输出无关紧要。

(a) 用十进制数字形式列出每个输出的最小项和无关最小项。

(b) 用十进制数字形式列出每个输出的最大项和无关最大项。

4.17 一个十进制数 d (从 0~9) 的 9 进制补码定义为 $9-d$ 。某逻辑电路用于产生输入数字的 9 进制补码, 其输入和输出的数都是 BCD 格式。现用 A 、 B 、 C 、 D 代表电路输入, 用 W 、 X 、 Y 、 Z 代表电路输出。

(a) 求出每个输出的最小项和无关最小项。

(b) 求出每个输出的最大项和无关最大项。

4.18 当输入和输出的数字用 4-2-2-1 带权码表示时重新做 4.17 题。对于小于 5 的十进制数字,如果只能有一个权重位为 2,则我们取右边的那位,而且所选的编码使得 $W = A'$, $X = B'$, $Y = C'$ 并且 $Z = D'$ (在此限制下有两种可能的编码)。


4.19 下面每段文字都有两种可能的解释,这取决于先执行与运算还是先执行或运算,请为每种解释写出一个表达式。

- (a) 如果钥匙置于点火开关处,并且车门打开,或者安全带没有系紧时,蜂鸣器发声。
- (b) 如果你吃得太多,或者没有做足够的锻炼,并且你新陈代谢速度太慢时,你会发胖。
- (c) 如果音量调得太大,并且正在播放喧闹的音乐,或者功放机功率太大时,喇叭容易损坏。
- (d) 当下雪或者下雨,并且路面有油时,道路会变得非常光滑。

4.20 银行的备用房门上带有 3 把锁,每把锁的钥匙都不同并分别保存在不同的人手里。为了打开这个门,必须至少有两个人把自己的钥匙插入对应的锁里。如果 1、2、3 号锁里插入了对应的钥匙,则信号线 A、B、C 的值分别为 1,请写出输出变量 Z 的表达式,使得当且仅当门打开时 $Z=1$ 。

4.21 用做计算机输入设备的某纸带阅读机上有 5 列小孔,如下图所示。纸带上有孔表示逻辑 1,无孔表示逻辑 0,当纸带经过光电元件时,纸带上的穿孔模式将转换成 A、B、C、D 和 E 线上的逻辑信号。除穿孔两种模式之外的其他模式都表示一个合法字符:没有穿一个孔的模式不被采用,因为我们无法将这种模式与两个穿了孔的模式之间的空隙相区别;不正确的穿孔可以用同一位置处的全部穿孔删除。因此,纸带上的一个合法穿孔模式至少包含一个穿孔但又不能全部穿孔。

- (a) 写出输出变量 Z 的表达式,使得只有当读到一个合法字符时 $Z=1$ 。
- (b) 写出输出变量 Y 的表达式,使得只有当读到的模式仅仅在第 C 行和第 E 行有穿孔时 $Z=1$ 。



4.22 某计算机用 7 条数据线连接了一台行式打印机,这些数据线用于控制纸和打印头的运动及确定要打印哪个字符。数据线分别标记为 A、B、C、D、E、F 和 G,每个信号可表示二进制的 0 和 1。若将数据线上的信号解释为一个 7 位的二进制数据,且信号 A 是数据的最高位,则数据线可以表示为 $0 \sim 127_{10}$ 之间的数字。数字 13_{10} 是让打印头回到一行开始处的命令(回车),数字 10_{10} 是让打印纸前进一行的命令(换行),从 32_{10} 到 127_{10} 的数字分别表示可打印的字符。

- (a) 当且仅当数据线上的命令表示移动打印头到一行开始处时, $X=1$ 。写出变量 X 的表达式。
- (b) 当且仅当数据线上的命令表示打印纸前进一行时, $Y=1$ 。写出变量 Y 的表达式。
- (c) 当且仅当数据线上的数据表示一个可打印字符时, $Z=1$ 。写出变量 Z 的表达式。

(提示:考虑数字 0~31 及 32~127 的二进制表示,仅用两个项可写出 Z 的表达式。)

4.23 假设 $F_1 = \prod M(0,4,5,6), F_2 = \prod M(0,4,7)$, 找出 $F_1 F_2$ 的最大项展开式。

当已经给出了 F_1 和 F_2 的最大项展开式时,请说出计算 $F_1 F_2$ 最大项展开式的通用方法。请使用最大项展开式的通用形式证明你的答案。

4.24 假设 $F_1 = \prod M(0,4,5,6), F_2 = \prod M(0,4,7)$, 找出 $F_1 + F_2$ 的最大项展开式。

当已经给出了 F_1 和 F_2 的最大项展开式时,请说出计算 $F_1 + F_2$ 最大项展开式的通用方法。请使用最大项展开式的通用形式证明你的答案。

4.25 如下图所示,将 4 把椅子放成一行:



每个椅子可能被占用(1)或者空闲(0)。给出下列描述的每个逻辑函数的最小项展开式和最大项展开式。

(a) 当且仅当没有两个相邻的空闲椅子时, $F(A, B, C, D) = 1$ 。

(b) 当且仅当最左边和最右边的椅子都空闲时, $G(A, B, C, D) = 1$ 。

(c) 当且仅当至少有 3 把椅子被占用时, $H(A, B, C, D) = 1$ 。

(d) 当且仅当坐在左边两把椅子上的人比坐在右边两把椅子上的人多时, $J(A, B, C, D) = 1$ 。

4.26 A、B、C、D 四把椅子以环形方式摆放, A 挨着 B, B 挨着 C, C 挨着 D, D 挨着 A。每把椅子可能被占用(1)或者空闲(0)。给出下列的逻辑函数的最小项展开式和最大项展开式。

(a) 当且仅当没有相邻的椅子空闲时, $F(A, B, C, D) = 1$ 。

(b) 当且仅当最少有 3 个相邻的椅子空闲时, $G(A, B, C, D) = 1$ 。

(c) 当且仅当至少有 3 把椅子空闲时, $H(A, B, C, D) = 1$ 。

(d) 当且仅当坐在 A、B 两把椅子上的人比坐在 C、D 两把椅子上的人多时, $J(A, B, C, D) = 1$ 。

4.27 假设 $f(a, b, c) = a'(b + c')$:

(a) 用最小项展开式表示 F (用 m -符号形式)。

(b) 用最大项展开式表示 F (用 M -符号形式)。

(c) 用最小项展开式表示 F' (用 m -符号形式)。

(d) 用最大项展开式表示 F' (用 M -符号形式)。

4.28 用下面的函数重新完成习题 4.27。

$$f(a, b, c, d) = acd + bd' + a'c'd + ab'cd + a'b'cd'$$

4.29 使用代数运算求取下列各函数的最小项展开式和最大项展开式。

(a) $f(A, B, C, D) = AB + A'CD$

(b) $f(A, B, C, D) = (A + B + D')(A' + C)(C + D)$

4.30 假设 $F'(A, B, C, D) = \sum m(0, 1, 2, 6, 7, 13, 15)$:

(a) 找出 F 的最小项展开式(用十进制符号形式和代数形式)。

(b) 找出 F 的最大项展开式(用十进制符号形式和代数形式)。

4.31 用下面的函数重新完成习题 4.30。

$$F'(A, B, C, D) = \sum m(1, 2, 5, 6, 10, 15)$$

4.32 对于下面给定的真值表完成(a)~(d)小题。

A	B	C	F_1	F_2	F_3	F_4
0	0	0	1	1	0	1
0	0	1	×	0	0	0
0	1	0	0	1	×	0
0	1	1	0	0	1	1
1	0	0	0	1	1	1
1	0	1	×	0	1	0
1	1	0	0	×	×	×
1	1	1	1	×	1	×


(a) 求取 F_1 的最简表达式,并指定得到这个表达式的无关项的值。

(b) 同样的方法求取 F_2 。

(c) 同样的方法求取 F_3 。

(d) 同样的方法求取 F_4 。

4.33 使用下面的电路和真值表重新完成习题 4.5 的要求,假设输入组合 $ABC=011$ 及 $ABC=110$ 永远不会出现。



4.34 用下面给出的逻辑函数重新完成习题 4.7 的要求。

(a) 当且仅当硬币同一面(正面或者反面)着地时, $G_1(A, B, C)$ 值为 1。

(b) 当且仅当第 2 枚硬币与第 1 枚硬币着陆面相同时, $G_2(A, B, C)$ 值为 1。

4.35 某个组合电路有 4 个输入(A, B, C, D)和 3 个输出(X, Y 和 Z)。XYZ 表示一个二进制数字,该数字等于四路输入中值为 1 的信号的个数。例如,若 $ABCD=1011$,则 $XYZ=011$ 。

(a) 找出 X, Y 和 Z 的最小项展开式。

(b) 找出 Y 和 Z 的最大项展开式。

4.36 某组合电路有 4 个输入(A, B, C, D)和 4 个输出(W, X, Y, Z),WXYZ 表示一个余 3 码数字,该值等于输入为 1 的信号个数。例如,如果 $ABCD=1101$,则 $WXYZ=0110$ 。

(a) 找出 X, Y 和 Z 的最小项展开式。

(b) 找出 Y 和 Z 的最大项展开式。

4.37 某个组合电路有 4 个输入(A, B, C, D),输入信号表示一个 BCD 编码数字。该电路有两组输出信号—— S, T, U, V 和 W, X, Y, Z ,每一组信号表示一个 BCD 数字。

输出的数字所表示的十进制数是输入数字的 5 倍。例如,当 $ABCD=0111$ 时,输出为 0011 0101。现假设非法的 BCD 数字不会出现在输入端。

(a) 构造真值表。

(b) 观察真值表,写出输出信号的最简表达式(提示:试着将输出列与输入列进行比较)。

4.38 用下面的条件重新完成习题 4.37: BCD 输出表示的十进制数比输入数字的四倍多 1。例如,当 $ABCD=0011$ 时,输出为 0001 0011。

4.39 使用 5 个全加器设计可将一个 4 位二进制数与一个 5 位二进制数相加的电路,并假定负数用补码表示。(提示:你如何将一个 4 位二进制数转换为一个 5 位二进制数,但又不会使负数变为正数或使正数变为负数? 试着写出一 3 的 3 位补码数格式、4 位补码数格式和 5 位补码数格式,回忆一下求取一个二进制数补码的方法是将第 1 个为 1 的位的左边所有位取反。)

4.40 半加器是将两个二进制位相加得到一个以及一个进位的电路。请给出半加器的真值表,并且仅用两个门来设计这个电路。接着使用 4 个半加器以及其他任何门来设计一个电路,该电路可以求出一个 4 位二进制数字的补码。(提示:回忆一下求取一个二进制数补码的方法是将所有位取反再加 1。)

4.41 (a) 将开关函数 $f(x, y) = x + y$ 写成最小项之和的形式以及最大项之积的形式。

(b) 考虑具有 4 个元素 $\{0, 1, a, b\}$ 并且具有下表所示操作运算规则的布尔代数。设 $f(x, y) = ax + by$ 是该布尔代数下的函数,其中 a, b 是两个元素。将 $f(x, y)$ 表示成最小项之和的形式。

(c) 将(b)中的表达式表示成最大项之积的形式。

(d) 给出(b)中表达式的组合表(注意:组合表有 16 行而不是只有 4 行)。

(e) 哪个具有 4 行的组合表可完全给定(b)中的函数? 证明你的答案。

	'	+	0	1	a	b	•	0	1	a	b
0	1	0	0	1	a	b	0	0	0	0	0
1	0	1	1	1	1	1	1	0	1	a	b
a	b	a	a	1	a	1	a	0	a	a	0
b	a	b	b	1	1	b	b	0	b	0	b

4.42 (a) 若 m_1 和 m_2 是 n 变量的最小项,证明 $m_1 + m_2 = m_1 \oplus m_2$ 。

(b) 证明任何开关函数都可写成某些积项的异或,这些积项不含有任何反变量因子。(提示:先将函数写成最小项之和的形式,再使用(a)中的结论。)

4.43 (a) 证明如图 4-5 所示的全加器可以用两个 2 输入异或门和三个 2 输入与非门实现。(提示:将式(4-2)改写为 $X \oplus Y$ 的形式。)


(b) 假设使用相同类型的门,分别采用图 4-3 的全加器和采用(a)中的全加器,试比较两种行波进位加法器的最大时间。

4.44 证明全减器可以用两个 2 输入异或门、一个反相器和三个 2 输入或非门实现。(提示:将借位输出写成和之积式。)

4.45 如下图所示,图 4-5 中所给的全加器修改后增加了两个控制输入 E_1 和 E_0 。

(a) 对于 E_1 和 E_0 的所有取值组合,写出全加器输出信号的代数表达式。

(b) 假设该修改后的全加器用于如图 4-3 所示的并行加法器, 对于 E_1 和 E_0 的所有取值组合, 提出该并行加法器所实现的功能(加、异或等等)。



4.46 如果 G_1 和 G_2 是与非门而不是与门, 重新完成习题 4.45。

4.47 如果 G_1 和 G_2 是或非门而不是与门, 并且在 G_2 的输入 c_i 上加一个非门, 重新完成习题 4.45。

4.48 如果 G_1 和 G_2 是或门而不是与门, 并且在 G_2 的输入 c_i 上加一个非门, 重新完成习题 4.45。