SE201: Projet 1

Lucie Molinié, Isaïe Muron, Florian Tarazona

Partie 1 - Jeu d'instruction RISC-V

Le programme

Pour traduire ce programme : - On traduit d'abord les instructions hexadécimales en binaires - On identifie le format des instructions et leur mnémonique à l'aide de la documentation RISC-V (p.130) et de la dernière page du sujet

On obtient le résultat suivant :

```
0:
    0000 0000 0000 0101 0000 1000 1001 0011 ADDI a7, a0, #0
                                                             (I)
4:
    0000 0000 0000 0110 1000 0101 0001 0011 ADDI a0, a3, #0
                                                             (I)
8:
    0000 0100 0000 1000 1000 0000 0110 0011
                                            BEQ a7, \times 0, #64
                                                             (SB)
    0000 0100 0000 0101 1000 0010 0110 0011
                                            BEQ a1, x0, #68
                                                             (SB)
c:
    0000 0100 0000 0110 0000 0000 0110 0011
10:
                                            BEQ a2, x0, #64
                                                             (SB)
14:
    0000 0100 1101 0000 0101 0000 0110 0011
                                            BGE x0, a3, #64
                                                             (SB)
18:
    0000 0000 0000 1000 1000 0111 1001 0011 ADDI a5, a7, #0
                                                             (I)
    0000 0000 0010 0110 1001 0111 0001 0011 SLLI a4, a3, #2
1c:
                                                             (I)
20:
    0000 0000 1110 1000 1000 1000 1011 0011
                                            ADD a7, a7, a4
                                                             (R)
24:
    0000 0000 0000 0111 1010 0111 0000 0011
                                             LW a4, a5, #0
                                                             (I)
28:
    0000 0000 0000 0101 1010 1000 0000 0011
                                             LW a6, a1, #0
                                                             (I)
2c:
    0000 0001 0000 0111 0000 0111 0011 0011
                                                             (R)
                                            ADD a4.
                                                    a4,
    0000 0000 1110 0110 0010 0000 0010 0011
30:
                                             SW a2, a4, #0
                                                             (S)
    0000 0000 0100 0111 1000 0111 1001 0011 ADDI a5, a5, #4
34:
                                                             (I)
38:
    0000 0000 0100 0101 1000 0101 1001 0011 ADDI al, al, #4
                                                             (I)
    0000 0000 0100 0110 0000 0110 0001 0011 ADDI a2, a2, #4
3c:
                                                             (I)
    1111 1111 0001 0111 1001 0010 1110 0011
40:
                                            BNE a5. a7. #-28
                                                             (SB)
44:
    0000 0000 0000 0000 1000
                            0000 0110 0111 JALR x0, x1, #0
                                                              (I)
48:
    1111 1111 1111 0000 0000 0101 0001 0011 ADDI a0, x0, #-1
                                                             (I)
4c:
    (I)
50:
    1111 1111 1111 0000 0000 0101 0001 0011 ADDI a0, x0, #-1
                                                              (I)
54:
    (I)
```

On peut organiser le code en plusieurs parties et l'annoter pour mettre en avant les branchements :

```
Initialisations
              ADDI a7, a0, #0
         0:
         4:
              ADDI a0, a3, #0
 Retours
         Vérifications des arguments
prématurés
              BEQZ a7, 0x48
         8:
              BEQZ al, 0x50
         c:
         10:
              BEQZ a2, 0x50
         14:
               BGE x0, a3, 0x54
         Initialisation d'une boucle
         18:
              ADDI a5, a7, #0
              SLLI a4, a3, #2
         1c:
         20:
               ADD a7, a7, a4
         Itération
         24:
                 LW a4, a5, #0
         28:
                 LW a6, a1, #0
         2c:
               ADD a4, a4, a6
         30:
                 SW a2, a4, #0
         Incréments de boucle
                                     BOUCLE
              ADDI a5, a5, #4
         34:
         38:
              ADDI al, al, #4
         3c:
              ADDI a2, a2, #4
 sortie de
         Branchement de la boucle
  boucle
               BNE a5, a7, 0x24-
         40:
         Retours
         44:
               RET
         48:
               MOV a0, #-1
         4c:
               RET
         50:
               MOV a0, #-1
         54:
               RET
```

Les incréments multiples de 4 pour a1, a2 et a5 suggèrent que ces registres contiennent des adresses. Cela est confirmé par leurs utilisations dans les instructions d'accès mémoire.

Le corps de la boucle charge deux valeurs, les additionne puis stocke le résultats dans une autre partie de la mémoire : la fonction est un additionneur vectoriel. Donnons finalement l'usage de la fonction :

int add_vector(sc1_array, sc2_array, dst_array, size);

- sc1_array, sc2_array sont les deux vecteurs à additionner.
- dst_array est le vecteur dans lequel on met le résultat.

• size est la taille des vecteurs

La fonction renvoie -1 si l'un des vecteurs dst, sc1, sc2 a une adresse nulle, size sinon.

Les Branch Delay Slots

Dans tous les processeurs dont l'architecture est basée sur un pipeline, les instructions de branchement impliquent de casser le pipeline.

En effet, prenons l'exemple d'un processeur RISC-V, basé sur un pipeline à 5 étages comme vu en cours, qui exécute l'instruction

bge a0, a1, #20

Supposons que a0 < a1. Le processeur ne pourra s'en rendre compte qu'à l'étage d'EXÉCUTION du pipeline. À ce moment, l'instruction suivante dans la mémoire sera déjà dans l'étage de DÉCODAGE. Au coup d'horloge suivant, cette dernière, alors qu'elle vient d'être décodée, sera tuée par le processeur. Cela fait perdre au processeur un coup d'horloge.

Dans des architectures assez anciennes comme *MIPS*, la technique des branch delay slots était employée. Elle consiste simplement à exécuter l'instruction suivant une instruction de branchement. **C'était au programmeur de prêter attention à ce qu'il faisait.** Il pouvait toutefois profiter de cette instruction afin de prévoir par exemple une instruction pour aller chercher une donnée. Il pouvait concevoir des optimisation très fines, mais le code devenait moins lisible et les compilateurs plus difficiles à optimiser.

RISC-V, au contraire, prend le parti de ne pas nécessairement exécuter une instruction suivant un branchement. Cela permet au programmeur de gérer son code de manière plus naturelle. Toutefois, il est possible d'implémenter au sein du processeur un système de prédiction de branchement qui permettra de tenter de charger directement la bonne instruction.

Partie 2 - Outils de compilation RISC-V

Voici un programme d'addition vectorielle en C:

Compilation avec -00

Une première compilation avec gcc sans optimisation donne le code assembleur suivant :

```
file format elf32-littleriscv
1 add_vector-00.o:
 2
 3
 4 Disassembly of section .text:
 6 00000000 <add_vector>:
          fd010113
                                   addi
                                            sp,sp,-48
 8
     4:
           02812623
                                   SW
                                           s0,44(sp)
 9
     8:
          03010413
                                   addi
                                           s0,sp,48
10
                                           a0,-36(s0)
          fca42e23
     c:
                                   SW
11
    10:
          fcb42c23
                                           a1,-40(s0)
                                           a2,-44(s0)
           fcc42a23
12
    14:
                                   SW
           fcd42823
                                           a3,-48(s0)
13
    18:
                                   SW
           fdc42783
                                           a5,-36(s0)
14
    1c:
                                   lw
                                   beqz
15
    20:
          00078a63
                                           a5,34 <.L2>
16
    24:
           fd842783
                                   lw
                                            a5,-40(s0)
                                           a5,34 <.L2>
           00078663
17
    28:
                                   beqz
18
    2c:
           fd442783
                                           a5,-44(s0)
19
    30:
          00079663
                                   bnez
                                           a5,3c <.L3>
20
21 00000034 <.L2>:
22
    34:
          fff00793
                                   li
                                           a5,-1
23
    38:
           0680006f
                                           a0 <.L4>
24
25 0000003c <.L3>:
26
    3c:
          fe042623
                                   SW
                                           zero,-20(s0)
27
    40:
          0500006f
                                   j
                                           90 <.L5>
28
29 00000044 <.L6>:
30
    44:
          fec42783
                                   lw
                                           a5,-20(s0)
                                           a5,a5,0x2
    48:
           00279793
                                   slli
31
           fdc42703
                                            a4,-36(s0)
32
    4c:
                                   lw
                                   add
33
    50:
          00f707b3
                                           a5,a4,a5
                                           a3,0(a5)
34
    54:
          0007a683
                                   lw
35
    58:
           fec42783
                                   lw
                                           a5,-20(s0)
36
    5c:
           00279793
                                   slli
                                           a5,a5,0x2
37
    60:
           fd842703
                                   lw
                                            a4,-40(s0)
           00f707b3
                                           a5,a4,a5
38
    64:
                                   add
           0007a703
                                           a4,0(a5)
39
    68:
                                   lw
40
    6c:
           fec42783
                                   lw
                                           a5,-20(s0)
41
    70:
           00279793
                                   slli
                                           a5,a5,0x2
42
    74:
           fd442603
                                   lw
                                           a2,-44(s0)
43
    78:
          00f607b3
                                   add
                                           a5,a2,a5
44
    7c:
           00e68733
                                   add
                                           a4,a3,a4
                                           a4,0(a5)
45
    80:
           00e7a023
                                   SW
46
    84:
           fec42783
                                           a5,-20(s0)
                                   lw
47
    88:
           00178793
                                   addi
                                           a5,a5,1
48
    8c:
           fef42623
                                   SW
                                           a5,-20(s0)
```

```
49
50 00000090 <.L5>:
51
     90:
            fec42703
                                       lw
                                                a4,-20(s0)
52
     94:
            fd042783
                                       lw
                                                a5,-48(s0)
53
     98:
            faf746e3
                                       blt
                                                a4,a5,44 <.L6>
54
55 0000009c <.LBE2>:
            fd042783
56
     9c:
                                       lw
                                                a5,-48(s0)
57
58 000000a0 <.L4>:
59
            00078513
     a0:
                                                a0,a5
                                       mν
60
                                                s0,44(sp)
     a4:
            02c12403
                                       lw
61
            03010113
     a8:
                                       addi
                                                sp, sp, 48
62
     ac:
            00008067
                                       ret
```

Nous pouvons encore distinguer plusieurs parties :

- l'initialisation de la stack
- les vérifications et retours prématurés : 0x20, 0x28, 0x30, .L2, .L3
- le retour de la fonction : $.\mathbf{L4}$


Nous pouvons constater plusieurs points qui diffèrent de la première version présentée :

• L'utilisation d'instructions d'accès mémoire est systématique pour la lecture et l'écriture des variables. On peut par exemple reconnaître la suite d'instructions implémentant l'accès en lecture v[i]. Pour l'accès en écriture, il suffit de remplacer le dernier LW par SW.


```
a5. -20(s0)
1w
                    //Chargement de i dans a5
                    //depuis la stack
slli a5, a5, 0x2
                    //Multiplication de i pour être
                    //compatible avec une adresse
1 w
     a4, -36(s0)
                    //Chargement de v dans a4
                    //depuis la stack
     a5, a4, a5
                    //Calcul de l'adresse v + i
add
     a3, 0(a5)
                    //Chargement de la valeur v[i]
1w
```

• L'utilisation de la pile, alors que la première version se contentait de travailler avec les registres de travail a0 - a7.

Une remarque surprenante est que la stack est initialisée avec une taille nettement supérieure aux besoins de la fonction : 12 mots-mémoire, mais seulement 6 utilisés. On peut représenter la stack ainsi :



Pour des raisons d'optimisation, gcc essaie d'aligner les éléments de la stack, comme l'indique ce thread sur GitHub. On peut modifier cela en utilisant l'argument -mpreferred-stack-boundary=3. On obtient alors :



• La gestion des branchements est également différente : on constate la présence d'un préambule $.\mathbf{L2}$ menant directement à $.\mathbf{L4}$ après avoir mis la valeur de retour à -1.

Compilation avec -03

```
1 add_vector-03.o:
                         file format elf32-littleriscv
 3
 4 Disassembly of section .text:
 6 00000000 <add_vector>:
     0:
           00050793
                                    mν
                                             a5,a0
           04050063
                                            a0,44 <.L8>
 8
     4:
                                    beaz
 9
     8:
           02058e63
                                    beqz
                                             a1,44 <.L8>
10
     c:
           02060c63
                                    beqz
                                             a2,44 <.L8>
11
12 00000010 <.LBB2>:
                                    slli
                                             a7,a3,0x2
13
    10:
           00269893
    14:
           011508b3
                                             a7.a0.a7
14
                                    add
15
    18:
           02d05263
                                    blez
                                             a3.3c <.L5>
16
17 0000001c <.L4>:
                                    lw
                                             a4.0(a5)
18
    1c:
           0007a703
    20:
           0005a803
                                             a6,0(a1)
19
                                    lw
20
    24:
           00478793
                                    addi
                                             a5,a5,4
                                    addi
21
    28:
           00458593
                                             al,al,4
22
    2c:
           01070733
                                    add
                                             a4,a4,a6
23
           00e62023
                                             a4,0(a2)
    30:
                                    SW
                                    addi
                                             a2,a2,4
           00460613
24
    34:
25
    38:
           ff1792e3
                                    bne
                                             a5,a7,1c <.L4>
26
27 0000003c < .15>:
28
    3c:
           00068513
                                             a0,a3
29
30 00000040 <.LVL3>:
31
    40:
          00008067
                                    ret
32
33 00000044 <.L8>:
34
    44:
          fff00513
                                    li
                                             a0,-1
36 00000048 <.LVL5>:
    48:
          00008067
                                    ret
```

On retrouve un code bien plus proche de la première version. On constate cependant quelques différences :

- Certaines instructions ne sont pas présentes, en particulier au début de la fonction ou à la fin. La structure est conservée néanmoins.
- Les incréments d'adresses sont effectués de manière plus rapprochée de l'instruction d'accès mémoire qui utilise l'adresse.

On peut essayer d'expliquer cela comme une optimisation pour éviter de se retrouver confronté à une obligation de **stall** les instructions suivant directement les accès mémoire. En effet, dans le premier code, l'instruction 0x2C devait être retardée car elle utilisait a6 directement après sa lecture depuis la mémoire

On avait un potentiel problème également avec l'instruction 0x30 qui utilisait a4 directement après y avoir stocké un résultat de l'ALU. On peut éviter de retarder l'instruction en utilisant une technique de data-forwarding, en permettant à l'étage d'EXÉCUTION du processeurs de prendre en entrée la valeur calculée au coup d'horloge précédent.

Ici, les adresses peuvent être incrémentées sans attendre, et ces instructions permettent d'attendre la ressource en faisant quelque chose d'utile.

Partie 3 - Architecture RISC-V

Flot d'exécution

L'exécution pas à pas de la fonction avec les paramètres (0x200, 0x200, 0x200, 0x20) donne :

\overline{PC}	Instruction	a0	a1	a2	a3	a4	a5	a6	a7	Explication
INIT 0x00	addi a7, a0, #0	0x200 0x200	0x200 0x200	0x200 0x200	0x2 0x2	0x0 0x0	0x0 0x0	0x0 0x0	0x0 0x200	copie la valeur de a0 dans a7
0x04	addi a0, a3, #0	0x2	0x200	0x200	0x2	0x0	0x0	0x0	0x200	copie la valeur de a3 dans a0
0x08	beqz a7, 0x48	0x2	0x200	0x200	0x2	0x0	0x0	0x0	0x200	vérifie que le 1er argument (addresse du 1er vecteur) n'est pas null
0x0c	beqz a1, 0x50	0x2	0x200	0x200	0x2	0x0	0x0	0x0	0x200	vérifie que le 2e argument (addresse du 2e vecteur) n'est pas null
0x10	beqz a2, 0x50	0x2	0x200	0x200	0x2	0x0	0x0	0x0	0x200	vérifie que le 3e argument (addresse du vecteur de destina- tion) n'est pas null
0x14	bge x0, a3, 0x54	0x2	0x200	0x200	0x2	0x0	0x0	0x0	0x200	vérification sur la taille du vecteur ? non nulle ?
0x18	addi a5, a7, #0	0x2	0x200	0x200	0x2	0x0	0x200	0x0	0x200	copie la valeur de a7 dans a5

PC	Instruction	a0	a1	a2	a3	a4	a5	a6	a7	Explication
0x1c	slli a4, a3, #2	0x2	0x200	0x200	0x2	0x8	0x200	0x0	0x200	effectue un shift left (2bits) sur la valeur de a3, met le résultat dans a4
0x20	add a7, a7, a4	0x2	0x200	0x200	0x2	0x8	0x200	0x0	0x208	met a7+a4 dans a7
0x24	lw a4, a5, #0	0x2	0x200	0x200	0x2	0x61	0x200	0x0	0x208	charge a4 avec la valeur située à l'adresse [a5] (0x61 pour la 1e itération)
0x28	lw a6, a1, #0	0x2	0x200	0x200	0x2	0x61	0x200	0x61	0x208	charge a6 avec la valeur située à l'adresse [a1] (0x61 pour la 1e itération)
0x2c	add a4, a4, a6	0x2	0x200	0x200	0x2	0xc2	0x200	0x61	0x208	met a6+a4 dans a4
0x30		0x2	0x200	0x200	0x2	0xc2	0x200	0x61	0x208	écrit a4 dans la case mémoire d'adresse a2
0x34	addi a5, a5, #4	0x2	0x200	0x200	0x2	0xc2	0x204	0x61	0x208	incrémente la valeur de a5(adresse de l'élément suivant du 1er vecteur)

PC	Instruction	a0	a1	a2	a3	a4	a5	a6	a7	Explication
0x38	addi a1, a1, #4	0x2	0x204	0x200	0x2	0xc2	0x204	0x61	0x208	incrémente la valeur de a1(adresse de l'élément suivant du 2e vecteur)
0x3c	addi a2, a2, #4	0x2	0x204	0x204	0x2	0xc2	0x204	0x61	0x208	incrémente la valeur de a2(adresse de l'élément suivant du vecteur de destina- tion)
0x40	bne a5, a7, 0x24	0x2	0x204	0x204	0x2	0xc2	0x204	0x61	0x208	si a5 != a7 (l'adresse à laquelle on regarde est différente de la 1e adresse hors vecteur), on saute en 0x24 (nouvelle itération)
0x24	'lw a4, a5, #0	0x2	0x204	0x204	0x2	0x20	0x204	0x61	0x208	charge a4 avec la valeur située à l'adresse [a5] (0x20 pour la 2e itération)
0x28'	lw a6, a1, #0	0x2	0x204	0x204	0x2	0x20	0x204	0x20	0x208	charge a6 avec la valeur située à l'adresse [a1] (0x20 pour la 2e itération)

PC	Instruction	a0	a1	a2	a3	a4	a5	a6	a7	Explication
0x2c'	add a4, a4, a6	0x2	0x204	0x204	0x2	0x40	0x204	0x20	0x208	met a6+a4 dans a4
0x30'	sw a2, a4, #0	0x2	0x204	0x204	0x2	0x40	0x204	0x20	0x208	écrit a4 dans la case mémoire d'adresse a2
0x34'	addi a5, a5, #4	0x2	0x204	0x204	0x2	0x40	0x208	0x20	0x208	incrémente la valeur de a5(adresse de l'élément suivant du 1er vecteur)
0x38'	addi a1, a1, #4	0x2	0x204	0x204	0x2	0x40	0x208	0x20	0x208	incrémente la valeur de a1(adresse de l'élément suivant du 2e vecteur)
0x3c'	addi a2, a2, #4	0x2	0x204	0x208	0x2	0x40	0x208	0x20	0x208	incrémente la valeur de a2(adresse de l'élément suivant du vecteur de destina- tion)
0x40	bne a5, a7, 0x24	0x2	0x204	0x208	0x2	0x40	0x208	0x20	0x208	on a a5 == a7, on ne saute pas en 0x24
0x44	ret	0x2	0x204	0x208	0x2	0x40	0x208	0x20	0x208	La fonction retourne a0, c'est à dire la taille des vecteurs.

Pipelining

Afin d'illustrer les problématiques d'aléas, nous traçons partiellement les diagrammes de pipeline.

En temps normal (sans aléa), le diagramme est simplement le suivant :

NO HAZARD

Le premier aléa ayant lieu dans l'exécution du programme se produit à la première vérification (instruction 0x08) :

HAZARD 1

L'instruction beqz a7, 0x48 a besoin de la valeur de a7, mais celle-ci n'a pas encore été réécrite par l'instruction 0x00 qui en est encore à l'étape WRITEBACK. Cette étape peut simplement **forwarder** la valeur de a7 à l'étape d'EXÉCUTION.

Un deuxième aléa se présente à l'instruction 0x2c:

HAZARD 2

À l'étape d'EXÉCUTION, l'instruction 0x2c (add a4, a4, a6) requiert les valeurs de a4 et a6. a4 est mis à jour par l'instruction 0x24 (1w a4, a5, #0), qui a fini de lire la mémoire. L'étape WRITEBACK peut alors forwarder la valeur. Cependant, l'instruction 0x28 (1w a6, a1, #0) n'a pas fini de récupérer la valeur de a6 dans la mémoire.

Dans ce cas, aucun **forwarding** n'est envisageable : la pipeline est **stalled**, mise en attente jusqu'à ce que WRITEBACK puisse **forwarder** la valeur de **a6**.

L'instruction 0x30 (sw a2, a4, #0) requiert durant la phase d'ACCÈS MÉMOIRE la valeur de a4, qui vient d'être modifiée par l'instruction 0x2c. L'étape de WRITEBACK forward la valeur de a4.

Imaginons le cas où l'instruction 0x2c avait effectué un calcul sur a2. Dans ce cas, l'instruction 0x30 aurait eu besoin de cette nouvelle valeur durant l'étape d'EXÉCUTION qui se charge du calcul de l'adresse. L'étape d'ACCÈS MÉMOIRE aurait alors forwardé la valeur de a2 à l'étape d'EXÉCUTION.

Enfin, le cas d'un branchement pris est visible à l'instruction 0x40:

HAZARD 3

À l'étape d'EXÉCUTION l'instruction 0x40 (bne a5, a7, 0x24) détermine qu'il faut effectuer un branchement sur l'instruction 0x24. Les deux instructions suivantes, qui viennent d'être chargées de la mémoire, sont flushées et l'instruction 0x24 est fetched (l'adresse a été calculée lors de l'étape d'EXÉCUTION par l'instruction de branchement).

Partie 4 - Processor Design