
- Dinamička preraspodela naredbi
 - Scoreboarding prati se svaka naredba koja treba da se (uskoro) izvrši i njeno izvršavanje se pokreće samo ako su svi ulazni operandi dostupni (operand je dostupan ako nijedna od naredbi na čekanju ne upisuje u njega), što rešava RAW opasnosti
 - Preimenovanje registara (register renaming)
 - omogućava eliminaciju WAR i WAW opasnosti
 - zahteva postojanje dodatnih internih registara koji će se koristiti samo za ovo (današnji procesori ih mogu imati više desetina ili stotina)

- Dinamička preraspodela naredbi
 - Preimenovanje registara (register renaming)
 - primer

```
fdiv.d f0, f2, f4 fdiv.d f0, f2, f4 fadd.d f6, f0, f8 fadd.d S, f0, f8 fsd f6, 0(x1) fsd S, 0(x1) fsub.d f8, f10, f14 fmul.d f6, f10, f8 fmul.d f6, f10, T
```

- antizavisnost (WAR) između fadd i fsub, i između fsd i fmul
- izlazna zavisnost između fadd i fmul
- prave zavisnosti između fdiv i fadd, između fsub i fmul, i između fadd i fsd
- ako imamo dva dodatna registra, S i T, registri se mogu preimenovati, odnosno zameniti drugim, čime se dobija sekvenca bez zavisnosti (pri čemu se svaka dalja upotreba f8 za čitanje mora zameniti sa T, do prve naredbe koja mu menja vrednost)
- ovo je nešto što može da odradi kompajler (statički)

- Dinamička preraspodela naredbi
 - Tomasulov algoritam (Robert Tomasulo, IBM 360/91, 1966)
 - algoritam se koristi i u današnjim procesorima, u nešto komplikovanijoj varijanti
 - dinamičko preimenovanje registara koristeći rezervacione stanice (reservation stations), koje baferuju operande naredbi koje treba da se izvrše
 - glavna ideja je da rezervaciona stanica dobavlja i baferuje (čuva) vrednost operanda čim on postane dostupan, čime se eliminiše njegovo preuzimanje iz registara
 - više uzastopnih upisa u registar se razrešava tako da se stvarno obavi samo poslednji
 - rezervacionih stanica može biti više nego registara, i svaka je vezana za jednu ili više funkcionalnih jedinica (jedinice koje obavljaju naredbe)
 - rezultati se iz rezervacionih stanica prosleđuju direktno u funkcionalne jedinice, čime se zaobilaze registri, koristeći zajedničku magistralu podataka (common data bus - CDB)



- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - delovi FPU procesora:
 - red naredbi (instruction queue) naredbe koje treba da se izvrše
 - ulazni baferi (load buffers) podaci koji dolaze iz memorije
 - izlazni baferi (store buffers) podaci koji odlaze u memoriju
 - registri (FP registers) floating point registri
 - rezervacione stanice (reservation stations) ovde se baferuje operacija i operandi; kada operandi postanu dostupni, operacija odlazi u funkcionalnu jedinicu (FP adder za sabiranje/oduzimanje, odnosno FP multiplier za množenje/deljenje); ako nema slobodne funkcionalne jedinice, izvršavanje naredbe mora da čeka
 - sve je povezano sa zajedničkom magistralom (CDB); magistrala za svaki podatak radi objavljivanje (broadcast) i podatak, zajedno sa oznakom stanice koja ga je proizvela, ide istovremeno na sva mesta gde je potreban

- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - sve naredbe prvo odlaze u red naredbi, u redosledu u kome treba da se izvrše
 - faze izvršavanja naredbe
 - započinjanje (issue): naredba se preuzima se iz reda naredbi i gleda da li ima slobodna rezervaciona stanica za njen tip
 - ako nema, naredba mora da čeka da se neka oslobodi
 - ako ima, ubacuje se u stanicu
 - ako je operand dostupan, upisuje se njegova vrednost, a ako nije, upisuje se rezervaciona stanica koja treba da ga proizvede (ovo je praktično preimenovanje registara i rešava WAW i WAR)
 - izvršavanje (execute): izvršavanje naredbe
 - ako neki od operanada nije dostupan, prati se CDB i čeka da bude objavljen
 - kada svi operandi postanu dostupni naredba se prebacuje u funkcionalnu jedinicu (ako ima slobodna), čime se praktično rešava RAW

- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - faze izvršavanja naredbe
 - izvršavanje (execute):
 - ako se desi da istovremeno ima više spremnih FP naredbi, bira se jedna od njih
 - load i store se moraju raditi iz dva koraka: računanje adrese (sabiranje konstante i baznog registra) i smeštanje te adrese u bafer
 - load se izvršava čim ima slobodna memorijska jedinica
 - store mora čekati da vrednost postane dostuna, pa tek onda može u memorijsku jedinicu
 - ako je pre neke naredbe naredba grananja, ne može se ulaziti u njenu fazu izvršavanja dok se ne sazna kako će se grananje izvršiti; ovime se čuva redosled izvršavanja izuzetaka
 - ako procesor ima predviđanje grananja, tada se naredba može izvršiti i ranije (što je komplikovanija varijanta), pa će se zaustaviti na fazi upisa rezultata

- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - faze izvršavanja naredbe
 - upis rezultata (write result): kada se izvršavanje završi, rezultat se šalje na CDB, što za posledicu ima da rezultat odlazi do svih rezervacionih stanica, registara i store jedinica kojima treba
 - kada naredba jednom krene da se izvršava, ako joj nedostaje ulazni operand, čekaće ga od rezervacione stanice čija je oznaka upisana za taj operand
 - ako je operand bio raspoloživ kada je naredba ulazila u rezervacionu stanicu, njegova vrednost se odmah kopira tamo, pa se nadalje za tu operaciju ne koristi registar

- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - polja rezervacione stanice
 - Op operacija koja treba da se izvrši
 - Qj,Qk oznaka (tag) rezervacione stanice koja treba da obezbedi prvi, odnosno drugi ulazni operand; 0 (ili prazno) znači da je operand već dostupan i smešten u Vj, odnosno Vk
 - Vj,Vk vrednosti ulaznih operanada (za svaki operand je validno ili Q ili V)
 - A efektivna (izračunata) adresa, za load i store
 - Busy oznaka da je rezervaciona stanica zauzeta
 - svakom registru se dodeljuje polje Qi, koje je oznaka rezervacione stanice čiji rezultat tu treba da se upiše; 0 (ili prazno) znači da je sadržaj registra validan
 - load/store baferi sadrže polje A koje predstavlja efektivnu adresu

- Paralelizam unutar procesora
 - Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - primer

```
1. fld f6,32(x2)
2. fld f2,44(x3)
3. fmul.d f0,f2,f4
4. fsub.d f8,f2,f6
5. fdiv.d f10,f0,f6
6. fadd.d f6,f8,f2
```

 broj uz Add, Mult i Load je redni broj rezervacione stanice u koju se smešta naredba

Instruction status						
	Instruction	Issue	Execute	Write result		
fld	f6,32(x2)	X				
fld	f2,44(x3)					
fmul.d	f0, f2, f4					
fsub.d	f8, f2, f6					
fdiv.d	f10, f0, f6					
fadd.d	f6, f8, f2					

	Reservation stations							
Tag	Busy	Op	Qj	Vj	Qk	Vk	A	
Load1	Χ	Load					32+x2	
Load2								
Add1								
Add2								
Add3								
Mult1								
Mult2								

				Registe	r status				
Field	f0	f2	f4	f6	f8	f10	f12	***	f30
Qi				Load1					

Instruction status						
	Instruction	Issue	Execute	Write result		
fld	f6,32(x2)	X				
fld	f2,44(x3)	Х				
fmul.d	f0, f2, f4					
fsub.d	f8, f2, f6					
fdiv.d	f10, f0, f6					
fadd.d	f6, f8, f2					

				Reservation station	ons		
Tag	Busy	Ор	Qj	Vj	Qk	Vk	A
Load1	X	Load					32+x2
Load2	Х	Load					44+x3
Add1							
Add2							
Add3							
Mult1							
Mult2							

				Registe	r status				
Field	f0	f2	f4	f6	f8	f10	f12	***	f30
Qi		Load2		Load1					

	Ir	nstruction statu	IS	
	Instruction	Issue	Execute	Write result
fld	f6,32(x2)	Х		
fld	f2,44(x3)	Х		
fmul.d	f0, f2, f4	Х		
fsub.d	f8, f2, f6			
fdiv.d	f10, f0, f6			
fadd.d	f6, f8, f2			

32+x2 - adresa lokacije dobijena adresiranjem 32(x2)
M(32+x2) - sadržaj memorije na adresi određenoj sa 32(x2)
rSUB,rADD,rMUL,rDIV - vrednost dobijena izvršavanjem naredbe

				Reservation station	ons		
Tag	Busy	Ор	Qj	Vj	Qk	Vk	Α
Load1	Х	Load					32+x2
Load2	X	Load					44+x3
Add1							
Add2							
Add3							
Mult1	Х	MUL	Load2			f4	
Mult2							

				Registe	r status				
Field	f0	f2	f4	f6	f8	f10	f12	***	f30
Qi	Mult1	Load2		Load1					

Instruction status						
Instruction	Issue	Execute	Write result			
fld f6,32(x2)	X					
fld f2,44(x3)	X					
fmul.d f0,f2,f4	X					
fsub.d f8,f2,f6	X					
fdiv.d f10,f0,f6						
fadd.d f6,f8,f2						

32+x2 - adresa lokacije dobijena adresiranjem 32(x2)
M(32+x2) - sadržaj memorije na adresi određenoj sa 32(x2)
rSUB,rADD,rMUL,rDIV - vrednost dobijena izvršavanjem naredbe

	Reservation stations									
Tag	Busy	Ор	Qj	Vj	Qk	Vk	Α			
Load1	Х	Load					32+x2			
Load2	Х	Load					44+x3			
Add1	X	SUB	Load2		Load1					
Add2										
Add3										
Mult1	Х	MUL	Load2			f4				
Mult2										

				Registe	r status			
Field	f0	f2	f4	f6	f8	f10	f12	 f30
Qi	Mult1	Load2		Load1	Add1			

Instruction status									
Instruction	Issue	Execute	Write result						
fld f6,32(x2)	X								
fld f2,44(x3)	X								
fmul.d f0,f2,f4	X								
fsub.d f8,f2,f6	X								
fdiv.d f10,f0,f6	X								
fadd.d f6,f8,f2									

	Reservation stations										
Tag	Busy	Ор	Qj	Vj	Qk	Vk	А				
Load1	Х	Load					32+x2				
Load2	X	Load					44+x3				
Add1	X	SUB	Load2		Load1						
Add2											
Add3											
Mult1	Х	MUL	Load2			f4					
Mult2	Х	DIV	Mult1		Load1						

	Register status								
Field	f0	f2	f4	f6	f8	f10	f12	***	f30
Qi	Mult1	Load2		Load1	Add1	Mult2			

Instruction status									
	Instruction	Issue	Execute	Write result					
fld	f6,32(x2)	X							
fld	f2,44(x3)	Х							
fmul.d	f0, f2, f4	Х							
fsub.d	f8, f2, f6	Х							
fdiv.d	f10,f0,f6	Х							
fadd.d	f6, f8, f2	Х							

				Reservation stat	ions		
Tag	Busy	Ор	Qj	Vj	Qk	Vk	Α
Load1	Х	Load					32+x2
Load2	X	Load					44+x3
Add1	Х	SUB	Load2		Load1		
Add2	Х	ADD	Add1		Load2		
Add3							
Mult1	Х	MUL	Load2			f4	
Mult2	Х	DIV	Mult1		Load1		

	Register status								
Field	f0	f2	f4	f6	f8	f10	f12	***	f30
Qi	Mult1	Load2		Add2	Add1	Mult2			

Instruction status									
	Instruction	Issue	Execute	Write result					
fld	f6,32(x2)	X	X						
fld	f2,44(x3)	Х							
fmul.d	f0, f2, f4	Х							
fsub.d	f8, f2, f6	Х							
fdiv.d	f10, f0, f6	Х							
fadd.d	f6, f8, f2	Х							

	Reservation stations										
Tag	Busy	Op	Qj	Vj	Qk	Vk	Α				
Load1	X	Load					32+x2				
Load2	X	Load					44+x3				
Add1	X	SUB	Load2		Load1						
Add2	Х	ADD	Add1		Load2						
Add3											
Mult1	Х	MUL	Load2			f4					
Mult2	Х	DIV	Mult1	_	Load1						

	Register status								
Field	f0	f2	f4	f6	f8	f10	f12	***	f30
Qi	Mult1	Load2		Add2	Add1	Mult2			

Instruction status									
	Instruction	Issue	Execute	Write result					
fld	f6,32(x2)	Χ	X	X					
fld	f2,44(x3)	Х	Х						
fmul.d	f0, f2, f4	Х							
fsub.d	f8, f2, f6	Х							
fdiv.d	f10, f0, f6	Х							
fadd.d	f6, f8, f2	Х							

				Reservation stati	ons		
Tag	Busy	Ор	Qj	Vj	Qk	Vk	A
Load1							
Load2	X	Load					44+x3
Add1	X	SUB	Load2			M(32+x2)	
Add2	Х	ADD	Add1		Load2		
Add3							
Mult1	Х	MUL	Load2			f4	
Mult2	Х	DIV	Mult1			M(32+x2)	

	Register status									
Field	f0	f2	f4	f6	f8	f10	f12	***	f30	
Qi	Mult1	Load2		Add2	Add1	Mult2				

	Ir	nstruction statu	IS	
	Instruction	Issue	Execute	Write result
fld	f6,32(x2)	Х	Х	X
fld	f2,44(x3)	Х	Х	Х
fmul.d	f0, f2, f4	Х	Х	
fsub.d	f8, f2, f6	Х		
fdiv.d	f10, f0, f6	Х		
fadd.d	f6, f8, f2	Х		

				Reservation stati	ons		
Tag	Busy	Ор	Qj	Vj	Qk	Vk	A
Load1							
Load2							
Add1	Х	SUB		M(44+x3)		M(32+x2)	
Add2	Х	ADD	Add1			M(44+x3)	
Add3							
Mult1	Х	MUL		M(44+x3)		f4	
Mult2	Х	DIV	Mult1			M(32+x2)	

	Register status									
Field	f0	f2	f4	f6	f8	f10	f12	***	f30	
Qi	Mult1	M(44+x3)		Add2	Add1	Mult2				

	Ir	nstruction statu	IS	
	Instruction	Issue	Execute	Write result
fld	f6,32(x2)	Х	Х	Х
fld	f2,44(x3)	Х	Х	Х
fmul.d	f0, f2, f4	Х	Х	
fsub.d	f8, f2, f6	Х	Х	
fdiv.d	f10, f0, f6	Х		
fadd.d	f6, f8, f2	Х		

				Reservation sta	tions		
Tag	Busy	Ор	Qj	Vj	Qk	Vk	Α
Load1							
Load2							
Add1	X	SUB		M(44+x3)		M(32+x2)	
Add2	Х	ADD	Add1			M(44+x3)	
Add3							
Mult1	Х	MUL		M(44+x3)		f4	
Mult2	Х	DIV	Mult1			M(32+x2)	

	Register status									
Field	f0	f2	f4	f6	f8	f10	f12	***	f30	
Qi	Mult1	M(44+x3)		Add2	Add1	Mult2				

	Instruction statu	ıs	
Instruction	Issue	Execute	Write result
fld f6,32(x2)	X	X	X
fld f2,44(x3)	Х	Х	X
fmul.d f0,f2,f4	Х	Х	
fsub.d f8,f2,f6	Х	Х	X
fdiv.d f10,f0,f6	Х	Х	
fadd.d f6,f8,f2	Х		

32+x2 - adresa lokacije dobijena adresiranjem 32(x2)						
M(32+x2) - sadržaj memorije na adresi određenoj sa 32(x2)						
rSUB,rADD,rMUL,rDIV - vrednost dobijena izvršavanjem naredbe						

				Reservation station	ons		
Tag	Busy	Ор	Qj	Vj	Qk	Vk	Α
Load1							
Load2							
Add1							
Add2	Х	ADD		rSUB		M(44+x3)	
Add3							
Mult1	Х	MUL		M(44+x3)		f4	
Mult2	Х	DIV	Mult1			M(32+x2)	

	Register status									
Field	f0	f2	f4	f6	f8	f10	f12	***	f30	
Qi	Mult1	M(44+x3)		Add2	rSUB	Mult2				

Instruction status									
Instruction	Issue	Execute	Write result						
fld f6,32(x2)	X	Х	X						
fld f2,44(x3)	Х	Х	Х						
fmul.d f0,f2,f4	Х	Х							
fsub.d f8,f2,f6	Х	Х	Х						
fdiv.d f10,f0,f6	Х	Х							
fadd.d f6,f8,f2	Х	Х							

32+x2 - adresa lokacije dobijena adresiranjem 32(x2)							
M(32+x2) - sadržaj memorije na adresi određenoj sa 32(x2)							
rSUB,rADD,rMUL,rDIV - vrednost dobijena izvršavanjem naredbe							

	Reservation stations														
Tag	Busy	Ор	Qj	Vj	Qk	Vk	А								
Load1															
Load2															
Add1															
Add2	Х	ADD		rSUB		M(44+x3)									
Add3															
Mult1	Х	MUL		M(44+x3)		f4									
Mult2	Х	DIV	Mult1			M(32+x2)									

	Register status											
Field	Field f0 f2 f4 f6 f8 f10 f12 f30											
Qi	Mult1	M(44+x3)		Add2	rSUB	Mult2						

Instruction status										
	Instruction	Issue	Execute	Write result						
fld	f6,32(x2)	Х	Х	X						
fld	f2,44(x3)	Х	Х	Х						
fmul.c	f0,f2,f4	Х	Х							
fsub.c	f8,f2,f6	Х	Х	X						
fdiv.	f10,f0,f6	Х	Х							
fadd.c	f6, f8, f2	Х	Х	Х						

32+x2 - adresa lokacije dobijena adresiranjem 32(x2)								
M(32+x2) - sadržaj memorije na adresi određenoj sa 32(x2)								
rSUB,rADD,rMUL,rDIV - vrednost dobijena izvršavanjem naredbe								

	Reservation stations														
Tag	Busy	Ор	Qj	Vj	Qk	Vk	A								
Load1															
Load2															
Add1															
Add2															
Add3															
Mult1	Х	MUL		M(44+x3)		f4									
Mult2	Х	DIV	Mult1			M(32+x2)									

	Register status											
Field	f0	f2	f4	f6	f8	f10	f12	***	f30			
Qi	Mult1	M(44+x3)		rADD	rSUB	Mult2						

Instruction status										
	Instruction	Issue	Execute	Write result						
fld	f6,32(x2)	Х	Х	Х						
fld	f2,44(x3)	Х	Х	Х						
fmul.c	f0,f2,f4	Х	Х	Х						
fsub.c	f8,f2,f6	Х	Х	Х						
fdiv.c	f10,f0,f6	Х	Х							
fadd.c	f6, f8, f2	Х	Х	Х						

32+x2 - adresa lokacije dobijena adresiranjem 32(x2)								
M(32+x2) - sadržaj memorije na adresi određenoj sa 32(x2)								
rSUB,rADD,rMUL,rDIV - vrednost dobijena izvršavanjem naredbe								

	Reservation stations														
Tag	Busy	Ор	Qj	Vj	Qk	Vk	A								
Load1															
Load2															
Add1															
Add2															
Add3															
Mult1															
Mult2	Х	DIV		rMUL		M(32+x2)									

	Register status											
Field	f0	f2	f4	f6	f8	f10	f12	***	f30			
Qi	rMUL	M(44+x3)		rADD	rSUB	Mult2						

Instruction status								
	Instruction	Issue	Execute	Write result				
fld	f6,32(x2)	Х	X	Х				
fld	f2,44(x3)	Х	Х	Х				
fmul.d	f0, f2, f4	Х	Х	Х				
fsub.d	f8, f2, f6	Х	Х	Х				
fdiv.d	f10,f0,f6	Х	Х	Х				
fadd.d	f6, f8, f2	Х	Х	Х				

32+x2 - adresa lokacije dobijena adresiranjem 32(x2)							
M(32+x2) - sadržaj memorije na adresi određenoj sa 32(x2)							
rSUB,rADD,rMUL,rDIV - vrednost dobijena izvršavanjem naredbe							

	Reservation stations										
Tag	Busy	Op	Qj	Vj	Qk	Vk	Α				
Load1											
Load2											
Add1											
Add2											
Add3											
Mult1											
Mult2											

	Register status										
Field	f0	f2	f4	f6	f8	f10	f12	***	f30		
Qi	rMUL	M(44+x3)		rADD	rSUB	rDIV					

- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - osnovne prednosti
 - detekcija opasnosti po podatke se distribuira na više mesta
 - proizilazi iz postojanja više rezervacionih stanica i zajedničke magistrale
 - eliminacija WAW i WAR opasnosti
 - proizilazi iz preimenovanja registara (zamenjuju se oznakama rezervacionih stanica) i smeštanja vrednosti operanada tamo gde treba istog momenta kada postanu dostupni
 - primer: fdiv i fadd imaju WAR oko f6 ako se pokrenu istovremeno:
 - ako se naredba koja obezbeđuje f6 za fdiv nije završila, polje Qk za fdiv se puni sa Load1
 - ako se naredba koja obezbeđuje f6 za fdiv završila, polje Vk za fdiv se odmah puni vrednošću f6
 - u oba slučaja, fdiv postaje nezavisno od fadd

- Dinamička preraspodela naredbi
 - Tomasulov algoritam detaljnije
 - započinjanje FP naredbe, može samo ako postoji slobodna RS
 - ako je Qi registra za operand prazno, preuzmi vrednost i stavi u Vj/Vk, a Qj/Qk postavi na 0
 - ako Qi registra za operand nije prazno, Qj/Qk postavi na vrednost Qi
 - postavi Busy RS na tačno, a u Qi izlaznog registra upiši oznaku RS
 - započinjanje Load/Store naredbe, može samo ako postoji slobodan Load odnosno Store bafer
 - ako je Qi registra za adresiranje prazno, prezumi njegovu vrednost u Vj, a Qj postavi na 0
 - ako Qi registra za adresiranje nije prazno, Qj postavi na vrednost Qi
 - postavi konstantu adresiranja u polje A i Busy za RS na tačno
 - za Load, postavi Qi registra za podatak na oznaku RS
 - za Store, ako je Qi regsitra za podatak prazno postavi Vk na vrednost registra a Qk na 0, a u suprotnom postavi Qk na Qi

- Dinamička preraspodela naredbi
 - Tomasulov algoritam detaljnije
 - izvršavanje FP naredbe, može samo ako su Qj i Qk jednaki 0
 - slanje naredbe sa operandima Vj i Vk na izvršavanje
 - izvršavanje Load/Store naredbe, može samo ako je Qj jednako 0 i ako je naredba sledeća u load/store baferima
 - u polje A se upisuje izračunata adresa operanda (Vj+A)
 - samo za Load: čita se sadržaj lokacije sa adrese A
 - upis rezultata FP ili Load naredbe, može samo ako je izvršavanje RS završeno i ako je CDB slobodan
 - za svaki regisar koji ima oznaku RS upisuje se vrednost, a Qi se postavlja na 0
 - za svaku RS koja u Qj/Qk ima oznaku RS koja se završila, upisuje se rezultat u Vj/Vk, a Qj/Qk se postavlja na 0
 - Busy se postavlja na netačno
 - upis rezultata za Store, može samo ako je izvršavanje RS završeno i ako je Qk jednako 0
 - u memoriju na adresu A se upisje Vk
 - Busy se postavlja na netačno

- Paralelizam unutar procesora
 - Dinamička preraspodela naredbi
 - Tomasulov algoritam

primer sa petljom: množenje elemenata niza skalarom

```
Loop: fld f0,0(x1)
fmul.d f4,f0,f2
fsd f4,0(x1)
addi x1,x1,-8
bne x1,x2,Loop
```

- ako predviđanje skokova odredi da će se skok desiti, tada korišćenjem rezervacionih stanica možemo pokrenuti više tela petlji istovremeno - dinamičko odmotavanje petlje!
- pretpostavimo da su započete naredbe iz dva ciklusa petlje, ali da se nijedna od naredbi nije završila (napomena: u tabeli nije prikazana addi naredba, ali se smatra da je odrađena između prvog i drugog ciklusa petlje)

		Instruction status							
Instruction		From iteration	Issue	Execute	Write result				
fld	f0,0(x1)	1							
fmul.d	f4,f0,f2	1							
fsd	f4,0(x1)	1	√						
fld	f0,0(x1)	2							
fmul.d	f4,f0,f2	2	√						
fsd	f4,0(x1)	2							

Name		Reservation stations										
	Busy	Ор	Vj	Vk	Qj	Qk	Α					
Load1	Yes	Load					Regs[x1]+0					
Load2	Yes	Load					Regs[x1] — 8					
Add1	No											
Add2	No											
Add3	No											
Mult1	Yes	MUL		Regs[f2]	Load1							
Mult2	Yes	MUL		Regs[f2]	Load2							
Store1	Yes	Store	Regs[x1]			Mult1						
Store2	Yes	Store	Regs[x1] - 8			Mult2						

		Register status								
Field	f0	f2	f4	f6	f8	f10	f12		f30	
Qi	Load2		Mult2							

- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - primer sa petljom: množenje elemenata niza skalarom
 - load i store operacije se mogu bezbedno izvršiti van redosleda ako pristupaju različitim adresama
 - ako koriste istu adresu, može se desiti WAR ili RAW
 - dve store operacije na istu adresu mogu rezultovati WAW opasnošću
 - da bi proverilo da li se load može izvršiti, procesor može proveriti da li postoji nezavršena store naredba koja prethodi tom load-u, a koja koristi istu adresu
 - da bi proverio da li se store može izvršiti, procesor može proveriti da li postoji nezavršena load ili store naredba koja prethodi tom store-u, a koja koristi istu adresu
 - za ove provere, sve prethodne efektivne adrese moraju biti sračunate u redosledu pojavljivanja u kodu
 - za load naredbe se proverava da li postoji ista adresa u store baferima; ako postoji, load naredba se ne šalje u load bafer sve dok se store ne završi
 - za store je slično, samo se proveravaju i load i store baferi

- Dinamička preraspodela naredbi
 - Tomasulov algoritam
 - dinamička preraspodela može znatno da popravi performanse, pod uslovom da je predviđanje skokova dobro
 - nezgodno je što je Tomasulov algoritam kompleksan i zahteva značajne hardverske resurse
 - svaka rezervaciona stanica mora imati asocijativne bafere (radi poređenja sa informacijama na CDB) i kompleksnu kontrolnu logiku
 - samo jedna zajednička magistrala može biti usko grlo za veći broj RS
 - može se dodati još paralelnih magistrala, ali to onda dodatno povećava kompleksnost
 - u poslednje vreme su ovi problemi mahom rešeni, jer i mobilni uređaji imaju procesore sa dinamičkim preraspoređivanjem
 - algoritam je ostao mahom neiskorišten posle IBM 360/91, ali je ponovo stekao popularnost od 90-tih i danas je sastavni deo procesora