# 加法器实验

### 张明昆 2211585

2024.3.27

## 目录

1	实验目的	1
2	实验内容说明       2.1 实验设备       2.2 实验任务	2 2 2
3	实验原理图	2
4	实验步骤         4.1 编写 verilog 代码	3 6 8
5	实验结果分析	8
6	总结感想	8

## 1 实验目的

- 1. 熟悉 LS-CPU-EXB-002 实验箱和软件平台。
- 2. 掌握利用该实验箱各项功能开发组成原理和体系结构实验的方法。
- 3. 理解并掌握加法器的原理和设计。
- 4. 熟悉并运用 verilog 语言进行电路设计。
- 5. 为后续设计 cpu 的实验打下基础。

### 2 实验内容说明

#### 2.1 实验设备

- 1. 装有 Xilinx Vivado 的计算机一台。
- 2. LS-CPU-EXB-002 教学系统实验箱一套。

#### 2.2 实验任务

- 1. 阅读 LS-CPU-EXB-002 实验箱相关文档,熟悉硬件平台。
- 2. 熟悉计算机中加法器的原理。
- 3. 画出结构框图,详细标出输入输出端口。
- 4. 根据设计的实验方案,使用 verilog 编写相应代码。
- 5. 对编写的代码进行仿真,得到正确的波形图。
- 6. 将以上设计作为一个单独的模块,设计一个外围模块去调用该模块, 见图 2.1。外围模块中需调用封装好的触摸屏模块,显示两个加数和加法结果,且需要利用触摸功能输入两个加数。
- 7. 将编写的代码进行综合布局布线,并下载到实验箱中的 FPGA 板上进行演示。

### 3 实验原理图




图 1: 实验原理图

如图 1所示, adder\_display 为该实验的项层模块, 其下有负责加法运算的 adder64 模块、负责显示控制的 lcd module 模块。

adder64 模块执行两个 64 位数的加法运算。它接收两个 64 位的输入操作数 operand1 和 operand2,以及一个进位输入 cin。通过对这两个操作数和进位进行加法运算,产生 64 位的结果 result 和一个进位输出 cout。加法运算采用了 Verilog 的加法操作符 + 实现。

lcd\_module 模块负责控制 LCD 触摸屏的显示和输入。它通过一系列接口与触摸屏通信,包括显示有效信号 display\_valid、要显示的名称 display\_name、要显示的值 display\_value,以及控制触摸屏硬件接口的信号。此模块也处理来自触摸屏的输入,包括有效输入信号 input\_valid 和输入值 input\_value。

adder\_display 模块将加法器模块和显示控制模块连接起来,并管理它们之间的数据交互。它根据用户通过触摸屏输入的选择(通过 input\_sel 和 sw\_cin 控制),决定如何处理加法操作数和进位输入。此外,它还控制 LED (通过 led\_cout 输出)来显示加法操作的进位输出。此模块还处理触摸屏显示的逻辑,根据显示编号 display\_number 显示不同的数据。

### 4 实验步骤

#### 4.1 编写 verilog 代码

为了实现题目中要求的 64 位加法器,我们需要实现一个 64 位的加法器如下所示。

为了使得其他模块能够与该加法器协同工作,我们需要对 adde\_dispaly 进

行以下修改,每次输入一个数字的32位,分四次完成输入。

```
module adder_display(
    input clk,
    input resetn,
    input input_sel1,
    input input_sel2,
    input sw_cin1,
    input sw_cin2,
    output led_cout1,
    output led_cout2,
    output lcd_rst,
    output lcd_cs,
    output lcd_rs,
    output lcd_wr,
    output lcd_rd,
    inout[15:0] lcd_data_io,
    output lcd_bl_ctr,
    inout ct_int,
    inout ct_sda,
    output ct_scl,
    output ct_rstn
    );
begin
    reg [31:0] adder_operand1;
    reg
         [31:0] adder_operand2;
    reg
         [31:0] adder_operand3;
    reg
        [31:0] adder_operand4;
                adder_cin1;
    wire
    wire
                adder_cin2;
    wire [31:0] adder_result ;
    wire
                adder_cout1;
    wire
                adder_cout2;
    adder32 adder_module(
```

```
.operand1(adder_operand1),
        .operand2(adder_operand2),
        .operand3(adder_operand3),
        .operand4(adder_operand4),
        .cin1
                  (adder_cin1
                                  ),
        .cin2
                  (adder_cin2
                                  ),
        .result (adder_result ),
        .cout1
                 (adder_cout1
                                  ),
        .cout2
                  (adder_cout2
                                  )
    );
    assign adder_cin1 = sw_cin1;
    assign adder_cin2 = sw_cin2;
    assign led_cout1 = adder_cout1;
    assign led_cout2 = adder_cout2;
end
//此处代码与指导手册相同,故不再列出
always @(posedge clk)
begin
    if (!resetn)
    begin
        adder_operand1 <= 32'd0;
    end
    else if (input_valid && input_sel1==0 && input_sel2 == 0)
    begin
        adder_operand1[31:0] <= input_value;</pre>
    end
     else if (input_valid && input_sel1==0 && input_sel2 == 1)
    begin
        adder_operand1[63:32] <= input_value;</pre>
    end
end
always @(posedge clk)
begin
```

```
if (!resetn)
begin
    adder_operand2 <= 32'd0;
end
else if (input_valid && input_sel1==1 && input_sel2 == 0)
begin
    adder_operand2[31:0] <= input_value;
end
else if (input_valid && input_sel1==1 && input_sel2 == 1)
begin
    adder_operand2[63:32] <= input_value;
end
end</pre>
```

#### 4.2 仿真验证

书写仿真文件如下所示。在 initial 块中,所有的输入寄存器(包括两个操作数的高低部分和进位输入)最初被设置为 0。接着,在仿真开始后的 100 纳秒处,添加测试激励。

为了测试 adder64 在不同输入条件下的行为,该测试模块使用 always 块在每 10 纳秒生成随机数来更新操作数的高低部分和进位输入 cin。

```
module adder64_test;
reg [31:0] operand1_low;
reg [31:0] operand2_low;
reg [31:0] operand1_high;
reg [31:0] operand2_high;
reg cin;
wire [63:0] result;
wire cout;
// Instantiate the Unit Under Test (UUT)
adder64 uut (
.operand1({operand1_high, operand1_low}),
.operand2({operand2_high, operand2_low}),
.cin(cin),
```

```
.result(result),
    .cout(cout)
);
    initial begin
        operand1_low=0;
        operand1_high=0;
        operand2_low=0;
        operand2_high=0;
        #100;
    end
    always #10 operand1_low = $random;
    always #10 operand1_high= $random;
    always #10 operand2_low = $random;
    always #10 operand2_high= $random;
    always #10 cin = {$random} % 2;
endmodule
```

仿真波形图如图 2所示

40 ns	50 ns	60 ns	70 ns	80 ns	90 ns
e33724c6	89324612	e2ca4ec5	b1ef6263	cecccc9d	359fdd6b
d513d2aa	793069f2	de8e28bd	c03b2280	8983b813	81174a02
e2f784c5	47ecdb8f	2e58495c	0573870a	cb203e96	eaa62ad5
72aff7e5	e77696ce	96ab582d	10642120	86bc380d	d7563eae
55a77cabb84af	2f63725e02634	c503a18ac1587	15d7a82b722a8	51dc76a458508	c1fc6983b6b7

图 2: 实验原理图

可以观察到,再不同的 operand 和 cin 的取值下,cout 和 result 都是正确的。

5 实验结果分析

8

#### 4.3 上箱验证

为了在试验箱上验证我们的代码,我们需要首先修改约束文件。增加以 下内容。

set\_property PACKAGE\_PIN AC21 [get\_ports input\_sel1]
set\_property PACKAGE\_PIN AD24 [get\_ports input\_sel2]

set\_property IOSTANDARD LVCMOS33 [get\_ports input\_sel1]
set\_property IOSTANDARD LVCMOS33 [get\_ports input\_sel2]

随后打开 FPGA 实验板,上电,并将下载线与电脑相连。进行烧写 bit 文件。

随后运行程序验证是否正确。

从图 3中可以看到 LCD 触摸屏上分别显示了 4 个加数和加法结果,最右侧的 led 灯为向高位的进位,该 led 灯为共阴极的,即输入为 0 是亮,为 1 是不亮,由于当前进位为 0,故 led 灯为亮。拨码开关最右侧的开关用来选择触摸屏输入的数据为加数 1 还是加数 2,输出结果的 result1 和 result2 分别代表高 32 位和低 32 位。可以看到,结果是正确的 a696696505669a99+8955652006769a65=2febce850bdd34ff。

### 5 实验结果分析

经过仿真验证和上箱验证,实验结果均符合我的预期,实现了一个 64 位的加法器模块。

### 6 总结感想

在本次实验中,通过简单的加法器的设计,我基本了解了 verilog 程序语言设计的流程,包括设计模块,设计仿真文件,以及上箱验证,为以后更困难的计算机组成原理实验打下了基础。

在学习 verilog 的过程中,我发现它和 c 语言的语法有许多相似与不相似的地方,于是,我采用对比的方法,更快的完成了对 verilog 语言的学习。也体会到了 verilog 这种硬件描述语言的独特之处。对加法器的原理和设计有了更深的了解,为后续设计 cpu 的实验打下了基础。

6 总结感想 9




图 3: 实验原理图