
高等模拟集成电路设计实验二报告

姓名:付昌云

学号: 119039910006

一、设计内容

本实验旨在设计一个二级运算放大器如图 1 所示。




主要设计指标为:

- ◆ DC gain > 70dB
- ◆ Unity-gain frequency f u > 50 MHz for C L = 10 pF
- ◆ Phase margin (PM) > 65 o
- ♦ Slew rate> 25 V/?s
- ◆ Input offset voltage (? VT) < 1 mV
- ♦ CMRR> 80 dB
- ◆ PSRR+/- >75 dB
- ◆ F.O.M> 350 MHz·pF/mA

二、设计过程

1. 选择运算放大器结构


本文选择使用参考结构进行二级运放的设计, 电路搭建效果如下:



其中,运放的第一级是差分输入的放大级,第二级为共源放大器。

2. 提取 gm/ID 查找表

本设计主要设计方法为 gm/ID 方法,所以在设计之前,依据本文选择的 180nm CMOS 工艺,绘制 gm/ID 查找表如下:




2.5 0.0 3.5 1.0,0 1.1,0 1

NMOS (2/1)gm/ID 查找表

PMOS (2/1) gm/ID 查找表

3. 分析与约束

二级运算放大器的小信号模型如下:



其传输函数为:

$$\frac{V_{out}}{V_{in}} = \frac{a\left\{1 - sCc\left[1/g_{mII} - R_{z}\right]\right\}}{1 + bs + cs^{2} + ds^{3}}$$

$$a = g_{mI}g_{mII}R_{I}R_{II}$$

$$b = (C_{II} + C_{C})R_{II} + (C_{I} + C_{C})R_{I} + g_{mII}R_{I}R_{II}C_{C} + R_{z}C_{C}$$

$$term dropped$$

$$c = R_{I}R_{II}(C_{I}C_{II} + C_{C}C_{I} + C_{C}C_{II}) + R_{z}C_{C}(R_{I}C_{I} + R_{II}C_{II})$$

$$d = R_{I}R_{II}R_{z}C_{I}C_{II}C_{C}$$
(3rd order coeff)

通过简化,假设 C_L , C_C ,>>> C_l . C_{ll} ,可以得到电路具有一个零点和三个极点以及一个零极点对,其中零极点对可以忽略。

$$w_{p1} \approx \frac{-1}{R_I C_C(g_{mII} R_{II})}$$

$$w_{p2} \approx \frac{-g_{mII}}{C_{II}}$$


$$w_{p3} \approx \frac{-1}{R_Z C_I}$$

$$w_{z1} \approx \frac{-1}{R_Z C_C}$$

其中,主极点决定了运放的带宽,根据运放增益和带宽的关系式可以得到电路的GBW 由以下关系决定。

$$GBW = \frac{g_{mI}}{C_C}$$

通过运放零极点的分布状况可以看到,运放的反馈电容决定了运放主极点和零点的位置,负载电容决定了决定了第一非主极点的位置。可以通过设置补偿电阻的值,使得零点与第一非主极点相互抵消,从而改善电路的频率特性,其约束关系式如下:



由于需要保证电路的稳定性,在进行零极点抵消之后,需要保证电路剩下的非主极点在电路 GBW 的 3 倍以上,以提供足够的相位裕度,其约束关系如下:

$$PM = 180^{\circ} - 90 - \tan \frac{GBW}{W_{p3}} > 60^{\circ}$$
$$g_{m1} > 8g_{m2}$$

三、确定主要参数

根据前文中分析的约束关系进行电路主要参数设计:


- i. 根据电路负载电容为 10pF,选择 Cc为 5pF。
- ii. 根据电路 GBW 的要求,确定 gm1 为 1.6mS。
- iii. 根据电路增益与功耗的权衡,选择第一级的 gm/ID 为 20,并由此确定第一级电路的电流为 160uA。
- iv. 根据电路相位裕度约束条件,计算出第二级电路的 gm2 约为 12.8mS。
- v. 根据电路增益与压摆率的权衡,选择第二级的 gm/ID 为 10,并由此确定了其电流为 1.28mA。


vi. 根据零极点抵消约束关系,初步确定 R_z 为 130 Ω

四、 Sizing

- i. 根据两级电路的电流大小分别为 160uA 和 1.28mA,选择 80uA 的基准电流源进行电流源进行偏置,并确定 M1, M5, M7 的尺寸。
- ii. 分别根据第一、二级电路的 gm 与 ID 的情况,查找相应的 gm/ID 查找表,确定晶体管 M1, M2, M6 的尺寸。
- iii. 根据第二级放大器输入端的静态工作点需求对第一级的电流镜 M3, M4 的尺寸进行调节。
- iv. 根据输出信号静态工作点的约束,对第二级电路的 M6,M7 进行微调以确保各晶体管均工作在饱和区。

在对晶体管的静态工作点进行调节的过程中,使用仿真器对扫的方法可以 快速找到合适的尺寸,如下图所示。





4. 频率补偿

经过微调之后,各个晶体管的工作点均已正常,这个时候在 DC 仿真信息中查找到各个晶体管的详细参数,根据 R_z 的约束关系计算得到更加精确的 R_z .。

在所有晶体管的参数均确定之后,进行仿真迭代,在迭代过程中,对电路的设计指标进行逐一分析和实现。其间应用到了仿真器参数扫描的办法来得到更加合适的参数。


5. 参数微调

五、 性能测试


通过反复的调整和迭代,电路的各项设计指标均已满足,但是在计算 FOM 的时候,发现综合性能没有达到设计指标 350 的要求,通过综合考虑发现,在主要是电流还存在交大的裕度,所以重新更改了第二级放大电路的电流,并进行了重新 sizing 和参数扫描,最终完成全部的设计指标要求。


1. DC gain 、GBW、PM

DC 增益为 75dB, GBW 为 60MHz,相位裕度为 65°,均满足要求。




2. Slew Rate







3. CMRR



4. PSRR+/-



PSRR+



PSRR-


5. FOM

根据电路的仿真结果,该运放的 GBW 为 60MHz,相位裕度为 65 度,总电流为 820uA,负载电容为 10pF。所以电路的 FOM 为:


$$FOM = \frac{GBW \bullet C_L}{I} = \frac{60 \text{MHz} \times 10 \text{pF}}{820 uA} = 731.7 \text{MHz} \bullet \text{pF/mA}$$

6. 温度角仿真


本文对电路在极端温度条件下的 Gain、GBW、PM 进行了仿真,其结果显示均符合电路设计指标的要求。



Gain VS T



GBW VS T(Gain @ 60MHz)



PM VS T(deg@60MHz)

六、 学习感悟

- i. 通过对二级运放的设计,我对课堂上学习的模拟电路设计知识有了更深的体会,更多的知识得到了实践,加深了印象。
- ii. 在对电路的各个参数的调整过程中,我深刻体会到模拟电路设计的复杂性, 其复杂性表现在,有时候,参数的调整是牵一发而动全身,有时候却可以 依据一些简单的关系式快速确定,对参数的调整需要处理好利用理论和依 靠直觉的关系,这样才能得到相对较好的结果。
- iii. 本次试验让我对 gm/ID 的方法有了更加深入的认识,对运放基本结果的感觉更好了,位以后的学习奠定了坚实的基础。
- iv. 谢谢陈老师的耐心的教导和怀宇学长的悉心指导,这门课程我收获很多, 谢谢。