Universidad del Valle de Guatemala

Electrónica Digital

Sección 22


Laboratorio No.9

Gerardo Andrés Fuentes Bámaca

19389

Fecha de entrega: 31 de octubre 2020

Ejercicio No.1




En este ejercicio se observa la implementación de un Dflipflop de 1, 2 y 4 bits, como se puede apreciar en la imagen, la salida cambia cada vez que se presenta un flanco de reloj, y su valor es el valor de la entrada, por lo cual el funcionamiento es correcto.

Ejercicio No.2




En este ejercicio se utilizó el Flipflop tipo D de 1 bit para implementar un Flipflop tipo T de 1 bit, como se aprecia en la figura, el valor se invierte en cada flanco de reloj, por lo cual el funcionamiento es correcto.




Esta es la comparación entre el Flipflop tipo T pre-programado y el que fue diseñado a partir de un Flipflop tipo D.


Ejercicio No.3



Esta es la representación de un Flipflop tipo JK, y como se observa en el diagrama, su función cambia dependiendo de los inputs J y K, por lo cual se observan los 3 diferentes comportamientos conforme cambian J y K.



Esta es la comparación del Fliflop tipo JK implementado a partir de un Flipflop tipo D y el preprogramado, funcionando totalmente igual.



Esta es la representación booleana para poder generar la nube combinacional necesaria para el correcto funcionamiento del Flipflop tipo JK.

Ejercicio No.4



En este ejercicio se implementó un Buffer triestado de 4 bits, como se puede observar en la imagen, siempre y cuando el Enable esté en 1, la salida es la misma que la entrada, mientras que cuando el Enable está en 0, la salida es Alta impedancia.

Ejercicio No.5



Por último, este ejercicio constaba de una memoria ROM, la cual es una tabla de verdad con don’t cares. Como se puede observar en la figura, en los puntos en que se evaluó una entrada al cambiar el don’t care por un valor específico, la salida fue la misma, por lo que funciona correctamente.