

状态机实验报告


姓名: 林宏宇 学号: 23320093

1. 实验内容

- 使用 FSM 有限状态机进行序列检测
- 使用状态机检测“1011”，串行输入的测试序列为“1110110110111011”，输出信号为 valid 有效信号，检测到时输出高，否则为低，考虑序列叠加情况，比如“1011011”，则有两个“1011”，这需要输出两个 valid 有效信号

2. 实验过程

1. 根据序列检测关系画出状态机转移图



2. 根据状态转移图编写状态机代码

```
// 下一状态逻辑: 根据当前状态和输入信号决定下一状态
always @(*) begin
    case(state)
        STATE_S: begin
            if (in)
                nxtState = STATE_A; // 如果在S状态收到 1信号, 转到A状态
            else
                nxtState = STATE_S; // 否则保持S状态
        end
        STATE_A: begin
            if (in)
                nxtState = STATE_A;
            else
                nxtState = STATE_B;
        end
        STATE_B: begin
            if (in)
                nxtState = STATE_C;
            else
                nxtState = STATE_S;
        end
        STATE_C: begin
            if (in)
                nxtState = STATE_D;
            else
                nxtState = STATE_B;
        end
        STATE_D: begin
            if (in)
                nxtState = STATE_A;
            else
                nxtState = STATE_B;
        end
        default: begin
```

3. 编写 TestBench 仿真代码

输入序列 1110110110111011

```

initial begin
    clk = 0;
end

always #1 clk=~clk;//周期为2ns

initial begin
    reset=1;in=0;//先复位
    #2;
    reset=0;//再释放
end

initial begin
    #2;      in=1;
    #2;      in=1;
    #2;      in=1;
    #2;      in=0;
    #2;      in=1;
    #2;      in=1;
    #2;      in=0;
    #2;      in=1;
    #2;      in=1;
    #2;      in=0;
    #2;      in=1;
    #2;      in=1;
    #2;      in=1;
    #2;      in=0;
    #2;      in=1;
    #2;      in=1;
    #20      $stop;

end

```

输入序列的代码部分

1. 实验难度较大，花费时间较多
2. verilog 语法部分需要自学多加强一下
3. 正确地画出状态转移图
4. 根据状态转移图写出代码
5. 根据题目需要写出 testbench 程序
6. 通过观察波形图调整实验代码，保证结果正确