

FPGA 在线调试教程

接到部分同学反馈仿真波形正确但串口调试助手没有正确的回环响应，经检查代码功能正确，目前猜测为串口响应不正常。

本文会指导你如何在代码中添加调试信号，查看你写的电路在 FPGA 上的运行情况，仅适用于仿真波形正确但上板无响应的同学。

1. 在代码中指定待调试信号

跟调试软件代码不一样的是，硬件代码必须在编写时指定需要查看的信号名，再进行综合。我们可以通过在信号声明前添加(*mark_debug = "true"*)来指定需查看的信号，如下图所示：

```
26 // receive buffer register, read only
27 (*mark_debug = "true"*)wire [7:0] rx_data;
28 (*mark_debug = "true"*)wire [7:0] tx_data;
```

同理，将你需要查看的流控信号全部添加到待查看信号中：

```
36 (*mark_debug = "true"*)wire tx_ready;
37 (*mark_debug = "true"*)wire rx_valid;
38
39
40 reg fifo_tx_valid;
41 wire fifo_rx_valid;
42 reg fifo_rx_ready;
43 (*mark_debug = "true"*)reg tx_valid;
44 (*mark_debug = "true"*)wire rx_ready;
45
46 (*mark_debug = "true"*)wire fifo_wren;
47 (*mark_debug = "true"*)wire fifo_rden;
48 (*mark_debug = "true"*)wire fifo_full;
49 (*mark_debug = "true"*)wire fifo_empty;
```



为了方便助教检查问题，请在 uart_rx.v 和 uart_tx.v 中，将 CS、NS、tx_o、rx_i、s_rx_fall 添加进调试窗口中：

```


37
38 (*mark_debug = "true")reg [2:0] CS, NS;
39
16 input wire rx_i,
17 output wire rx_o;
18
59 (*mark_debug = "true")wire s_rx_fall;

```


接下来启动综合，在综合完成后，点开 Open Synthesized Design，点击 Set Up Debug，按照以下图示操作



上图中会显示你之前添加的所有信号，根据你的情况可能显示的内容与我的图片不一致，但只要能显示你添加的所有信号即可。




Sample of data depth 选择 16384，保证所有数据都能被接收到。



点击 Finish，你的窗口中可能没有第一行的 1 debug core will be removed，这是正常现象。


接下来可以开始生成比特流，会提示你需要保存 XDC 文件，点击确认即可。





接下来等待比特流生成。

2. 查看调试信号


比特流生成后，依然是点开 Open target 连接板卡，烧录程序，但现在烧录窗口自动选择了一个 itx 文件，这就是我们之前添加的调试文件。




烧录，等待 ila 窗口弹出，按照下图设置窗口触发位置与触发器触发条件，点击右三角箭头等待触发。



启动串口调试助手，发送一个数据，检查 ila 窗口的触发状态。根据板上采集的波形图来检查你的电路是否正常。



如果没有触发，点  按钮进行立即采集，并将得到的图片发给助教进行检查。



如果无法自己解决，请将自己的代码与采集到的波形图一起发给助教检查，或者在实验课上咨询助教。

3. Q&A

- 这个调试的目的是什么，我应该检查什么信号？
主要是为了检查你的串口是否正常，你写的电路行为是否与仿真一致，因此需要检查 rx_i 与 tx_o 上是否有电平变化，以及你控制的信号是否正常工作。
- 我发现了问题，应该怎么改？
如果你发现 rx_i 没有响应，请检查你的 rx 与 tx 管脚是否写对了，串口调试助手里是否已经打开对应的 CH340 串口。如果是环回部分不对，请检查自己的代码。如果实在无法自行解决，请联系助教，并附上你采集的波形图、代码以及 **自己已经尝试过的解决方法**。

- 我想知道原理？

这个技术名叫 ILA，中文名为集成逻辑分析仪。Vivado 会在 FPGA 上预留一块存储空间，将待调试的信号数据保存在片上，等待 PC 机发出采集命令后，将存储的数据发送至 PC 机中。由于所有数据都会在片上缓存，因此同时能保存的数据量是有限的，不能同时采集太多信号。