

# 实验报告

姓名： 林宏宇 学号： 23320093

## 一、 实验内容

### 触发器的应用

时序逻辑电路是触发器任时刻的输出信号不仅取决于当时的输入信号，还与电路的历史状态相关的电路。触发器是具有记忆功能的基本逻辑单元，也是组成时序逻辑电路的基本电路单元。掌握使用触发器搭建时序逻辑电路，不仅需要了解各类触发器的基本逻辑功能，还需要明确所用触发器的触发方式。

## 二、 实验目的

1. 熟悉 J-K 触发器、D 触发器和 T 触发器的逻辑功能。
2. 掌握 74LS74、74LS73 的触发方式和使用方法。
3. 掌握使用 J-K 触发器构成 D 触发器、T 触发器的方法。

## 三、 实验任务

1. J-K 触发器的动态功能测试。
2. D 触发器的动态功能测试。
3. 利用 J-K 触发器实现 D 触发器。
4. 利用 J-K 触发器实现 T 触发器。

## 四、 实验仪器及器件

1. 仿真软件：Proteus8
2. 实验仪器：数字电路试验箱、示波器。
3. 主要器件：74LS73，74LS74，74LS00，74LS08，74LS20 等

五、 实验过程


- 1. JK 触发器的动态测试
- 1.1 74LS73 功能表

表 10-1 74LS73 功能表

| CP | J | K | $Q^n$ | $Q^{n+1}$ | 功能 |
|----|---|---|-------|-----------|----|
| ↓  | 0 | 0 | 0     | 0         | 保持 |
| ↓  | 0 | 0 | 1     | 1         |    |
| ↓  | 0 | 1 | 0     | 0         | 清零 |
| ↓  | 0 | 1 | 1     | 0         |    |
| ↓  | 1 | 0 | 0     | 1         | 置位 |
| ↓  | 1 | 0 | 1     | 1         |    |
| ↓  | 1 | 1 | 0     | 1         | 翻转 |
| ↓  | 1 | 1 | 1     | 0         |    |

1.2 Proteus 仿真

同时脉冲一定要接反相器，再接入 74LS197 的 CLK1



凡是要求接“1”的一定要接高电平，不能悬空

VSM Logic Analyser

Trigger

Capture ☐

Cursors ☐

Position ☐

Horizontal

Display Scale

Capture Resolution

RIGOL STOP H 100.0ns 2.000V/div 2.000V/div

D 75.840000ms 10.0V -170mV

水平

触发电平

上升时间=\*\*\*\*\* 频率=\*\*\*\*\* 相位12~2=\*\*\*\*\* 周期=\*\*\*\*\* 最大值=\*\*\*\*\*

500mV 10.0V 10 11 7 3 S1 ~ 2 ~ 19.09

## 2. D 触发器的动态测试



### 2.1 真值表

表 10-2 74LS74 功能表

| CP | D | $Q^{n+1}$ | 功能 |
|----|---|-----------|----|
| ↑  | 0 | 0         | 清零 |
| ↑  | 1 | 1         | 置位 |


### 2.2 Proteus 仿真

与 JK 触发器不同，74LS197 脉冲不需要接反相器






### 2.3 实验箱



观察波形图结果  
依次是 CLK、D、Q



### 3. 利用 J-K 触发器实现 D 触发器


#### 3.1 Proteus 仿真

根据 74LS73 功能表


将 J 取反得到 K，输出 Q 则始终随着 J 变化

同时注意需要给脉冲取反接到 74LS197 上

仿真整体结果




仿真波形图






### 3.2 实验箱静态测试

#### 例子 1




D=0, 初始时 Q=0, 灯灭 (右上角)



按下脉冲进行触发, Q=1, 灯亮





## 例子 2



当  $D=1$  时,  $Q_n$  保持=0, 灯灭

## 3.3 实验箱动态测试






波形图结果，依次为 CLK、D、Q

#### 4. 利用 J-K 触发器实现 T 触发器

##### 4.1 T 触发器原理

T 触发器是根据 T 端输入信号的不同, 在时钟脉冲 CLK (CP) 作用下具有翻转和保持功能的电路。

逻辑符号:



真值表

| CLK | T | Q | Q* | 说明 |
|-----|---|---|----|----|
| x   | x | x | Q  | 保持 |
| ↓   | 0 | 0 | 0  |    |
| ↓   | 0 | 1 | 1  |    |
| ↓   | 1 | 0 | 1  | 翻转 |
| ↓   | 1 | 1 | 0  |    |



化简真值表

| CLK | T | Q*        |
|-----|---|-----------|
| ↓   | 0 | Q         |
| ↓   | 1 | $\bar{Q}$ |

特征方程式

$$Q^* = T\overline{Q} + Q\overline{T} = T \oplus Q$$

#### 4.2 Proteus 仿真





上升沿触发，在 T 为 0 时保持，在 T 为 1 时翻转



### 4.3 实验箱静态测试


#### 例子 1




T=0, 触发之后保持锁存 Q=0 状态



## 例子 2





T=1, 初始时输出  $Q=0$  (未触发), 灯灭



触发之后状态为  $Q=1$ , 灯亮



#### 4.4 实验箱动态测试



示波器显示波形  
从上到下依次时 CLK、T、Q



## 六、 实验中出现的問題

1. JK 触发器的 74LS138 时钟需要接一个反相器
2. 触发分为上升沿触发和下降沿触发，观察时要注意区分
3. 静态测试时，触发器需要接脉冲，按下才能进行触发

## 七、 总结方法

1. 掌握触发器的工作原理是关键

实验过程中，通过对 J-K、D 和 T 触发器的测试与组合使用，深入理解了其逻辑功能和输出特性。要想熟练应用触发器，必须清楚其真值表、逻辑方程以及特定芯片的输入要求。

2. 注意时钟脉冲的触发方式

不同型号的触发器对时钟信号的要求不同，有的为上升沿触发，有的为下降沿触发，例如 74LS73 是下降沿触发，因此在设计仿真电路时需要加反相器。同时，在实验箱中测试时需注意脉冲输入的方向和方式。

3. 合理使用组合逻辑实现功能扩展

利用 J-K 触发器可以实现 D 触发器和 T 触发器，通过调整输入逻辑关系（如  $J = D$ ， $K = D'$ ， $J = T$ ， $K = T$ ），可以扩展已有触发器的功能，从而达到构建复杂时序电路的目的。

4. 实验步骤应从静态到动态，由单元到系统

在进行测试时，先进行静态测试验证单个状态转换的准确性，再进行动态测试观察输出波形，有助于发现问题和验证设计的正确性。

## 八、 实验心得

通过本次实验，我对 JK、D、T 三种常见触发器的逻辑功能、应用方法以及它们之间的相互转换有了更加深入的理解。特别是在动手操作 Proteus 仿真和实际接线过程中，强化了对时序逻辑电路的认识。

在实验中，掌握了如何将基本的逻辑单元组合构建复杂电路，比如通过 J-K 触发器模拟实现 D 和 T 触发器。这种方法不仅提升了我的逻辑设计能力，也让我理解了电路设计中“化繁为简”的思想。

此外，本实验让我意识到时钟脉冲与触发方式对电路稳定性的重要性，时序信号的波形特征是分析电路状态的重要依据，示波器在电路调试中具有不可替代的作用。

总之，本次实验提升了我对时序逻辑电路的综合分析与实际动手能力，也为今后深入学习数字系统设计奠定了坚实的基础