

# FÜRKAN YILDIZ BİL 331 – BİLGİSAYAR ORGANİZASYONU FİNAL PROJECT REPORT

141044031

# 1. INTRODUCTION

# 1.1 BIG PICTURE





mips\_core: Testbenchden clock alarak, aldığı bu clock'a göre tüm modülleri çalıştıran ana modüldür. İçerisindeki modüllerin birbirleriyle olan ilişkisini sağlar, input outputlarını birbirlerine bağlar, gerekli zamanda çalıştırtır vs.

mips\_instr\_mem: current PC degerine göre, instruction memory dosyasından(instruction.mem) instruction okuyarak core'ye verir.

mips\_registers: Registerden okuma ve registere yazma operasyonları yapılır.

mips\_control\_unit: Opcode'ye göre instruction için gerekli sinyalleri üretir.

mips\_data\_mem: Memory de okuma ve yazma operasyonlarını gerçekleştirir.

mips\_alu: Aldığı inputlar ile function ve opcodeye göre gerekli işlemleri gerçekleştirir.

mips\_testbench: Coreyi çalıştırmak için, instruction sayısına göre clock değişimi yapılır.

instruction.mem: Çalıştırmak istenilen instructionlar bulunur.

registers.mem: Registerlerin contentleri bulunur.


data.mem: Memorylerin contentleri bulunur.

# 1.2 Life cycle of 1 instruction

Testbench'de clock 0 olarak verilir, mips core çalışmaya başlar, PC'ye 0 atanır. PC contenti değiştiğinden, PC inputuna bağlı olan mips instr mem modülü çalışmaya başlar, bu modül ilk çalıştığında "data.mem" dosyasını okur ve içerisinde tuttuğu arraye kaydeder, daha sonra ise bu array üzerinden gerçekleştirir işlemleri, arraye instructionlar kaydedildikten sonra PC'ye göre instruction output olarak coreye verilir. Core bu instructionu parçalara ayırır, opcode, function field,rs,rt,rd adressleri,immediate,jump address,shift amount olarak. Instruction parçalara ayırıldıktan sonra mips control unit çalışır. Bu modül clock sadece 0 olduğunda çalıştır (negedge) Opcodeye bakarak, instruction için sinyaller üretilir. Daha sonra ise mips registers modulu çalışır, bu modül clock 0 iken, kendisine gelen rs ve rt addresslerinin contentlerini output olarak verir. Contentler okunduktan sonra ALU'nun çalışma sırası gelir, ALU'nun 1. İnputu her zaman rs contentidir fakat 2. İnputu ALUSrc sinyaline göre rt ya da immediate olarak değişmektedir, bu sinyalin kontrolü ile ALU'ya rs adresi ve 2. İnput veriliyor, ALU'da opcode ve function field dikkate alınarak, yapılması gereken işlemler yapılıyor, branch instructionu ise instruction zero outputu, değilse ALUResult kullanılıyor. Ardından mem\_address'e ALUResult'ın sonucu atanarak, mips\_data\_mem modulu çalıştırılıyor. Bu modülde memoryden okuma ya da memorye yazma sinyallerine bakılarak, gerekli okuma ve yazmalar yapılıyor. Bu modül de işini tamamladığında registere yazılacak bir şeyler olabilmesi sebebi ile (Register write sinyali 1) yazılmak istenilen registerin adresine RegDst==1 ise rd, jr operasyonu yapılıyorsa 31. registerin adresi,diğer durumlarda ise rt yazılır. Registere yazılacak dataya ise, İbu,İhu ve jal operasyonları için onların gerektirdiği şeyler, diğer durumlarda ALUResult yazılır. Registere yazma işlemi ise sadece clock 1 olduğunda yapılır çünkü clock 0 da tüm operasyonlar bitirilir, sonucun doğruluğundan emin olunur ve clock 1 e döndürüldüğünde yazma işlemi gerçekleşir. Yazma işlemide gerçekleştikten sonra instructionun datapathde işi bitmiş olur, PC 1 arttırılarak, sıradaki instruction alınır datapath'e.

# 2.


# 2.1 : mips\_instr\_mem



input: Program Counter output: Instruction

Detailed description: İlk kez çalıştırıldığında "instruction.mem" dosyasını okuyarak, 256 lık bir arraya kaydeder,daha sonra bu array üzerinden işlemleri gerçekleştirir. Input olarak verilen Program Counter'ın değerini arrayin okunmak istenilen indexi kabul ederek, o indexdeki instructionu output olarak verir.

# 2.2 : mips\_control\_unit



inputs: opcode, function field

Outputs: RegDst, Branch, MemRead, MemToReg, MemWrite, ALUSrc, RegWrite, Jump, sb\_sig, sh\_sig

Detailed description: Aslında sadece opcode alması yeterlidir fakat, sadece "jr" instructionunu içinde doğru sinyaller üretebilmek için function field da verilmiştir. ("jr" R type bir instruction olmasına rağmen diğer R type'ler gibi davranmaz) Opcode controlu yaparak, instructionların işlerini doğru şekilde yapabilmeleri için gerekli sinyalleri üretir. Clock 0 olduğunda, sinyaller üretilir(dizaynıma göre, clock 0 iken tüm işlemler yapılır, 1 olduğunda registerlere yazma yapılır.) Bu sinyalleri üretme işlemleri şu şekildedir:

RegDst sinyali sadece R type instruction ise 1 dir, diğer instructionlarda 0'dır.

Branch sinyali sadece beq ve bne instructionları için 1, diğer tüm instructionlarda 0'dır. MemRead ve MemToReg sinyalleri sadece lbu, lhu, lw ve ll instructionları için 1, diğer tüm instructionlarda 0'dır.

MemWrite sinyali, sadece sb,sh ve sw instructionları için 1, diğer tüm instructionlarda 0'dır. ALUSrc sinyali, rtype instruction,beq, ve bne instructionları için 0, diğer tüm instructionlarda 1 dir.


RegWrite sinyali, beq,bne,sb,sh,sw,sc ve j instructionları için 0, diğer tüm instructionlarda 1 dir.

Jump sinyali, sadece j ve jal instructionları için 1, diğer tüm instructionlarda O'dır.

sb\_sig sinyali, sadece sb instructionu için 1, diğer tum instructionlarda 0'dır.

sh\_sig sinyali, sadece sh instructionu için 1, diğer tum instructionlarda 0'dır.

#### 2.3 mips\_registers




Inputs: RS address, RT address, Write Register Address, Write Data, Register Write Signal

Outputs: Rs Content, RT Content

Detailed description: İlk kez çalıştırıldığında "registers.mem" dosyasını okuyarak, 32 lık bir arraye kaydeder,daha sonra bu array üzerinden işlemleri gerçekleştirir. Negedge clock geldiğinde aldığı rs ve rt adresin contentlerini okuyarak output olarak verir, posedge clock geldiğinde ise "register write signal" i kontrol eder, 1 ise write register address'e, write data'yı yazar. Posedge ve negedge olarak ayırmamın sebebi ise, sistemin negedgede

işlemlerini tamamlayıp, verilerin doğruluğunun kesinleştiğinde (posedgede) verileri registere yazmak.

## 2.4 mips\_alu




İnputs: Input1(işlem yapılacak 1. değer), Input2(işlem yapılacak 2. değer), Opcode, Function Field, Shift Amount, Immediate

Outputs: Result, Zero

Detailed description: Opcode ve function field kontrolü yaparak, instruction için yapılması gereken işlemi anlar (toplama, çıkartma,and'leme ...) ve bu işlemi gerçekleştirir. Branch instructionları için "zero" outputu kullanılırken, ALU'yu kullanan diğer tüm instructionlar için "result" outputu kullanılır.

## 2.5 mips\_data\_mem



Inputs: Memory addressi, Write data, Memory Read Signal, Memory Write Signal, SB instruction signal, SH instruction signal

Outputs: Read data

Detailed description: İlk kez çalıştırıldığında "data.mem" dosyasını okuyarak, 256 lık bir arraye kaydeder,daha sonra bu array üzerinden işlemleri gerçekleştirir. Always bloğu ile çalışır, bu always bloğu Memory addressi, Write data, Memory Read Signal, Memory Write Signal girdilerine bağlıdır, bunlarda değişim meydana geldiğinde çalışır. Çalıştığında memory read ve memory write sinyallerini kontrol eder, memory read sinyali 1 ise, arrayin, memory adresinci indisindeki datayı, read data'ya output olarak verir. Memory write sinyali 1 ise, sb ve sh sinyalleri kontrol edilir, sb sinyali varsa memorynin memory adresinci indisindeki son 8 bit'e yazılacak data yazılır, sh sinyali varsa son 16 bite yazılacak data yazılır, sh veya sb sinyali olmadan sadece write sinyali var ise, o indisin tamamına yazılacak data yazılır.


## 2.6 mips\_core

inputs: Clock

Outputs: Yok.

Detailed description: Ana modüldür. Testbench'den aldığı 0 clock'u ile çalışmaya başlar. Tüm modüllerin birbirleriyle senkron bir şekilde, input outputlarını birbirlerine vererek çalışmalarını sağlar. İlk kez çalıştığında PC' 0 initialize edilir. PC'de bir değişim olduğundan mips\_instr\_mem modülünü çalıştırır, bu modülden aldığı instruction outputunu opcode, function field, rs adress,rt adress,rd address, immediate, shift amount, address olarak parçalara ayırır. Aldığı mips control unit'e ileterek, negedge clockta instruction için sinyallerin üretilmesini sağlar. Instruction parçalandığında rs ve rt addressleri değişmiş olduğundan register modulu çağırılır ve yine negedge clockta registerden contentleri okunur. Okunan bu contentleri ALUSrc sinyaline bakarak ALU'ya aktarır (rs-rt ya da rs-immediate aktaracağına karar verir ALUSrc ile) ALU'dan ALUResult ve Zero olarak 2 output alır. ALUResult outputunu mips data mem modülüne input olarak verir ve memory ile ilgili işlem gerçekleşecekse orada gerçeklerek, memoryOutputu alınır bu unitten. Registerlere yazma işlemi varsa bunu gerçekleştirmek için yazılacak register adresine RegDst sinyaline bakılarak, rt,rd adresleri ya da jr instructionu için 31. Registerin adresi verilir. Yazılacak data için ise, Ibu,lhu ve jal instructionları için onların gerektirdikleri (örneğin Ibu için {24'b0,memOutput[7:0]}) , diğer instructionlar için ise ALUResult yazılır. 0 clock ile tüm işlemler sonlanır ve clock değişimi gerçekleşir, clock değişiminde Register Write sinyali 1 ise daha önceden ayarladığımız inputlar doğrultusunda registere yazma işlemi gerçekleşir. Bu işlemin ardından instruction'un datapath'a durmasına artık gerek yoktur, tüm işlemleri bitirilmiştir. PC değişip, yeni instruction okunmalıdır. Bu değişim ise controllerle yapılır, j yada jal instructionu için PC, jumpAdresse eşitlenir, jr instructionu için rs'in contentine eşitlenir, branch instructionları için (ALU'nun Zero outputu da 1 olmak zorunda bunun gerçekleşebilmesi için) PC'ye PC + signExtend ataması yapılır. (normalde branchAdress ataması yapıması gerekir fakat bizim instructionlarımız 4'un katı olarak artmadıkları için 4 ile çarpmaya gerek yoktur, bu yüzden signExtend ataması yapıldı.) Diğer instructionlar ise PC 1 arttırılır ve yeni instruction okunarak her şey en baştan başlar.

#### 2.7 mips\_testbench



inputs: Yok
Outputs: Clock

Detailed description: mips\_core modulunun çalışması için ona clock verir. Verdiği clock sayısı instruction sayısının 2 katı'dır.

2.8

#### 3. RESULTS


#### 3.1 Test1

#### **Beklentiler:**

İkinci ve dördüncü registerlerin toplamı olan  $6_{10}$  yı 3. Registere yazmasını, Yedinci register ile 0 'ı andleyip sonucu olan 0'ı 4. Registere yazmasını Ucuncu register ile dördüncü registelerin contentlerinin eşit olmadığından 2 adres ileri atlayıp ori yi geçerek beq instructionunu yapmasını Beq instructionunda eşitlikten dolayı 2 adres atlayarak son lw instructionu gerçekleştirmesini ve memory'nin 34. İndisindeki(reg (12) = 32) 14'ü 5. Registere yazmasını

#### Sonuç:

Soldaki resim registerlerin initialize değerleri, sağdaki son halleri.



# 3.2 Test2

slt 2 4 3 reg(3) <-(reg(2)<reg(4))?1:0, 000000001000100001100000101010 j 5<sub>10</sub> 0000100000000000000000000101

 $lw\ 11\ 13\ 2_{10}\ ,mem(reg(11)+imm(2))->reg(13)\ ,100011011011011010000000000000010\\ lw\ 11\ 14\ 2_{10}\ ,mem(reg(11)+imm(2))->reg(14)\ ,1000110111100110100000000000010\\ sw\ 11\ 15\ 2_{10}\ mem(reg(11)+imm(2))<-reg(15)\ ,1010110111101101000000000000010\\ slti\ 12\ 5\ 23_{10}\ ,001010011000010000000000010111$ 

#### **Beklentiler:**

Slt işleminin sonucu olan 1'i 3. Registere yazacak.

PC'yi 5 yapacak ve direk slti instructionuna atlayacak. 12. Registerde 32 yazdığından 32>23, 5. Registere 0 yazılacak.

Sw işlemini yapacak. Reg(14) == 12 olduğundan 13. Registerin contenti, 14. Data memory indisine yazılacak.

# Sonuçlar:

