



2 1 FEV, 198+



MICRO ORDINATEUR







166, rue du Landy 93200 SAINT DENIS



93202 SAINT-DENIS CEDEX 1




Code 971TX0093 - Imp. HD - 01/87

SOMMAIRE - CONTENTS

- PRISES ET COMMANDES - SOCKETS AND CONTROLS - CARACTÉRISTIQUES PRINCIPALES П - MAIN CHARACTERISTICS ORGANISATION DE LA MÉMOIRE Ш - MEMORY, MAP REGISTRES DU GATE MODE PAGE - GATE MODE PAGE REGISTERS - SCHEMA SYNOPTIQUE - BLOCK DIAGRAM SCHÉMA DE PRINCIPE - CIRCUIT DIAGRAM PRINCIPE DE FONCTIONNEMENT VII - OPERATING MODE PRÉSENTATION GÉNÉRALE DE L'APPAREIL A - GENERAL HARDWARE DESCRIPTION - GESTION DE LA MÉMOIRE MORTE - ROM MANAGEMENT В - GESTION DE LA MÉMOIRE VIVE - RAM MANAGEMENT C - GÉNÉRATION SYNCHRO D - SYNCHRO GENERATION - GESTION DU CRAYON OPTIQUE E - LIGHT PEN HANDLING - GESTION DE L'AFFICHAGE - DISPLAY HANDLING - GESTION DES COULEURS G COLOR HANDLING - GESTION DU CLAVIER - KEYBOARD HANDLING CHRONOGRAMMES - TIMING DIAGRAM – INTERFACE NANORÉSEAU®* NANORESEAU® INTERFACE - GÉNÉRALITÉS - GENERAL – ANALYSE DU SCHÉMA В SCHEMATIC DIAGRAM ANALYSIS - LE CONTRÔLEUR EF 6854 - EF 6854 CONTROL UNIT ALIMENTATION IX POWER SUPPLY - GÉNÉRALITÉS Α - GENERAL - FONCTIONNEMENT DU MODULATEUR DE LARGEUR D'IMPULSION В - PULSE WIDTH MODULATOR OPERATION - SCHÉMA SYNOPTIQUE INTERNE DE IW04 Ç - IW04 INTERNAL BLOCK DIAGRAM - ANALYSE DU SCHÉMA D - SCHEMATIC DIAGRAM ANALYSIS - PROTECTION CONTRE LES SURTENSIONS - PROTECTION AGAINST OVERVOLTAGE CIRCUIT IMPRIMÉ X CIRCUIT BOARD - LISTE DES PIÈCES DÉTACHÉES - PARTS LIST

NANORÉSEAU® est une marque déposée de LEANORD NANORESEAU® is a registered trademark of LEANORD

I – PRISES ET COMMANDES SOCKETS AND CONTROLS



- Prise péritélévision.
- 2 Bouton marche-arrêt.
- 3 Bloc d'interrupteurs (numérotation du poste de travail).
- 4 Connecteur d'extension polyvalent.
- 5 Prise d'alimentation.
- 6 Câble de raccordement au NANORESEAU®
- 7 Prise pour le branchement du crayon optique.
- 8 Prise pour le branchement du lecteur de cassettes.
- 9 Trappe du connecteur de cartouche programme.
- 10 Clavier.
- 11 Connecteur de la première manette de jeu (numéro 0 en BASIC) ou de la souris.
- 12 Connecteur de la deuxième manette de jeu (numéro 1 en BASIC).
- 13 Voyant marche-arrêt.
- 14 Bouton d'initialisation.
- 15 Boîtier multiprise.
- 16 Câble de raccordement au NANORESEAU®
- 17 Crayon optique.
- 18 Câble d'alimentation de l'unité centrale par le moniteur.

- 1 Scart socket.
- 2 On-off switch.
- 3 Switch block (work station numbering).
- 4 Polyvalent extension connector.
- 5 Power supply socket.
- 6 Connection cable for the NANORESEAU®.
- 7 Socket for light pen connection.
- 8 Socket for cassette player connection.
- 9 Flap for program cartridge connector.
- 10 Keyboard.
- 11 Connector for first joystick (number 0 in BASIC) or mouse.
- 12 Connector for second joystick (number 1 in BASIC).
- 13 On-off light.
- 14 Initialization button.
- 15 Multisocket package.
- 16 Connection cable for the NANORESEAU®.
- 17 Light pen.
- 18 Cable for powering the CPU from the monitor.

II - CARACTÉRISTIQUES PRINCIPALES MAIN CHARACTERISTICS

Présentation

COFFRET:

matière moulée.

DIMENSIONS:

L. 440 - H. 84 - P. 231 mm.

MASSE:

2 kg.

CLAVIER:

AZERTY, 58 touches mécaniques à répétition automatique : majuscules et minuscules accentuées, 53 mots clés BASIC accessibles à l'aide de la touche BASIC, 6 touches de gestion de l'éditeur plein écran.

Particularités électriques

ALIMENTATION:

18 à 22 voits continus.

CONSOMMATION:

8 W.

FUSIBLE:

T 800 mA.

Particularités techniques

MICROPROCESSEUR:

6809E - 1 MHz.

MÉMOIRE:

- 64 K ROM extensible comprenant les logiciels intégrés: BASIC 128 et BASIC 1.0 MICROSOFT.

 – 128 K RAM non extensible.

ÉCRAN:

- sortie RVB + son par prisa péritélévision 320 x 200 points 16 couleurs (40 colonnes) 640 x 200 points 2 couleurs (80 colonnes)
- 320 x 200 points 4 couleurs point par point (40 colonnes)
- 160 x 200 points 16 couleurs point par point
- 320 x 200 points 3 couleurs avec un niveau de transparence
- 320 x 200 points 2 couleurs avec affichage alternatif de 2 pages
- 160 x 200 points 5 couleurs avec 3 niveaux de transparence
- Les couleurs sont sélectionnées dans une paiette proposant 4096 nuances.

CRAYON OPTIQUE:

résolution 320 x 200 points.

MUSIQUE:

synthèse musicale intégrée 4 voix sur 5 octaves.

CONNECTEURS:

- connecteur d'extension polyvalent
- connecteur d'alimentation
- 2 prises DIN 5 broches pour le raccordement au
- prise DIN 5 broches pour le Lecteur Enregistreur de
- prise DIN 5 broches pour le crayon optique
- 2 prises Sub-D 9 points pour souris, manettes de ieux
- une trappe pour cartouche de programme ou de langage.

NUMÉROTATION DE POSTE :

par un bloc de 6 interrupteurs.

Presentation

CASING:

moulded material.

DIMENSIONS:

L. 440 - H. 84 - D. 231 mm.

WEIGHT:

2 kg.

KEYBOARD:

AZERTY, 58 mechanical keys with automatic repetition: accented upper and lower case, 53 key BASIC words accessible through the BASIC key, 6 keys for handling the full-screen editor.

Electrical features

POWER SUPPLY:

18 to 22 volts DC.

CONSUMPTION:

8 W.

FUSE:

T 800 mA

Technical features

MICROPROCESSOR:

6809E - 1 MHz.

MEMORY:

- 64 K expandable ROM, including these integrated softwares: BASIC 128 and BASIC 1.0 MICROSOFT.
- 128 K non-expandable RAM.

SCREEN:

RGB + sound output through scart socket

- 320 x 200 pixels 16 colors (40 columns).
 640 x 200 pixels 2 colors (80 columns).
- 320 x 200 pixels 4 colors pixel by pixel (40 columns).
- 160 x 200 pixels 16 colors per pixel.
- 320 x 200 pixels 3 colors with a transparency level.
- 320 x 200 pixels 2 colors with elternative 2-page display.
- 160 x 200 pixels 5 colors with 3
 - transparency levels.
- The colors are selected from a palette offering 4096 shades.

LIGHT PEN

320 x 200 pixel resolution.

MUSIC

musical synthesis of 4 voices over 5 octaves integrated.

CONNECTORS:

- polyvalent extension connector
- power supply connector
- 2 5-pin DIN sockets for connection to the network.

- 5-pin DIN socket for the program read-write unit.
 5-pin DIN socket for the light pen.
 2 Sub-D 9-point sockets for mouse and joysticks.
- a flap for language or program cartridge.

STATION NUMBERING:

via a 6-switch block.

III - ORGANISATION DE LA MÉMOIRE - MEMORY MAP

FFFF	(65535)10				MO	NITEUR - MOI	MITOR		4 k	
EØØØ	(61440)10				1410		111 011		7 K	
	(61439) ₁₀ (49152) ₁₀	Banque Ø Bank	C 1.0 Banque 1 Bank	1	C 128	CARTOUCHE ROM	BANQUE CARTOUCHE RAM (7 pages)	BANQUE CARTOUCHE RAM NANORÉSEAU® (pages 4 à 7)		
	(49151)10	Ø	<u> </u>	Ø Bank	1 Bank	ROM CARTRIDGE	RAM CARTRIDGE	NANORÉSEAU®	16 k	
RAAA	(45056)10			ø	1	O/MITTIE GE	BANK (7 pages)	CARTRIDGE BANK		
	(45055)10		(7 pages) DAIN							
	(43008)18		LIBRE - FREE							
	(43007)10									
	(43000)10		E)	KTENS	SION N	NODEM - MOD	EM EXTENSION	N	8	
	(42999)10									
_	(42992)10			EXT	ENSIC	ON IEEE - IEEE	EXTENSION		8	
A7EF	(42991)10				•	iner re-	_			
	(42988)10					LIBRE - FREI	=	·	4	
	(42987) ₁₀ (42984) ₁₀		INTERFACE RF 57 932 - RF 57 932 INTERFACE						4	
	(42983)10									
	(42980)10	REGIS	REGISTRES GATE MODE PAGE - GATE MODE PAGE REGISTERS							
A7E3	(42979)10		IRADDIRA A RITE DOIA DES							
A7EØ	(42976)10		IMPRIMANTE - PRINTER							
	(42975) ₁₀ (42974) ₁₀		LIBRE - FREE							
A7DD	(42973)10	REGIS	REGISTRES GATE MODE PAGE - GATE MODE PAGE REGISTERS							
	(42972)10									
	(42970)10	RE	GISTF	RES G	ATE P	ALETTE - GATE	PALETTE RE	GISTERS	2	
	(42969)10					LIBRE - FREE		·	11	
	(42968)10	İ	BUFF	ER HE	XA RÉ	SEAU - HEXA	NETWORK BU	JFFER	1	
	(42967) ₁₀ (42960) ₁₀	CONTRÔL	EUR A	ADLC 6	854 RÉ	SEAU - ADLC 6	854 NETWORK	CONTROL UNIT	8	
	(42959) ₁₀ (42956) ₁₀	JEUX F	T SYN	NTHÈS	E SOL	PIA 6821 NORE - GAMES	S AND SOUNE	SYNTHESIS	4	
	(42955)10					SEAU® - NANG			1	
	(42954)10	-511114	₩.W111	117						
	(42948)10					LIBRE - FREE			7	
A7C3	(42947)10	P	10.000	34 /!!**	071 01	COTORER DIS	COO4 (URICE) C	VOTERA		
	(42944)10	Р	IA 682	27 (IW	0/) SY	/STÈME - PIA	6821 (IW07) S	YSTEM	4	
A7BF	(42943)10			_						
A 444	(40000)	C	CONTI	RÖLEL	JR RÉS	SEAU - NETWO	ORK CONTRO	_ UNIT	1 k 960	
- , .	(40960)10									
	(40959) ₁₀ (24576) ₁₀		ſV	-		<mark>ΓILISATEUR -</mark> ι de 16 Ko) - (6 1		Y	16 k	
					-					
	(24575)10					FILISATEUR - U PAGE 0) - MON		Υ	16 k	
	(8192)10			<u> </u>		·	•			
1FFF	(8191)10	F			e 1)	ÉCRAN - SCRE 	EN MEMORY COULEUR (for COLOR (for		8 k	


IV - REGISTRES GATE MODE PAGE - GAT

REGISTRE		A7E4 "SYSTEME 2" OU "CRAYON OPTIQUE" A7E5 "RAM UTILISATEUR" OU "CRAYON OPTIQUE"		A7E6	A7E6 "ESPACE CART." "CRAYON OPTIQUE"			A/E/ "SYSTEME 1"	A7DC -AFFICHAGE"	A7DD "SYSTEME 2"					
CONDITION D'ACCES			Døde A7E4 écrit à Ø	DØ de	A/⊏4 écrità1	D4 de A7E7 écrit à 1	DØ de A7E4 écrit à Ø	Dø de A7E4 écrit à 1		Di de ATE4 écrit à	Dø de A7E4 écrit à 1			Ecriture seule	Ecriture seule
5	ш		٠.,	-	_	ш		بد	ш		_	ш	_	u u	w
φΩ	§ Système 2 Cartouche/	1 crayon optique	*81		TA5			H4			150.	Type de RAM 96 256 K × 1 96 256 K × 4 16 128 K × 1 11 64 K × 4	Copie DØ de A7E4	d'affichage 166 page 1 161 page 2 116 surimpression 111 triple surimpression	
10	æ	(Réservé)	B		TA6	ISATEUR)		Н2	dəns ėcrit à 1)		*84	Type d	Interruption crayon optique pas d'interrup.	143	eur du tour cran
D2	ø	(Réservé)	Ø	ique	TA7	N° BANK (N° PAGE RAM UTILISATEUR)	IDEM (LECTURE)	otique H1	N° de la page RAM utilisée dans l'espace cartouche (si D5 A7E6 écrit à 1)	ase écriture de A7E6	ø	dinateur 10 09 0	*50.	Mod 4g colonnes (Mod 515 gd colonnes 615 gd colonnes 611 bit MAP 16	N° de la couleur du tour de l'écran
D3	, Ø	(Rėservė)	B	8 bits de poids fort du compteur crayon optique	TA8	N° BANK {f		compteur crayon	N° de l'espace c	des bits positionnés pendant la phase écriture de A7E6	184	Type d'ordinateur	84	e de serialisation p POINT f 8 MHz 16 MHz 4 MHz	
D4	150	(Rėservė)	Sélection basic	de poids fort du c	TA9			8 bits de poids faible du compteur crayon optique		Lecture des bits posi	ø	Commutation de banque per PIA 1 par A7E5	ø	Frequence de sérialisation \$7 POINT \$6 8 MHz \$1 16 MHz 11 4 MHz	Selection basic \$ basic 1 1 basic 128
D5	1 00	(Réservé)	Masque présence cart. 4 de (A7DD)]	8 bits	TA10	80	þ	8 bits	p Espace Cart. en ROM 1 Espace Cart. recouvert par RAM		ba	Trame Ø 625 lignes 1 525 lignes	rt à la INIE. ∮ bord droit ou gauche 1 dans fenêtre	donnees vidéo g colonnes nodes 4 spécial 16	Masque présence p cartouche vísible 1 cart. masquèe
D6	*6	(Réservé)	M affichée Masque présence c: [lecture D7-D4 de (A7DD)]		TA11	Þ	ø	TA3	Ecriture dans la page choisie par D4 - D0 finibé finibé 1 Autorisé		V/Fenêtre d'aff. INIL ∮ond droit ou gauche 1 dans fenêtre	Gestion RAM dans l'espace cartouche Ø Nano rèseau 1 par A7E6	Position du spot par rapport à la fenêtre d'affichage de supérieur NIT pt ou inférieur l'All ans fenêtre val. latchée l'all latchée l'all latchée	Organisation des données vidéo Ø6 mode 46 colonnes Ø1 autres modes 10 bit MAP 4 spécial 11 bit MAP 16	ige RAM nee BEØ
D7	В	(Réservé)	N° page RAM affichée [lectu		TA12	Accès A7DC	Ø	TA4	•	-3-	Position du spot/Fenêtre d'aff. LT3 p bord gauche pour deut eu ga 1 bord droit 1 dans fenêt	Non utilisé	Position du spo fenêtre o fenetarent ou inférieur 1 dans fenêtre Val. instantanée Val.) (Réservé)	N° de la page RAM affichée BE1 BI

GATE MODE PAGE REGISTERS


REGISTER		A7E4	« SYSTEM 2 » or « LIGHT PEN »		A7E5 " USER RAM "	« LIGHT PEN »		A7E6 « CART. AREA »	10 10 TUCH #	" NOT LEN"	Ę.	« SYSTEM 1 »	A7DC « DISPLAY »	A7DD " SYSTEM 2 »
ACCES			Dg'of A7E4 set to Ø	Dg of A7E4 set to 1	D4 of A7E7 set to 1	DØ of A7E4 set to Ø	DØ of A7E4 set to 1		Dg of ATE4 set to g	DØ of A7E4 set to 1			Write only	Write
W/W	≯		Œ	DE	*	æ	æ	W		Œ	*	Œ	3	≥
ρά	# System 2 Cartridge/ user RAM	1 light pen	В	TA5			H4			Ø	Type of RAM of 256 K × 1 of 256 K × 4 of 128 K × 1 of 64 K × 4	Copy DØ of A7E4	mode 186 page 1 181 page 2 118 overprinting 111 triple overprinting	
۵	B	(Reserved)	Ø	TA6	SE NUMBER)	5 write phase	H2	ridge space		Ø	Type 80 2 19 1 11 1	Light pen interrupt \$\beta\$ not inter. 1 interrupt.	Display node	Number of colour of screen surround
D2	B	(Reserved)	Ø	er TA7	BANK NUMBER (USER RAM PAGE NUMBER)	Read of bits positioned during A7E5 write phase	er H1	N° of RAM page used in the cartridge space (if D5 A7E6 set to 1)	E5 write phase	Ø	Type of computer plg MO gill TO9 11 TO	Ø	968 48 column mode 981 bit MAP 4 818 88 column 811 bit MAP 16	Number of co
D3	8	(Reserved)	Ø	8 most significant bits of light pen counter	BANK NUMBE	Read of bits pos	8 least significant bits of light pen counter	N ^e of BAM	positioned during A7E5 write phase	Ø	Type of	8	Serialising frequency # POINT ### SERVING	
D4	8	(Reserved)	Basic selection	ost significant bits TA9			ast significant bits TA1		Read of bits	ø	Bank switcher glby PIA 1 by A7E5	B	Serialising	Basic selection Ø Basic 1 1 Basic 128
DS	Ø	(Reserved)	Cart presence mask t key (A7DD))	8 TA10	80	20	8 te	# Cartridge space in ROM 1 Cartridge space covered by RAM		ø	Frame Ø 625 lines 1 525 lines	vindow INIL \$\beta\$ right or left edge edge 1 within window	a organisation 48 column mode other modes bit MAP 4 special bit MAP 16	Cartridge presence mask Ø cart visible 1 cart masked
90	Ø	(Reserved)	page number Cart presence ma [read in D7-D4 key (A7DD)]	TA11	ø	80.	TA3	Write in the page chosen by D4 - D0 ff Forbiden 1 Authorised		Position of spot/Display window LT3 INIL sift hand edge fight or left edge the hand edge within window	RAM management in the cartridge space \$\mathcal{\beta}\$ Nanoréseau 1 by A7E6	Position of spot/Display window MI MI	Video data organisation 20 48 column mode 20 other modes 10 bit MAP 4 special	Number of display RAM page BE1 BEØ
D7	Ø	(Reserved)	Displayed RAM page number	TA12	A7DC Access \$\beta\$ authorized 1 forbiden	B	TA4	æ	184	Position of spot/ LT3 Ø left hand edge 1 right hand edge	Not	Position of spanial Market Mar	, (Reserved)	Number of dist

V – SCHÉMA SYNOPTIQUE – BLOCK DIAGRAM






13-3




V/₁


SCHÉMA SYNOPTIQUE BLOCK DIAGRAM




ADAPTATION ADAPTATION **ADDRESS** ADRESSES **BUS ADRESSES COULEUR** COLOR ADDRESS BUS ADDRESS BUS **BUS D'ADRESSES** REFRESH ADDRESS BUS **BUS D'ADRESSES DE RAFRAICHISSEMENT** BUS DE CONTRÔLE CONTROL BUS DATA RUS BUS DE DONNÉES RAM DATA BUS BUS DE DONNÉES RAM CLOCK BUS **BUS DES HORLOGES** PROGRAM CARTRIDGE CARTOUCHE DE PROGRAMMES KEYBOARD CLAVIER CODE COLONNES COLUMN CODE LINE CODE CODE LIGNES COLUMNS COLONNES **BUTTON REALASE CONTROL** COMMANDE DE VALIDATION TOUCHES MOTOR CONTROL COMMANDE MOTEUR ROM BANK COMMUTATION COMMUTATION BANQUE ROM (CBR) LINE-FRAME COUNTERS COMPTEURS LIGNE-TRAME UNIVERSAL EXTENSION CONNECTOR CONNECTEUR EXTENSION UNIVERSEL CONNECTEURS «MANETTES-SOURIS» «JOYSTICK-MOUSE» CONNECTOR NETWORK CONTROL UNIT CONTRÔLEUR RÉSEAU DIGITAL TO ANALOG CONVERSION (DAC) CONVERSION NUMÉRIQUE-ANALOGIQUE (CNA) ADDRESS DECODING DÉCODAGE D'ADRESSES DECODER DÉCODEUR COLOR ADDRESS DECODER DECODEUR ADRESSES COULEUR LINE DECODER DÉCODEUR LIGNE DATA DONNÉES PR INPUT ENTRÉE LEP RC FILTER FILTRE RC CTI GENERATION GÉNÉRATION DE CTI GÉNÉRATION IRQ IRQ GENERATION CLOCK HORLOGES DE SÉRIALISATION SERIALISATION CLOCK INTERFACE INTERFACE LINES LIGNES SOFTWARE NETWORK LOGICIEL RÉSEAU MARQUAGE MARKING MÉLANGE SON SOUND MIXING MIXER MÉLANGEUR MÉMOIRE COULEUR (16 MOTS DE 13 BITS) **COLOR MEMORY (16 WORDS OF 13 BITS) CURRENT FEEDBACK «MIRROR»** MIROIR DE COURANT SHAPING MISE EN FORME MULTIPLEXER **MULTIPLEXEURS (MUX)** LIGHT PEN CONNECTOR PRISE CRAYON OPTIQUE PRISE DIN RÉSEAU DIN SOCKET NETWORK ADDRESS REGISTER REGISTRE D'ADRESSES COLOR REGISTER REGISTRE COULEUR FRAME COLOR REGISTER REGISTRE COULEUR CADRE DISPLAY CONTROL REGISTER REGISTRE DE COMMANDE D'AFFICHAGE **REGISTRE PIXEL** PIXEL REGISTER REGISTRES CRAYON OPTIQUE LIGHT PEN REGISTER PARALLEL SERIAL REGISTER REGISTRES PARALLELE/SÉRIE REG. N° DE BANQUE BANK NUMBER REG. **DISPLAYED RAM PAGE Nr REG.** REG. N° PAGE RAM AFFICHÉE RAM TYPE REG. **REG. TYPE DE RAM** INITIALISATION RESET RESET A FROID RAM SELECTION SÉLECTION RAM SOUND SON **BUZZER SOUND** SON BUZZER **EXTERNAL SOUND** SON EXTERIEUR PROGRAM RECORDER SOUND SON LEP PROGRAM RECORDER OUTPUT SORTIE LEP SYNCHRO RTS **RTS SYNCHRO** SOUND SYNTHESIS SYNTHESE SONORE TRANSCODING TABLE TABLE DE TRANSCODAGE LIGHT PEN PROCESSING TRAITEMENT CRAYON OPTIQUE TRAITEMENT VIDÉO VIDEO PROCESSING RAM ADDRESS TRANSFORMATION TRANSFORMATION ADRESSES RAM TA 8 TRANSFORMATION **TRANSFORMATION TA8** TRANSMETTEURS DIFFÉRENTIELS DIFFERENTIAL TRANSMITTERS HF TV VIDEO VIDÉO HF TV

VI - SCHEMA DE PRINCIPE - CIRCUIT DIAGRAM







VII – PRINCIPE DE FONCTIONNEMENT OPERATING MODE

A - PRÉSENTATION GÉNÉRALE DE L'APPAREIL

Bâti autour du microprocesseur 6809-E de MOTOROLA/EFCIS, cette unité centrale se distingue par l'utilisation d'une puissante unité de gestion et d'intégration : « Le Gate Array Mode Page ».

1 – La programmation du Gate Mode Page

Le « Gate Mode Page » contient 6 registres programmables (voir: « REGISTRES GATE MODE PAGE »). Ces registres contiennent tous les renseignements dont le système a besoin et assurent une polyvalence de ce composant pour plusieurs produits, avec différents types de RAM.

2 - L'intégration

Le Gate Mode Page (IW18) intègre :

- le décodage des adresses,
- le traitement et le multiplexage des adresses RAM.
- la génération synchro,
- la gestion du crayon optique,
- la gestion vidéo, pilotant le Gate Palette (IW10): 16 couleurs parmi 4096.

3 - L'accès mode page

Ce nouveau mode d'adressage RAM, (2 lectures de la RAM vidéo pendant la phase non active: **E=0**), permet de faire le chargement des 16 bits d'info-vidéo, dans la table de transcodage, en 2 fois et de travailler dans un seul boîtier RAM (RAM1).

4 - La transformation des adresses RAM

Permet l'utilisation des blocs mémoire à grande capacité, (4464, 41256...), par pages de 16 Ko, 8 Ko et d'assurer la polyvalence du Gate Mode Page pour plusieurs produits, avec différents types de RAM.

5 - 128 Ko de mémoire vive (RAM)

Répartis dans 4 boîtiers RAM de 64 K×4 bits (4464), couplés 2 par 2, afin d'obtenir virtuellement 2 blocs RAM de 64 Ko: RAM1 (IW12, IW13) et RAM2 (IW14, IW15) (voir synoptique).

6 - 64 Ko de mémoire morte (ROM)

Répartis dans 2 boîtiers ROM de 32 Ko (27256): IW01 pour le BASIC 1 et IW02 pour le BASIC 128.

Les deux « BASIC » peuvent être masqués soit :

- par une cartouche de programmes 16 Ko enfichable sur le connecteur BW06.
- par 16 pages de 16 Ko de RAM si le bit D5 du registre du registre A7E6 est programmé à 1.

A - GENERAL HARDWARE DESCRIPTION

The central processing unit is based around a MOTOROLA/EFCIS 6809-E microprocessor, and its design incorporates a performant Gate Array Mode Page integration and handler unit.

1 - Programming the Gate Mode Page

The Gate Mode Page includes six programmable registers (refer to GATE MODE PAGE REGISTERS). These registers contain all data required by the system and ensure that the subbsystem is compatible with the various types of RAM used in several systems.

2 - Integration

The Gate Mode Page (IW18) incorporates:

- address decoding,
- processing and multiplexing of RAM addresses,
- synch generation,
- light pen control,
- video handling, driving the Gate Palette (IW10) of 16 colors out of 4096.

3 - Mode Page access

This new method of addressing RAM (two readouts of video RAM during the non-active phase i. e. E=0) allows 16 bits of video data to be loaded into the transcoding table in two phases, and to work within a single RAM package (RAM 1).

4 - Transformation of RAM addresses

This allows use of high capacity memory blocks (4464, 41256, etc.) in pages of 8 K and 16 K and ensures compatibility of the **Gate Mode Page** with the various types of RAM of several systems.

5 - 128 Kb RAM

This is divided into 4 RAM packages of 64 K by 4 bits (4464), with each two blocks linked to provide two virtual RAM blocks of 64 Kb, i. e. RAM1 (IW12, IW13) and RAM2 (IW14, IW15). Refer to the block diagram.

6 - 64 Kb ROM

This is divided into two ROM packages of 32 Kb (27256), i. e. IW01 for **BASIC 1** and IW02 for **BASIC 128**.

The two « BASICs » can be masked as follows:

- by a 16 K program cartridge plugged into the BW06 connector.
- by 16 RAM pages of 16 K, if bit D5 on the A7E6 register is programmed at 1.

 par 4 pages de 16 Ko de RAM émulant la cartouche NANORESEAU® si le bit D6 du registre A7E7 est programmé à Ø.

7 - Un interfaçage MO complet.

- a) PIA 6821 (IW07) SYSTEME gère:
 - le clavier,
 - La commutation des banques ROM: CBR,
 - le lecteur enregistreur de programme (LEP).
 - le son buzzer.
 - le crayon optique,
 - le MUTE SOURIS: règle les problèmes d'interférences provoquées par l'utilisation des manettes de jeu ou de la souris, lors d'une impression (MUTE SOURIS = Ø validation de la sortie son du CNA, MUTE SOURIS = 1 inhibition),
 - le clignotement du curseur: un signal provenant du Gate Mode Page: INT 50 Hz provoque des demandes d'interruption (CB1 → IRQB) toutes les 20 ms, afin de se brancher à la routine du clignotement du curseur.
- b) PIA 6821 (IWO6) gère : les manettes de jeu, la souris, la synthèse son (conversion numérique-analogique (CNA), d'un mot programmé sur PBØ-PB5).
- c) CONNECTEUR EXTENSION UNIVERSEL: le brochage est compatible MO (hormis l'absence de BXXX sur pin 17 et la sortie – 5 V non gérée par l'alimentation.
- d) PRISE SCART (PERITEL).

B - GESTION DE LA MÉMOIRE MORTE

Le Gate Mode Page (IW18) pilote:

- La sélection entre l'espace BASIC 1 (IW01) ou l'espace BASIC 128 (IW02).
 Elle est déterminée par le bit D4 du registre A7DD.
- Le masquage ou démasquage de l'éventuelle cartouche ROM par le bit D5 de A7DD.
- Le recouvrement de l'espace cartouche par de la RAM si le bit D5 du registre A7E6 est programmé à 1. Les bits DØ à D4 permettent de choisir une page de 16 Ko parmi les 7 pouvant être affectées à l'espace cartouche.
- L'émulation de la cartouche NANORE-SEAU® (4 pages de 16 Ko) par programmation à Ø du bit D6 de A7E7. Dans ce cas il y a transposition des bits DØ àD3 du registre A7CB (utilisé pour la programmation en mode NANORESEAU®) dans le registre A7E6 dont le bit D2 à été forcé à 1.

 by 4 RAM pages of 16 K emulating the NANORESEAU® cartridge if bit D6 on the A7E7 register is programmed at Ø.

7 - Full specification MO interfacing

- a) The PIA 6821(IW07) system handles:
 - the keyboard,
 - switching between ROM banks: CBR,
 - programme readouts and writing (LEP).
 - the buzzer,
 - the light pen.
 - the MUTE MOUSE (MUTE SOURIS): it solves interference problems caused by the use of joysticks or the mouse during printing (MUTE MOUSE = Ø: validation of the audio output of DAC, MUTE MOUSE = 1: inhibition),
 - cursor flashing: a signal from the GATE MODE PAGE, INT 50 Hz, generates interrupt requests (CB1 → IRQB) every 20 ms in order to jump to the cursor flashing routine.
- b) PIA 6821 (IW06) handles: joysticks, the mouse, audio synthesis (digital/analog conversion (DAC) of a word programmeed on PBØ-PB5) and the printer,
- c) GENERAL PURPOSE EXPANSION PORT: the pinout is MO - compatible (except for the absence of BXXX on pin 17 and the -5 V output is not controlled by the power supply.
- d) SCART (PERITEL) port.

B - ROM MANAGEMENT


The Gate Mode Page (IW18) handles:

 selection between the BASIC 1 (IW01)or the BASIC 128 (IW02).

This is set on bit D4 of A7DD.

- Masking or unmasking of optional ROM cartridges through bit D5 of A7DD.
- Overlay of the cartridge space by the RAM if bit D5 on the A7E6 register is programmed at 1. Bits DØ to D4 make it possible to choose a 16 k page from the 7 wich can be allocated to the cartridge space.
- Emulation of the NANORESEAU® cartridge (4 16 K pages) by programming bit D6 on the A7E7 register at Ø. In this case there is a transposition of bits DØ to D3 on the A7CB register (used for programming in the NANO-RESEAU® mode) in the A7E6 register whose D2 bit has been forced at 1.

Nº de page sur 2 bits Nº of page on 2 bits



N° de page sur 3 bits N° of page on 3 bits

- Le Gate mode Page envoie les signaux de sélection CS1 pour l'EPROM IW01, CS2 pour l'EPROM IW02 et CSCART dans le cas ou une cartouche est enfichée dans le connecteur BW06, démasqué par D5 de A7DD et reconnue par le signal de présence de la cartouche: PRCART).
 - Le PIA (IW07) envoie par PA5, le signal CBR de commutation des banques ROM de 16 Ko (A14 sur les EPROM).
- The Gate Mode Page sends selection signals CS1 for EPROM IWO1, CS2 for EPROM IW02 and CSCART (in the event that a cartridge is plugged into port BW06, unmasked by D5 A7DD and recognised by the cartridge presence signal: PRCART).

PIA (IW07) sends the CBR signal for switching 16 Kb ROM banks throught PA5 (A14 on EPROMs).

DÉTAIL DE LA MAP MÉMOIRE (BØØØ-FFFF) EMORY MAP DETAIL (BØØØ-FFFF)

FFFF		ME
	MONITEUR	MONITEUR
	, 4 Ко	4 Ko
FØØØ	MONITOR	MONITOR
TFF	BANQUE	BANQUE
	BANK Y	BANK
	PA5 = 0	PA5 = 1
Cppp		

BANQUE #	BANQUE 1 BANK
PA5 = Ø	PA5 = 1

CARTOUCHE DE PROGRAMME PROGRAM CARTRIDGE

7 PAGES DE MÉMOIRE RAM 7 PAGES OF RAM MEMORY

4 PAGES DE MÉMOIRE RAM UTILISATION FN NANORĖSEAU® 4 PAGES OF RAM MEMORY USE IN NANORÉSEAU®

Вффф

EPROM IW01 32 Ko BASIC 1 **MONITEUR 4 Ko** MONITOR 4 Ko

EPROM IW02 32 Ko BASIC 128 **EXTRA MONITEUR** EXTRA MONITOR

CONNECTEUR CONNECTOR 8W06 ROM 16 Ko

Fig. 3

NOTA: dans tous les cas, le système doit avoir accès au moniteur 4 Ko, contenu dans la banque Ø de l'EPROM IWO1. C'est pour cette raison, qu'il est recopié dans la banque 1 de l'EPROM IW01.

C - GESTION DE LA MÉMOIRE VIVE

1 - Transformation des adresses

L'utilisation de boîtier RAM à grande capacité conduit à opérer une transformation des adresses afin de pouvoir accéder à tout l'espace adressable des boîtiers.

En effet, l'espace adressable des boîtiers RAM1, RAM2 est de 64 Ko (ADRESSES PHY-SIQUES: de ØØØØ à FFFF), celui alloué dans la 40 Ko est seulement de map mémoire (ADRESSES LOGIQUES : de ØØØØ à 9FFF).

Afin d'organiser la RAM et d'accéder dans celle-ci à des adresses physiques supérieures à 9FFF, on transforme les 3 bits de poids fort de l'adresse logique A15, A14, A13. Ils deviennent RA15, RA14, RA13, (voir synoptique) et sont fonction, du bit forme (interne au bloc « TRANSFORMATION ADRESSES RAM »), du Nº de banque désiré et de l'adresse demandée par le microprocesseur (adresse logique).

NOTE: The system must have access to the 4 kb monitor contained in bank Ø of EPROM IW01 in all events. For this reason, it is copied in bank 1 of EPROM IW01.

C - RAM MANAGEMENT

1 - Addresses transformation

The use of high capacity RAM packages has led to address transformation in order to have access to the full addressable area of packages. packages of addressable area RAM 1.RAM 2 is in fact 64 Kb (PHYSICAL ADDRESSES from ØØØØ to FFFF), whereas that allocated in the memory map is only 4Ø Kb (LOGICAL ADDRESSES from ØØØØ to 9FFF).

In order to organise RAM and provide access to physical addresses highter than 9FFF, the three most significant bits of the logical address A15, A14 and A13 are transformed. They become RA15, RA14, and RA13 (see block diagram) and are dependent on the form bit (within the RAMADDRESS TRANSFORMA-TION block) from the required bank number and the address requested by the microprocessor (logical address).

Adresses physiques (envoyées sur MAØ-MA7) Physical adress (sent on MAØ-MA7)

RA15 RA14 RA13 A12 A11 A1Ø A9 MU8

A6 Α7

Α4 А3

Α5

A2 A1

ΑØ

LSB

MSB

PRINCIPE DE FONCTIONNEMENT

(Se reporter au paragraphe « Polyvalence » pour les explications concernant MU8)

Ainsi, par cette méthode entièrement transparente à l'utilisateur la RAM est vue comme 8 pages de 16 Ko. On accéde aux pages supérieures en programmant le N° de banque désiré dans A7E5. Ce registre a une influence directe sur la transformation des adresses.

(See the « Polyvalence » paragraph for explanationds concerning MU8).

Thus RAM is perceived as 8 16 Kb pages by virtue of this method which is completely transparent to the user. The top pages are accessed by programming the bank required in A7E5. This register has a direct influence on the transformation of addresses.

ORGANISATION RAM RAM ORGANISATION

AD. LOGIQUES LOGICAL AD.

AD. PHYSIQUES PHYSICAL AD.

AD. LOGIQUES LOGICAL AD. AD. PHYSIQUES PHYSICAL AD.

RAM 1 **FFFF** 9FFF RAM UTILISATEUR BANQUE Nº 1 **USER RAM** BANK No 1 (PAGE 3 - 16 Ko) CØØØ 6ØØØ **BFFF** 9FFF RAM UTILISATEUR BANQUE Nº Ø USER RAM BANK No Ø (PAGE 2 - 16 Ko) 8000 6¢¢¢ 5FFF 7FFF RAM UTILISATEUR + PAGE Ø MONITEUR **USER RAM** + PAGE Ø MONITOR (PAGE 1 = 16 Ko)2000 4øøø 3FFF 1FFF MÉMOIRE POINT - PIXEL MEMORY FORME - 1 - FORM - 1 dddd 2ØØØ (1/2 PAGE 🗗 🗕 8 Ko) 1FFF 1FFF MÉMOIRE COULEUR - COLOR MEMORY FORME - Ø - FORM - Ø (1/2 PAGE Ø - 8 Ko) øøøø øøøø

9FFF	RAM 2	FFFF
	RAM UTILISATEUR BANQUE N° 5	
	USER RAM BANK No 5	
6øøø	(PAGE 7 - 16 Ko)	cøøø
9FFF	RAM UTILISATEUR BANQUE N° 4	BFFF
	USER RAM BANK No 4	
6øøø	(PAGE 6 = 16 Ko)	вффф
9FFF	RAM UTILISATEUR BANQUE № 3 USER RAM	7FFF
	BANK No 3	
6ффф	(PAGE 5 16 Ko)	4øøø
9FFF	RAM UTILISATEUR BANQUE N° 2	3FFF
	USER RAM BANK No 2	
6ффф	(PAGE 4 — 16 Ko)	0000
~ + + + + + + + + + + + + + + + + + + +		Fig. 4

2 – L'accès mode page

La mémoire vidéo (16 Ko) est contenue dans la page Ø du boitier RAM1.

ÉCRITURE: par transformation des adresses, en fonction du bit forme, on accède à l'une ou l'autre des deux 1/2 pages Ø (mémoire couleur ou mémoire point).

- bit forme = Ø pas de transformation des adresses.
 - (adresse physique = adresse logique).
- bit forme = 1 transformation.
 (adresse physique = adresse logique +2ØØØ (H).

LECTURE: l'horloge Q est injecté parmi les bits de poids fort de l'adresse de rafraîchissement (voir synoptique):

BE1 BEØ Q TA12 TA11 TA1Ø TA9 TU8

2 - Mode page access

The video memory (16 Kb) is contained in page Ø of package RAM1.

WRITING: one or other of the two 1/2 pages Ø (color memory or pixel memory) is accessed by transforming addresses by a function of form bit, where:


- form bit = Ø: addresses not transformed.
 (physical address = logical address).
- form bit = 1 : transformation.
 (physical address = logical address + 2000
 (H)

READOUT: **Q** clock is injected in the most significant bits of the refresh address (see schematic):

TA7 TA6 TA5 TA4 TA3 TA2 TA1 TAØ

Pendant la phase non active $E = \emptyset$, Q prend 2 états:

During the non-active $\mathbf{E} = \mathbf{\emptyset}$ phase, \mathbf{Q} takes on 2 statuses:



Placé ainsi, \mathbf{Q} permet de déterminer 2 adresses distinctes, pendant la phase non active $(\mathbf{E} = \emptyset)$.

- La première adresse concerne la 1/2 page couleur.
 - Q = Ø (adresse de ØØØØ à 1FFF avec BE1 BEØ = ØØ).
- La deuxième adresse concerne la 1/2 page point.
 - Q=1 (adresse de 2000 à 3FFF avec BE1 BE0=00).

Cette opération s'effectue donc indépendement du bit forme.

Ces deux adresses sont validées par deux CAS consécutifs pendant la durée d'un RAS stationnaire à l'état bas : c'est l'accès mode page.

Voir les chronogrammes

Les RAM ont bien entendu la possibilité de fonctionner de manière classique ou en accès mode page.

RÉSULTAT: on effectue 2 lectures consécutives (pendant la phase non active) dans la RAM1 (une dans la 1/2 page couleur, et une dans la 1/2 page point), ceci afin de charger dans la table de transcodage les 16 bits d'infovidéo.

3 - Page vidéo affichée

En donnant des valeurs à **BE1-BEØ** (par programmation des bits **D6 D7** de **A7DD**) on peut commander l'affichage des 4 pages Ø, 1, 2, 3. La page affichée par défaut est la page Ø (c'est la page écran).

lci encore, il s'agit d'une transformation d'adresses, afin de pouvoir accéder à ces 4 pages de 16 Ko: en programmant les bits **BE1 BEØ**, l'adresse envoyée par le microprocesseur se trouve modifiée.

EXEMPLES:

- BE1 BEØ = ØØ (par défaut à l'initialisation).
 Dans ce cas l'adresse logique n'est pas transformée (mode classique). On affiche la page Ø.
- BE1 BEØ=Ø1, 1Ø, 11 (en programmant D7 D6 de A7DD).

Dans ces 3 autres cas, l'adresse logique est transformée afin de travailler dans les pages supérieures. On affiche respectivement les pages 1, 2, 3. Thus placed, Q allows two separate addresses to be determined during the non-active phase $(E = \emptyset)$, where:

- the first address concerns the color 1/2 page.
 - $Q = \emptyset$ (address from $\emptyset \emptyset \emptyset \emptyset$ to 1FFF with BE1 BEØ = $\emptyset \emptyset$).
- the second address concerns the pixel 1/2 page.
 - Q = 1 (address from 2000 to 3FFF with BE1 BE0 = 00).

This operation is therefore performed independently of the form bit.

These 2 addresses are validated by 2 consecutive CASs during a stationary RAS in the low status: this is the access mode page.

Refer to timing diagrams.

RAMs are of course able to operate in the conventional manner or in mode page access.

RESULT: two consecutive readouts are performed (during the non-active phase) in RAM 1 (one in the color 1/2 page and one in the pixel 1/2 page), so as to load the 16 video data bits into the transcoding table.

3 - Displayed video page

In assigning values to **BE1 BEØ** by respectively porgramming bits **D7 D6** of **A7DD**, the display of the four pages Ø, 1, 2 and 3 can be controlled. The page displayed by default is page Ø (this is the screen page).

Once again, addresses are transformed in order to provide access to these 4 16 Kb pages: the address sent by the microprocessor is modified by programming bits **BE1 BE0**.

FOR EXAMPLE:

- BE1 BEØ = ØØ (by default on initialisation).
 In this case, the logical address will not be transformed (conventional mode). Page Ø is displayed;
- BE1 BEØ = Ø1, 1Ø, 11 (by programming D7 D6 of A7DD).

In these three cases, the logical address is transformed to operate in the top pages. Pages 1, 2 and 3 are displayed respectively.

4 - Polyvalence

Le Gate Mode Page, est prévu pour fonctionner sur plusieurs produits avec différents types de RAM. C'est pour cette raison que certains bits d'adresse sont modifiables par soft, suivant l'organisation déterminée. Ce sont les bits: MU8, TU8

On retrouve dans le synoptique :

- le bloc «TRANSFORMATION DE TA8 » qui contient le registre A7E7. Suivant l'organisation désirée (RAM 4416, 4464 ou 41256, appareil de type MO ou TO), on adaptera le Gate Mode Page en programmant A7E7. Pour le MO5 NR TU8 = TA8.
- le bloc « TRANSFORMATION ADRESSES RAM » pour le MO5 NR MU8 = A8.

5 - Multiplexage des adresses et sélection RAM

Il reste classique et conforme à l'utilisation des RAM dynamiques.

- PHASE NON ACTIVE : E = Ø

Un premier multiplexeur commute sur les adresses de rafraîchissement, un second multiplexeur envoie les LSB (validation par RAS 1), puis les MSB (validation par CAS 1). Le signal R/WRAM est forcé à 1 (lecture).

- PHASE ACTIVE E = 1

Un premier multiplexeur commute sur les adresses microprocesseur.

Un deuxième multiplexeur envoie les LSB (validation par RAS) puis les MSB (validation par CAS)

Le signal R/WRAM détermine la lecture (R/WRAM = 1) ou l'écriture (R/WRAM = Ø) dans la RAM sélectionnée. Son état est fonction de l'instruction demandée (Ex: LDA (adresse RAM): R/WRAM = 1).

D – GÉNÉRATION SYNCHRO (IW18)

Le signal de fréquence 16 MHz issu de l'oscillateur (IW16), entre sur la broche 42 du Gate Mode Page. Il pilote les compteurs, diviseurs, décodeurs, du bloc « HORLOGE » fournissant les signaux d'horloges nécessaires au système et notamment aux compteurs lignes et trames. Ces compteurs fournissent les signaux nécessaires à la gestion de l'écran:

- Signal de synchronisation ligne et trame : SYNLT (broche 12).
- Signal d'inhibition ligne et trame: INILT (interne) permettant de commander le multiplexeur (rvbp) et de valider soit les info couleurs cadre soit les info couleurs fenêtre de travail.
- Signal de supression ligne et trame SUPLT (broche 13) assurant le blanking vidéo pendant le retour ligne et le retour trame. Il est envoyé sur la broche 23 du Gate Palette (IW10).
- Signal de validation DATA VALID (interne) autorisant le chargement des registres de

4 - Compatibility

The Gate Mode Page is designed for several systems with different types of RAM. For this reason, certain address bits are software-modifiable according to the established organisation.

These are bits MU8 and TU8.

The block diagram shows:

- the « TA8 TRANSFORMATION » block, which contains the A7E7 register. Following the desired organization (RAM 4416, 4464 or 41256, MO or TO type machine), the Gate Mode Page will be adapted by programming A7E7.

For the MO5 NR TU8 = TA8.

 the « RAM ADDRESS TRANSFORMATION » block for the MO5 NR MU8 = A8.

5 - RAM selection and address multiplexing

It remains classic and conforms to the use of the dynamic RAMs.

NON-ACTIVE PHASE: E = Ø
 One multiplexer switches on the address refresh, and a second one sends the LSBs (validated by RAST) then the MSBs (valida-

ted by CAS₁).
The R/WRAM signal is forced at 1 (read).

- ACTIVE PHASE: E = 1

One multiplexer switches on the microprocessor addresses. A second multiplexer sends the LSBs, validated by RAS L , followed by the MSBs, validated by CAS L .

The signal **R WRAM** controls whether reading (R WRAM = 1) or writing (R WRAM = 9) is performed in the RAM thus selected. Its status is a function of the instruction requested (for example: LDA (RAM address): R WRAM = 1).

D - SYNCH GENERATION (IW18)

The 16 MHz signal from the oscillator (IW16) arrives on pin 42 of the **Gate Mode Page**. It drives the counter, dividers and decoders of the CLOCK block which supplies the clock signals required for the system, notably for line and frame counters. These counters supply the signals for screen management, i. e.:

- line and frame synchronisation signal SYNLT (pin 12),
- line and frame inhibitionsignal INILT(internal) providing control of the multiplexer (rvbp) and validating either frame color data or working window color data,
- line and frame suppression signal SUPLT (pin 13) which performs video blanking during line and frame return. It is sent on pin 23 of the Gate Palette (IW10),
- validation signal DATA VALID (internal) which enables the loading of video data registers in the REGISTERS//SERIES block.

données vidéo dans le bloc « REGISTRES//-SÉRIE ».

Les signaux E (broche 41) et Q (broche 40), sont deux horloges 1 MHz en quadrature. Elles pilotent le microprocesseur.

E=1: PHASE ACTIVE (le microprocesseur accède aux mémoires et aux I/O (interfaces entrées/sortie) pour les opérations de lecture ou d'écriture).

E = Ø: PHASE NON ACTIVE (cycle de rafraîchissement pendant lequel on renouvelle le contenu de l'écran).

E - GESTION DU CRAYON OPTIQUE (IW18)

Cette fonction permet d'informer le microprocesseur de l'emplacement de la visée du crayon optique dans la fenêtre de travail.

La précision est celle du point : 1/64000°.

Les compteurs lignes-trames indiquent en permanence la position du spot, donc du point visé sur l'écran.

Cette position est définie :

- par l'adresse des données vidéo du GPL (Groupe Point Ligne) soit : TA12-TAØ,
- par la position du point dans ce GPL définie par H1, H2, H4 : horloges 1, 2 et 4 MHz
- par la position du spot: dans la fenêtre de travail ou dans le cadre: LT3, INIL, INIT.

Dès que l'utilisateur fait une visée sur l'écran, le photo-transistor du crayon détecte la lumière du spot et provoque une série d'impulsion CKLP (après traitement par T24, T23, T22).

Ces impulsions, sont la commande de chargement de 4 registres (A7E4, A7E5, A7E6, A7E7), par les indications des compteurs lignes-trames vues précèdemment.

Ces impulsions déclenchent en plus, la FIRQ de branchement à la routine de traitement crayon optique. Cette FIRQ est automatiquement générée par le gate IW18. Elle est toutefois masquable par DØ de A7E4 (DØ = Ø masquée, DØ = 1 autorisée). Le test (la lecture) se fait dans le registre A7E7 (DØ) qui est une recopie de DØ de A7E4.

Une demande de validation par pointage du crayon peut être ordonnée. Dans ce cas la routine viendra tester PA1 du PIA (IWO7):

- Crayon pointé: INTERLP (Interrupteur Light Pen) fermé, PA1 = 1: autorisation traitement crayon optique.
- Crayon non pointé: INTERLP ouvert,
 PA1 = Ø masquage.

F - GESTION AFFICHAGE (IW18)

Les différents modes d'affichage proposés sont un compromis entre la définition de l'image et le nombre de couleurs, l'augmentation de l'un se faisant au détriment de l'autre.

La mémoire écran, 16 Ko, se situe dans le boîtier RAM1. Elle est organisée en deux 1/2 pages de 8 Ko (1/2 page couleur et 1/2 page point). Le microprocesseur accède en écriture à l'une des deux 1/2 pages, en fonction du bit

Signals E (pin 41) and Q (pin 40) are two 1 MHz clocks in quadratic form. They drive the microprocessor.

E = 1: ACTIVE PHASE (the microprocessor accesses memory and I/O interfaces for read and write operations).

E = Ø: NON-ACTIVE PHASE (refresh cycle during which the screen contents are renewed).

E - LIGHT PEN HANDLIND (IW18)

This function informs the microprocessor of the location indicated by the light pen in the working window.

Resolution is calculated in pixel, i. e. 1/64000°.

The frame/line counters permanently indicate the position of the spot, therefore of the pixel aimed at on the screen. This position is defined by:

- the address of the GPL (Group Pixel Line)
 video data, which is TA12-TAØ,
- the position of the pixel in this GPL as set by H1, H2 and H4: 1,2 and 4 MHz clocks,
- the position of the spot in the working window or the frame: LT3, INIL, INIT.

When the user indicates on screen, the pen phototransistor detects the light of the spot and generates a series of CKLP pulses (after processing T24, T23, T22). These pulses are the instruction for loading four registers (A7E4, A7E5, A7E6 and A7E7) by the data of the frame/line counters mentioned above.

These pulses also activate the FIRQ for connection of the light pen processing routine. This FIRQ is generated automatically by the gate itself. It can however be masked by DØ of A7E4 (DØ = Ø: masked; DØ = 1: enabled). The test (reading) is performed in registed A7E7 (DØ) which is a copy of DØ of A7E4.

A request for validation through indication with the pen can be requested, in this case, the routine tests PA1 of PIA (IW07), where:

- pen indicates: INTERLP (light pen switch) closed, PA1 = 1: light pen processing enabled.
- pen does not indicate: INTERLP open PA1 = Ø: masking.

F - DISPLAY HANDLING (IW18)

The various display modes provided are a compromise between display resolution and the number of colours, where the enhancement of one is the detriment of the other.

The 16 Kb screen memory is situated in package RAM1. It is formatted in two 8 Kb 1/2 pages (color 1/2 page and pixel 1/2 page). The microprocessor accesses one of the two 1/2 page for writing as a function of the form

forme, (interne au bloc TRANSFORMATION DES ADRESSES), par transformation d'adresses.

Ces deux 1/2 pages, sont lues successivement toutes les micro-secondes, pour le rafraîchissement de l'écran, suivant le principe de l'accès mode page.

L'info vidéo envoyée dans la table de transcodage est alors composée de 16 bits.

Une fois dans la table de transcodage, les 16 bits d'info vidéo sont organisés, selon le mode demandé par programme, dans le registre de commande affichage A7DC. Puis ils sont chargés dans les registres //-SÉRIE par la commande DATA VALID.

Ces registres sont organisés comme précèdemment, selon le mode demandé par programme. Ils sont ensuite sérialisés par l'horloge φ POINT, vers le Gate Palette, sur 1, 2, 3 ou 4 fils du bus adresses couleurs, à 4, 8 ou 16 MHz selon le mode.

NOTA: La sérialisation sur 1 fils du bus adresses couleurs déterminent 2 couleurs dans le Gate Palette, sur 2 fils : 4 couleurs...

La couleur du cadre est définie en écrivant un mot de 4 bits dans le registre couleur cadre A7DD. Ces 4 bits, sont commutés au rythme de INILT avec les 4 bits de données vidéo.

Ce principe permet de disposer de 7 modes d'affichage:

1 - Mode MO 40 colonnes

Ce mode de fonctionnement assure la compatibilité ascendante. Il est basé sur un principe désormais classique :

Le contenu informationnel des 16 bits de données vidéo (dans les registres //-série) est le suivant:

- VØ à V3 : 4 bits d'info couleur fond.
- V4 à V7 : 4 bits d'info couleur forme.
- V8 à V15:8 bits d'info point (forme/fond).

Les 2 mots de 4 bits d'info couleur, sont commutés par chaque bit du mot d'information point, sérialisé à la fréquence 8 MHz. Ils sont envoyés sur les 4 fils du bus adresses couleurs.

bit (within ADDRESS TRANSFORMATION block) through address transformation. The two 1/2 pages are read in succession every microsecond for screen refresh in accordance with the mode page access principle.

The video data sent to the transcoding table is then composed of 16 bits.

Once within the transcoding table, the 16 bits of video data are formatted in accordance with the mode requested by the programme, in display control register A7DC.

They are loaded in the //-SERIES registers by the DATA VALID instruction.

These registers are formatted as above, according to the mode requested by the programme. They are then serialised by clock $\varphi POINT$ and sent to the gate palette on 1, 2, 3 or 4 wires of the color address bus at 4, 8 or 16 MHz depending on the mode.

NOTE: serialisation on one wire of the color address bus sets two colors in the Gate Palette, on two wires, 4 colors are set, etc.

The color of the frame is set by writing a fourbits word in the frame color register A7DD. These four bits are switched at the rhythm of INILT with the four video data bits.

This principle provides seven display modes.

1 - MO 40column mode

This operating mode ensures upward compatibility between systems. It is based on a principle that has become classic:


The data content of the 16 video data bits (in the //series registers is as follows:

VØ to V3: 4 bits of background color data.

V4 to V7: 4 bits of form color data.

V8 to V15: 8 bits of pixels data (form/back-ground).

The two four-bit words of color data are switched by each bit of the pixel data word serialised at 8 MHz frequency. They are sent on the four wires of the color address bus:



Nombre de couleurs possibles à l'écran : 16. Nombre de couleurs possibles par GPL (8

POINTS): 2.

Résolution: 320 x 200.

2 - Mode 80 colonnes

Ce mode d'affichage utilise les 16 bits d'info vidéo, comme information point (forme/fond). Ils sont sérialisés directement à 16 MHz, sur 1 fils du bus adresses couleurs:


Number of colors possible on-screen: 16. Number of colors possible through PLG (8

pixels): 2.

Resolution: 320 x 200.

2 - 80 column mode

This display mode uses 16 bits of video data as pixel data (form/background). They are serialised directly at 16 MHz on one wire of the color address bus:



Nombre de couleurs possibles à l'écran : 2

Résolution: 640 x 200


3 - Mode BIT MAP 4

Les 16 bits d'info vidéo sont organisés en 2 mots de 8 bits. Ils sont sérialisés simultanément et directement à 8 MHz, sur 2 fils du bus adresses couleurs:

Number of color possible on-screen: 2. Resolution: 640 x 200.

3 - BIT MAP 4 Mode

The 16 bits of video data are formatted in two 8-bit words, and serialised simultaneously and directly at 8 MHz on two wires of the color address bus:



Nombre de couleurs possibles à l'écran : 4. Nombre de couleurs possibles par point : 4.

Résolution: 320 x 200


4 - Mode BIT MAP 16

Les 16 bits d'info vidéo sont organisés en 4 mots de 4 bits. Ils sont sérialisés simultanément et directement à 4 MHz, sur les 4 fils du bus adresses couleurs.

Number of colors possible on-screen: 4. Number of colors possible per pixels: 4. Resolution: 320 x 200.

4 - BIT MAP 16 Mode

The 16 bits of video data are formatted in four words of four bits. They are serialised simultaneously and directly at 4 MHz on the four wires of the color address bus:



Nombre de couleurs possibles à l'écran : 16. Nombre de couleurs possibles par point : 16.

Résolution: 160 x 200.

Number of colors possible on-screen: 16. Number of colors possible per pixels: 16.

Resolution: 160x 200.

5 - Mode PAGE (page 1/page 2)


Les 16 bits d'info vidéo sont organisés en 2 mots de 8 bits, chaque mot représentant une entité d'information complète et indépendante. Ils sont sérialisés à 8 MHz, indépendemment pour l'une et l'autre des 2 pages, sur 1 fils du bus adresses couleurs. On dispose ainsi de 2 pages d'écran distinctes.

Exemple pour une page (page 1):

5 - PAGE (page 1/page 2) Mode

The 16 bits of video data are formatted in two words of 8 bits, where each word represents a complete and separate datum. Each of the two pages is separately serialised at 8 MHz on one wire of the color address bus. This therefore provides two separate screen pages.

Example for one page (page 1):



Nombre de couleurs possibles à l'écran (1 page): 2

Résolution: 320 x 200.

Number of colors possible on-screen (1 page):

Resolution: 320 x 200.

6 - Mode surimpression

Les 16 bits d'info vidéo sont organisés en 2 mots de 8 bits :

- VØ à V7 : contenu informationnel du 2º plan. bit = Ø pixel transparent (vue sur le 1er plan). bit = 1 pixel couleur 1 dans la palette.
- V8 à V15: contenu informationnel du 1^{er} plan. (2. couleurs).

Les 2 mots de 8 bits d'info vidéo sont sérialisés directement selon le principe du mode bit map

7 - Mode triple surimpression

Les 16 bits d'info vidéo sont organisés en 4 mots de 4 bits:

- VØ à V3 : contenu informationnel du 4º plan. bit = Ø pixel transparent (vue sur le 3º plan). bit = 1 pixel couleur 1 dans la palette.
- V4 à V7 : contenu informationnel du 3º plan. bit = Ø pixel transparent (vue sur le 2° plan). bit = 1 pixel couleur 2 dans la palette.
- V8 à V11: contenu informationnel du 2º
- bit = Ø pixel transparent (vue sur le 1er plan). bit = 1 pixel couleur 3 dans la palette.
- V12 à V15: contenu informationnel du 1^{er} plan (2couleurs).

Les 4 mots d'info vidéo sont sérialisés selon le principe du mode bit map 16.

6 - Overprinting mode

The 16 bits of video data are organised in two words of 8 bits, i. e.:

- VØ to V7 : data content of second plane. Bit = \emptyset : transparent pixel (seen on first
 - plane). Bit = 1 : color pixel 1 in palette.
- V8 to V15: data content of first plane (two colors).

The two video data words of 8 bit are serialised directly in accordance with the principle of bit map 4.

7 - Triple-overprinting mode

The 16 bits of video data are formatted in four words of four bits, i. e.:

- VØ to V3 : data content of fourth plane. Bit = \emptyset : transparent pixel (seen on third plane).
- Bit = 1 : color 1 in palette.
- V4 to V7 : data content of third plane.
- Bit = \emptyset : tranparent pixel (seen on second plane).
- Bit = 1 : color 2 in palette.
- V8 to V11: data content of second plane.
- Bit = Ø: transparent pixel (seen on first plane).
- Bit = 1 : color 3 in palette.
- V12 to V15: data content of first plane (2) colors).

The 4 video data words are serialized in accordance with the principle of bit map 16.

G – GESTION DES COULEURS (IW10)

La fonction principale de ce circuit, est de générer les 3 composantes primaires vidéo (RVB), plus 1 bit de marquage destiné à assurer la transparence à l'incrustation vidéo.

Chaque composante est codée sur 4 bits (registres 4 bits). Une composante peut donc prendre 16 états logiques différents.

G - COLOR HANDLING (IW10)

The main function of this circuit is to generate the three primary video components (RVB) plus one mark bit to provide transparence for video implaying.

Each component is encoded over four bits (four-bit registers). A component can therefore asssume 16 different logical statuses.

two

nts a two one efore

ge) :

two first

two

sed bit

our

hird

ond

irst

(2 Of-

ate lus deo

oits ore

Trois convertisseurs numérique-analogique déterminent un potentiel proportionnel au mot programmé dans ces registres. Le potentiel de chaque composante primaire est ainsi variable sur 16 niveaux de tension.

Three digital/analog convertors fix a potential as a function of the word programmed in these registers. The potential of each primary component can therefore vary between 16 voltage leveis.




Fig. 11

En sortie RVB nous disposerons donc de 163 configuration possibles, soit 4096 couleurs possibles.

Le Gate Palette intègre une RAM de 16 mots de 13 bits: 1 mot = 3 registres de 4 bits + 1 bit de marquage.

Chaque mot est programmable (PALETTE X, Y. Z) et définit une couleur.

Une adresse présente sur le bus adresses couleurs place en sortie RVB M, un des 16 mots correspondant à cette adresse. Le décodeur 4 → 16 réalise cette fonction.

L'instruction d'attribution de couleur (PALETTE X, Y, Z) met en œuvre une routine de traitement dont les principales phases sont les suivantes:

- Sélection du registre d'adresse du Gate Palette (A7DA).
- Ecriture dans le registre d'adresse de l'argument X (0 à 15), permettant d'adresser 1 parmi les 16 mots de 13 bits.
- Sélection du registre couleur (A7DB).
- Ecriture dans le registre couleur adressé de l'argument Y (O à 4096), attribution d'une couleur parmi les 4096 (12 bits) et de l'argument Z (0 ou 1) bit de marquage.

Cette phase nécessite 2 opérations d'écriture.

H - GESTION DU CLAVIER «PIA 6821 (IW07) »

Les 58 touches du clavier sont réparties dans une matrice de 8 lignes (XØ à X7) / 8 colonnes (YØ à Y7).

Les 8 lignes sont balayées par un niveau Ø. PB1-PB3, du PIA (IWO7) commandant ce balayage via le décodeur lignes (IWO9).

Les 8 colonnes sont forcées à 1 par 8 résistances de pull-up. Elles sont lues séquentiellement sur PB7, via le multiplexeur colonnes (IWO8) commandé par PB4-PB6.

There are thus 163 configurations possible at the RVB output, namely 4096 different colors.

The Gate palette integrate a RAM of 16 13-bit words, where: 1 word = 3 registers of 4 bits + mark bit. Each word is programmable (PALETTE X, Y, Z) and sets a color.

An address present on the color address bus places one of the 16 words, corresponding to this address at the output RVBM. Decoder 4-16 performs this finction.

The color assignment instruction (PALETTE X, Y,Z) utilises a processing routine of which the main phases are as follows:

- Gate palette address register selected (A7DA).
- Argument X written in the address register (0 to 15) allowing 1 out of 16 13-bit words to be addressed.
- The color register is selected (A7DB).
- Argument Y is written in the addressed color register (0 to 4096). 1 color out of 4096 and argument **Z** (0 or 1 - mark bit) is assigned.

This phase requires two write operations.

H - KEYBOARD HANDLING «PIA 6821 (IW07) »

The 58 keys are spread over an 8-line (XØ to X7)/8 column (YØ to Y7) matrix. The 8 lines are scanned by a level Ø.PB1-PB3, on the PIA (IW07) which controls the scanning via the lines decoder (IW09).

The 8 columns are forced at 1 by 8 pull-up resistors. They are read in sequence on PB7, via the columns multiplexer (IWO8) controlled by **PB4-PB6**.

× 100 000

ential these impooftage Une touche enfoncée correspond à un shunt ligne-colonne.

Le microprocesseur fait le test touche enfoncée par une iecture de PB7 :

- PB7 = 1 : pas de touche enfoncée.
- PB7 = Ø: touche enfoncée (prise en compte du code de la ligne à Ø et de la colonne lue, soit: PB1-PB3 / PB4-PB6 « code touche »).

A key held down corresponds to a line-column shunt.

The microprocessor carries out the key held down test by reading **PB7**:

- PB7 = 1 : no key held down.
- PB7 = Ø: key held down (code for the line at Ø and the column read taken into account: PB1-PB3/PB4-PB6 « key code »).

TABLES DE VÉRITÉ / TRUH TABLES

DÉCODAGE LIGNE / LINE DECODING [(IW09) 74LS156]

	ITRÉI NPU1		SORTIES OUTPUT								
Cx	Вx	A _x	Х,	X ₆	X ₅	Χ₄	X ₃	X2	Х,	Χo	
0	0	0	1	1	1	1	1	1	1	0	
0	0	1	1	1	1	1	1	1	0	1	
0	1	0	1	1	1	1	. 1	0	1	1	
0	1	1	1	1	1	1	0	1	1	1	
1	0	0	1	1	1	0	1	1	1	1	
1	0	1	1	1	•0	1	1	1	1	1	
1	1	0	1	0	1	1	1	1	1	1	
1	1	1	0	1	1	1	1	1	1	1	

MULTIPLEXAGE COLONNE / COLUMN MULTIPLEXING [(IW08) 74LS151]

	ITRÉI NPU		SORTIES OUTPUT
Су	Ву	Aγ	Υ
0	0	0	Υ,
0	0	1	Y ₆
0	1	0	Y ₅
O	1	1	Y ₄
1	0	0	Y ₃
1	0	1	Y ₂
1	1	0	Υ1
1	1	1	Y ₀

le at lors.

3-bit oits + nable

s bus ng to coder

TE X,
th the

ter (0 rds to


color 6 and ed.

6821

XØ to 3 lines ne PIA ria the

pull-up n **PB7**, ntr**o**lled

1 - CHRONOGRAMMES - TIMING DIAGRAM



VIII – INTERFACE NANORESEAU® NANORESEAU® INTERFACE

A - GÉNÉRALITÉS

Le NANORESEAU® permet de grouper jusqu'à 31 MO5 NR autour d'un ordinateur plus puissant appelé tête de réseau. La liaison entre ces différents éléments est réalisé par un bus constitué de deux paires de fils torsadés et blindés pour transmettre les données et une horloge 500 kHz.

Chaque poste est numéroté (de 1 à 31 en binaire par 5 contacteurs : **SW03**) afin de pouvoir être adressé individuellement. La tête de réseau porte le numéro Ø.

Le NANORESEAU® permet l'échange d'information, fichier, programmes etc entre les différents postes et la tête de réseau. Les postes peuvent aussi accéder aux périphériques (imprimante, lecteur de disquette, vidéo disque etc) gérés par la tête de réseau.

Le signal horloge est généré et transmis par le poste (ou la tête) qui émet: il n'y a pas un générateur unique pour l'ensemble du réseau.

B - ANALYSE DU SCHÉMA

La PROW IW21 réalise le décodage d'adresse. En entrée elle reçoit les adresses A3 à A1Ø. Les signaux A11 et AXXX présents au niveau bas sur les entrées CE1 et CE2 valident IW21. Les sorties 01, 02, 03 sélectionnent respectivement les boîtiers IW20, IW24, IW19.

A - GENERAL

The NANORESEAU® makes it possible to group up to 31 MO5 NRs around a more powerful computer called the network head. The link-up between these different elements is achieved through a bus made up of 2 pairs of armoured, twisted wires for data transmission, and a 500 kHz clock.

Each station is numbered (from 1 to 31 in binary through 5 contactors: **SW03**), so that it can be addressed individually. The network head is number \emptyset .

The NANORESEAU® enables the exchange of data, files, programs, etc. between the different stations and the network head. The stations can also access peripherals (printer, disk drive, videodisk, etc.) handled by the network head.

The clock signal is generated and sent by the station (or head) which is transmitting: there is no single generator for the overall network.

B - ANALYSIS OF THE DIAGRAM

The RROM IW21 carries out address decoding. At input it receives the addresses A3 to A1Ø. Signals A11 and AXXX, present on the low level on inputs CE1 and CE2, validate IW21. Outputs O1, O2 and O3 respectively select packages IW20, IW24 and IW19.

TABLE DE VÉRITÉ DE IW 21 IW 21 TRUTH TABLE

Entrée	So	rties -	Outp	uts	Boîtier sélectionné		
Input	04	03	02	01	Package selected		
00 à F7	1	1	1	ø	IW 20		
F8 - F9	1	1	1	1			
FA	1	ø	1	1	IW 19		
FB	1	1	ø	1	IW 24		
FC à FF	1	1	1	1			

Le décodage correspondant est donc :
AØØØ à A7BF: IW20 EPROM Réseau
A7DØ à A7D7: IW19 Contrôleur HDLC
A7D8 à A7DF: IW24 Etape tampon (Buffer)
Il est à noter que le gate array mode page ne
délivre pas le signal AXXX pour les adresses

A7DA à A7DF qui sont réservées pour d'autres fonction. En conséquence IW24 ne pourra être adressé que par A7D8-A7D9.

IW20 est une mémoire EPROM de 8k qui contient le logiciel de gestion du réseau. Celuici n'occupe en réalité qu'un peu moins de 2k et peut être adressé de AØØØ à A7BF

The corresponding decoding is therefore: AØØØ to A7BF: IW20 EPROM network. A7DØ toA7D7: IW19 HDLC Control unit. A7D8 to A7DF: IW24 Buffer stage.

It should be noted that the gate array mode page does not deliver the signal AXXX for addresses A7DA to A7DF, which are reserved for other functions. Consequently 1W24 can only be addressed by A7D8-A7D9.

IW20 is an 8K EPROM memory containing the network handling software. This in fact only occupies a little less than 2K and can be addressed from AØØØ to A7BF.

Les commutateurs 2 à 6 de SWO3 permettent la numérotation du poste en binaire. Ils sont reliés au bus de données (DØ à D4) à travers l'étage tampon IW24. IW24 est validé pour les adresses A7D8-A7D9.

Le commutateur 1 de SWO3 doit être positionné sur ON pour le fonctionnnement en NANORESEAU® IW21). (validation de Lorsqu'il est sur OFF il autorise le fonctionnement avec un lecteur de disquette autonome.

Les circuits IW25 et IW26 sont des transmetteurs différentiels bi-directionnels. IW25 est utilisé pour la transmission du signal d'horloge, IW26 pour les données. Ils sont positionnés en sortie par RTS (synchronisé sur E par IW22). CTS positionne IW26 en entrée lorsque une horloge de réception est présente.

The SW03 switches 2 to 6 allow the station to be numbered in binary form. They are connected to the data bus (DØ to D4) through the buffer stage IW24. IW24 is validated for addresses A7D8-A7D9.

The SW03 switch 1 must be switched ON for the NANORESEAU® to operate (validation of IW21). When it is OFF, it authorizes operation with an autonomous disk drive.

The IW25 and IW26 circuits are differential both-way transmitters. IW25 is used for the transmission of the clock signal, and IW26 for the data. They are positionned at output by RTS (synchronized on E by IW22). CTS positions IW26 at input when a reception clock is present.

TABLES DE FONCTIONNEMENT OPERATING TABLES

en émission at transmission

Entrée	Valid.	Sorties Outputs		
Input D	DE	Α	8	
1	1	1	ø	
ø	1	ø	1	
х	ø	Z	Z	

en réception at reception

Entrée Input Dif. A — B	Valid. RE	Sortie Output R
V > 0,2 V	φ	1
- 0,2 < V < 0,2	1 :	? •
V < - 0,2 V X) () 1	2
	<u></u>	<u> </u>




Fig. 13

X: Indifferent

to re

d.

is

οf

n,

n-

it

rk

of

≥nt

ns

ve,

he is:

ing.

1Ø.

low ali-03

and

ode adi for only

the

only be ?: Indéterminé - Undetermined

Z : Haute impédance - High impedance

IW23 est un double monostable « retriggerable » dont une partie génère le signal CTS (Clear to Send) lorsque l'horloge de réception est présente. La transition positive de CTS est mémorisée dans le contrôleur IW19 et procure une inhibition du bit 6 du registre d'état SR1 et de IRQ qui lui est associé. CTS valide le transmetteur IW26 en réception. IW23 a aussi pour rôle de créer une interruption IRQ, par l'intermédiaire de T18, lorsque l'horloge de transmission TXC n'est plus présente et qu'il n'y a plus de données reçues RXD.

IW23 is a double monostable retriggerable of wich one part generates the CTS signal when the reception clock is present. The positive transition of CTS is memorized in the IW19 control unit and leads to an inhibition of bit 6 on the SR1 status register, and IRQ which is associated with it. CTS validates the IW26 transmitter at reception. IW23 also creates an IRQ interruption, via T18, when the TXC transmission clock is no longer present and no data RXD is received.




Table de fonctionnement Operating table

Entre	ées - Inp	Sorties - Outputs			
clear	Α	В	Q	ā	
ø	×	×	ø	1	
×	1	×	ø	1	
×	X	ø	Ø	1	
1	ø	1			
1	, 	1			
↑	ø	1			

ecouf-

the by k is

լ. 13

of: hen tive /19 it 6 n is

ad-

ı to

tial for osi-

/26

an

ıns-

lata

for of tion 1W22 est une double bascule JK. Une des d'émission, l'horloge bascules aénère TXC = 500 kHz, à partir du signal E = 1 MHz. La 2º bascule est utilisée pour synchroniser le signal RTS (Request To send), issu du contrôleur IW19, sur l'horloge E. Ce signal positionne en sortie les transmetteurs IW25 et IW26.

C - LE CONTRÔLEUR EF 6854 (IW19)

Le contrôleur EF 6854 réalise la fonction complexe d'interface entre le microprocesseur et le réseau de communication.

A l'émission, les données DØ à D7 sont sérialisés vers le réseau. A la réception les données sont traitée de facon inverse.

1 - Constitution d'une trame.

Chaque trame débute et se termine par un délimiteur de trame, chaque trame étant considérée comme un tout.

1W22 is a JK double flip-flop. One of the flipgenerates the transmission TXC = 500 KHz, from the signal E = 1 MHz. The second flip-flop is used to synchronize the RTS signal from the IW19 control unit., on clock E. This signal positions transmitters IW25 and IW26 at output.

C - THE EF6854 (IW19) CONTROL UNIT

The EF6854 control unit has the complex task of interfacing between the microprocessor and the communication network. When transmitted, the DØ to D7 data are serialized and inserted in a characteristic frame before being sent towards the network. On reception the data are processed in the reverse manner.

1 – Constitution of a frame.

Because each frame is considered as an entity. it is started and finished by a frame delimiter.

Ó111111Ó	ZONE	ZONE DE	ZONE DE DONNÉES	SÉQUENCE DE	Ø111111Ø
DÉLIMITEUR	D'ADRESSE	COMMANDE	(FACULTATIVE)	CONTR. TRAME	DÉLIMITEUR
DELIMITER	ADRESS ZONE	CONTROL ZONE	DATA ZONE (options)	FRAME CONTR. SEQUENCE	DELIMITER

a) Délimiteurs de trame :

Ce sont deux octets qui marquent le début et la fin d'une trame. Ils servent de référence pour le positionnement des différentes zones de la trame. Deux trames successives peuvent être séparées par un seul délimiteur si le bit **bØ** de CR4 est au niveau bas.

b) Zone d'adresse

Elle permet d'identifier le destinataire de la trame transmise. La zone d'adresse peut être constituée d'un seul octet ou, dans le cas de l'adressage étendu, d'un nombre entier d'octets.

En adressage étendu, le premier bit de chaque octet est mis a 0 pour indiquer que l'octet suivant est encore un octet d'adresse ou à 1 si l'octet transmis est le dernier de la zone d'adresse.

c) Zone de commande

Cette zone est utilisée pour transmettre des ordres au destinataire ou en recevoir la réponse. La longueur de cette zone peut être portée à deux octets par la mise à 1 du bit b1 de CR3.

d) Zone de données

La présence de cette zone est facultative dans la constitution d'une trame. Elle contient les informations à transmettre et peut être constituée d'un nombre indéfini de bits.

a) Frame delimiters:

These are two bytes which mark the beginning and end of a frame. They serve as a reference for the positioning of the different zones of the frame. Two successive frames can be separated by a single delimiter if the CR4 bØ bit is at the low level.

b) Address zone

This makes is possible to identify the addressee of the transmitted frame. The address zone can comprise a single byte, or, in the case of extended addressing, of an entire number of bytes.

In extended adressing, the first bit of each byte is put at Ø so as to indicate that the next byte is still an address byte, or at 1 if the transmitted byte is the last one in the address zone.

c) Control zone

This zone is used to transit orders to the addressee or to receive the reply. The length of this zone can be increased to two bytes by putting the CR3 b1 bit at 1.

d) Data zone

When constituting a frame the presence of this zone is optional. It contains information to be transmitted and can comprise an indefinite number of bits.

e) Séquence de contrôle de trame. (FCS)

Les 16 bits précédant le délimiteur de fin de trame constituent la séquence de contrôle. Elle est calculée à partir des k bits de la trame transmise (zone d'adresse, zone de commande et zone de données). Elle permet à la réception de détecter les éventuelles erreurs de transmission.

Remarque: à l'émission le contenu de la trame est examiné et un Ø est inséré automatiquement entre chaque séquence de 5 bits positionnés à 1. Ceci afin que le récepteur puisse faire la différence entre le contenu de la trame et des signaux tels que ceux signalant une procédure d'abandon (8 bits consécutifs à 1) ou un état de repos (au moins 15 bits consécutifs à 1).

2 - Les registres du contrôleur EF 6854

Le contrôleur **EF 6854** comporte 8 registres accessibles par le bus de données. Cinq de ces registres sont à écriture seule, les trois autres à lecture seule. Le tableau ci-dessous indique leur mode de sélection.

e) Frame control sequence (FCS)

The 16 bits which precede the frame end delimiter constitute the control sequence. It is calculated from the k bits of the transmitted frame (address zone, control zone and data zone). It enables possible errors to be detected on reception.

N. B. at transmission the content of the frame is examined and a Ø is automatically inserted between each 5 bit sequence positioned at 1. This allows the receiver to distinguish between the frame content and other signals such as those indicating an abandon procedure (8 consecutive bits at 1) or a state of rest (at least 15 consecutive bits at 1).

2 - The EF 6854 control unit's registers

The **EF 6954** control unit contains 8 registers accessible through the data bus. Five of these registers are at write only, and the other three at read only. The table below shows their selection mode.

					_
R/W	A 1 RS 1	A Ø (RS Ø)	BIT Ø de CR 1	REGISTRE SÉLECTIONNÉ REGISTER SELECTED	
ø	ø	ø	×	REGISTRE DE CONTRÔLE CR 1 CONTROL REGISTER CR 1	
ø	ø	1	ø	REGISTRE DE CONTRÔLE CR 2 CONTROL REGISTER CR 2	
ø	ø	1	1	REGISTRE DE CONTRÔLE CR 3 CONTROL REGISTER CR 3	RITE
ø	1	1	1	REGISTRE DE CONTRÔLE CR 4 CONTROL REGISTER CR 4	RE - W
ø	1	ø	×	REGISTRE FIFO ÉMISSION (trame continue) FIFO REGISTER TRANSMISSION (continuous frame)	ÉCRITURE - WRITE
ø	1	1	ø	REGISTRE FIFO ÉMISSION (trame terminée) FIFO REGISTER TRANSMISSION (frame ended)	
1	ø	ø	×	REGISTRE D'ÉTAT SR 1 STATUS REGISTER SR 1	EAD
1	4	1	×	REGISTRE D'ÉTAT SR 2 STATUS REGISTER SR 2	LECTURE - READ
1	1	×	×	REGISTRE FIFO RÉCEPTION FIFO REGISTER RECEPTION	LECT

3 – Les Entrées/Sorties du contrôleur EF 6854

DØ-D7: Liaison au bus de données.

TXC: Entrée du signal d'horloge 500 kHz utilisé pour la transmission (signal crée par IW22 à partir de E). 3 - The EF 6854 control unit's inputs/outputs

DØ-D7: Link to data bus.

TXC: Input of the 500 kHz clock signal used for transmission (signal created by IW22 from E).

TXD: Sortie des données séries à envoyer vers le réseau.

RXD: Entrée des données en provenance du réseau.

RXC: Entrée de l'horloge de réception en provenance du réseau.

E: Entrée du signal d'horloge 1 MHz.

CS: Entrée de sélection du boîtier crée par le décodage d'adresse dans IW21.

AØ-A1: Entrées des lignes d'adresses utilisées pour la sélection des registres internes.

R/W: Entrée de la commande lecture/écriture. IRO: Sortie du signal de demande d'interruption à destination du microprocesseur.

RESET: Entrée de réinitialisation.

RST (Request To Send): Sortie d'un signal qui après synchronisation avec E est utilisé pour positionner en sortie les transmetteurs IW25 et IW26: demande d'émis-

CTS (Clear To Send): Entrée du signal crée dans IW23 quand une horloge de réception est présente : inhibition de l'émetteur.

LOC/DTR (Loop On line Control/Data Terminal Ready): Sortie du signal autorisant la génération de l'horloge d'émission par IW22.

TXD: Output of series data to send to the network.

£ 8 1

RXD: Input of data from the network.

RXC: Input of reception clock from the network.

E: Input of the 1 MHz clock signal.

CS: Input of the package selection created by the address decoder in IW21.

AØ-A1: Inputs of the address lines used for the selection of the internal registers.

R/W: Input of the read/write control.

IRQ: Output of the interruption request signal for the microprocessor.

RESET: Reinitialization input.

RST: (Request to send: Output of a signal which, after synchronization with E, is used to position transmitters IW25 and IW26 at output: transmission request.

CTS (Clear to send): Input of the signal created in IW23 when a reception clock is present: the transmitter is inhibited.

LOC/DTR (Loop On Line Control Data Terminal Ready): Output of the signal authorizing the generation of the transmission clock by IW22.




Fig. 15

IX - ALIMENTATION - POWER SUPPLY

A - GÉNÉRALITÉS

Le MO5 NR peut être alimenté soit par la tension continue 21 V disponible sur son moniteur spécifique (référence MC 9J-936) soit par la tension 18 V fournie par un bloc d'alimentation standard.

L'alimentation du MO5 NR délivre :

- Une tension + 12 V dont la stabilité est assurée par le régulateur série IW03.
- une tension + 5 V obtenue à partir d'un circuit intégré L 4962 (IW04) qui remplit les fonctions suivantes :
 - modulation de largeur d'impulsion.
 - découpage de puissance.
 - limitation de courant.

B - FONCTIONNEMENT DU MODULATEUR DE LARGEUR D'IMPULSION (IW04)

Une fraction de la tension de sortie est comparée à une référence interne de + 5 V. La différence obtenue est amplifiée puis comparée à la tension en dent de scie de l'oscillateur.

A - GENERAL

The MO5 NR can either be powered by 21 V DC voltage available on its special monitor (reference MC 9J-936), or by 18 V voltage provided by a standard power supply block.

The MO5 NR power supply delivers:

- + 12 V voltage whose stability is guaranteed by an IW03 series regulator.
- -+ 5 V voltage obtained from an L4962 (1W04) integrated circuit fulfilling the following functions:
 - · pulse width modulation.
 - power chopping.
 - current limitation.

B - PULSE WIDTH MODULATOR OPERA-TION (IWO4)

A fraction of the output voltage is compared with an internal reference of +5 V. The differential obtained is amplified and then compared with the voltage of the oscillator.




Fig. 16

AE : Ampli d' Erreur - Error Ampli

CLI: Comparateur Largeur Impulsion - pulse width comparator





Fig. 17

Le résultat de la comparaison, amplifié, agit sur le temps de conduction t du transistor de découpage K et ainsi permet la régulation de la tension de sortie. When amplified, the result of the comparison governs the conduction time t of the breakdown transistor **K**, thus regulating the output voltage.

C – SCHÉMA SYNOPTIQUE INTERNE DE IW 04 IW 04 INTERNAL BLOCK DIAGRAM



C Comparateur Comparator

CTM | Comp. Temps Mort Dead time comp.

CLI Comp. largeur Impulsion Pulse width comparator

AE Ampli Erreur Error ampli

Fig. 18

ERA-

21 V onitor onitor

nteed

4962

follo-

pared diffepared

ge

D - ANALYSE DU SCHÉMA

LO2, DO2 et C10 sont les éléments classiques utilisés sur ce type d'alimentation. Leur rôle peut être défini comme suit :

- Phase 1 : le transistor de découpage K (interne au circuit IW04) est saturé. La tension présente sur la broche 2 du circuit intégré alimente la charge à travers L02 qui emmagasine de l'énergie. C10 se charge. D02 est polarisé en sens inverse.
- Phase 2: le transistor de découpage K est bloqué. LO2 restitue l'énergie emmagasinée, sous la forme d'un courant de même sens que dans la phase 1. Il alimente la charge et se referme à travers la diode DO2. La tension de sortie aux bornes de la charge est proportionnelle au rapport t/T (voir figure 17).

La cellule R01-C06 fixe la fréquence de l'oscillateur donc la fréquence du découpage.

La valeur de C07 détermine, à la mise sous tension, le temps d'établissement de la tension de sortie sur la broche 2 du circuit intégré. Ce temps est lié à la durée de charge du condensateur.

D'autre part, un niveau Ø sur la broche 15 met l'alimentation en relaxation (tension de sortie nulle); un niveau 1 autorise une tension de sortie maximum. En agissant sur la tension appliquée à la broche 15, il est donc possible de limiter le courant de sortie.

D - ANALYSIS OF THE DIAGRAM

LO2, DO2 and C10 are the classic elements used on this type of power supply. Their role can be defined as follows:

- Phase 1: the chopping transistor K (inside the IW04 circuit) is saturated. The voltage present on pin 2 of the integrated circuit supplies the charge through L02, which stores the energy. C10 is charged. D02 is polarized in the opposite direction.
- Phase 2: the chopping transistor K is blocked. LO2 restores the stored energy in the form of a current in the same direction as in phase 1. It supplies the charge and shuts off again across the DO2 diode. The output voltage at the charge ends is proportional to the t/T ratio (see figure 17).

The R01-R06 cell fixes the frequency of the oscillator and therefore the chopping frequency. When switched on at the mains, the value of Co7 fixes the time for establishing the output voltage on pin 2 of the integrated circuit. This time is connected to the length of the capacitor charge.

Furthermore, a level \emptyset on pin 15 puts the power supply on relaxation (zero output voltage); a level 1 authorizes a maximum output voltage. By acting on the voltage applied to pin 15, it is therefore possible to limit the output current.

La compensation R02-C08 agit sur le gain de boucle de l'ampli d'erreur interne au circuit intégré. R03-R04 constituent une boucle de régulation qui réinjecte une fraction de la tension de sortie sur l'entrée négative de l'ampli d'erreur interne au circuit IW04. La valeur de ces résistances a été déterminée en fonction de la tension à obtenir en sortie.

L03-C12 constituent la cellule de filtrage du +5 V. D09-R08 assurent un débit de courant minimum lorsque la charge n'est pas connectée.

E - PROTECTION CONTRE LES SURTENSIONS.

Une surtension sur le + 5 V rend la diode D03 conductrice. Lorsque la tension aux bornes de R07 devient supérieure à la tension de gachette du thyristor D07, celui-ci s'amorce et décharge instantanemment le condensateur C05: le fusible F01 fond. Pour le + 12 V, D06 assure la même fonction que D03 sur le + 5 V.


The RO2-CO8 compensation acts on the loop gain of the error amplifier inside the integrated circuit. RO3-RO4 constitute a regulating loop which reinjects a fration of the output voltage on the negative input of the error amplifier inside circuit IWO4. The value of these resistances has been fixed in accordance with the voltage to be obtained at output.

L03-C12 constitute the +5 V filtering cell. D09-R08 guarantee a minimum current when the charge is not connected.

E - PROTECTION AGAINST OVERVOLTA-GES

An overvoltage on the +5 V makes the D03 diode into a conductor. When the voltage at the R07 terminals exceeds the trigger voltage of the D07 thyristor, the latter starts up and immediately discharges the C05 capacitor: the F01 fuse melts. For the +12 V, D06 guarantees the same operation as D03 on the +5 V.

X - CIRCUIT IMPRIMÉ - CIRCUIT BOARD



X/1 CIRCUIT IMPRIME CIRCUIT BOARD

utell. en


or-

euhe

A-

at ge nd

ia-



X/2-

CIRCUIT IMPRIMÉ CIRCUIT BOARD

XI - LISTE DES PIÈCES DÉTACHÉES - PARTS LIST

A) ELECTRONIQUE ELECTRONIC PARTS

CODE - CODICE CODIGO	DESIGNATION - DESCRIPTION BEZEICHNUNG - DESIGNAZIONE - DESIGNACION	REPERE - ITEM POS - RIF - REP
796 TX 1082	PLATINE PRINCIPALE (HPOP5NRDS) EQUIPEE	
276 TX 2521	MAIN P.C.BOARD (HPOP5NROS),CPL. CIRCUIT INTEGRE 27256 IWO1/M05NR)	IW01
276 TX 2522	INTEGRATED CIRCUIT 27256(IWO1/MOSNR) CIRCUIT INTEGRATED CIRCUIT 27256(IWO2/MOSNR)	rwn2
276 FX 0171	INTEGRATEO CIACUIT 27256(IW02/M05NR) CIACUIT INTEGRE SEC281ZEC OU MC7812CT INTEGRATEO CIACUIT SEC281ZEC DR MC7812CT	IW03
276 TX 2274	CIACUIT INTEGRE 14962	FW04
276 TX 1088	CIRCUIT INTEGRE MC14050BCP INTEGRATED CIRCUIT MC14050BCP	IW05
276 TX 1052	CIRCUIT INTEGRE MC6821P OU EF6821P INTEGRATED CIRCUIT MC6821P OR EF6821P	IW05-07
276 TX 1496	CIRCUIT INTEGRE SN74LS151N INTEGRATED CIRCUIT SN74ES151N	1 W 08
276 TX 1489	CIACUIT INTEGRE SN74LS156N INTEGRATED CIACUIT SN74LS156N	P(PWI)
276 TX 1988	CIRCUIT INTEGRE EF9369P INTEGRATED CIRCUIT EF9369P	IW10
276 TX 1077	CIRCUIT INTEGRE SN74LS245N INTEGRATED CIRCUIT SN74LS245N	RW11
276 1X 2273	CIRCUIT INTEGRE TMS4464-15NL INTEGRATED CIRCUIT TMS4464-15NL	FW12→15
276 TX 1969	CIRCUIT INTEGRE SN74HCO4N INTEGRATED CIRCUIT SN74HCO4N	IW16
276 TX 1577	CIRCUIT INTEGRE MC6809EP OU EF6809EP INTEGRATED CIRCUIT MC6809EP OR EF6809EP	rW/17
276 TX 2238	CIRCUIT INTEGRE CF74021 (TEXAS) INTEGRATED CIRCUIT CF74021 TEXAS	RV18
276 TX 2768	CIRCUIT INTEGRE EFG202A (EFCIS) INTEGRATED CIRCUIT EFG202A (EFCIS)	IW18
276 1X 2523	CIRCUIT INTEGRE EF6854P INTEGRATED CIRCUIT EF6854P	IW19
276 TX 2614	CIRCUIT INTEGRE 2764(IW20/M05NR) INTEGRATED CIRCUIT 2764(IW20/M05NR)	IWZD
276 FX 2628	CIRCUIT INTEGRE N82S129AN-R INTEGRATED CIRCUIT N82S129AN-R	IW21
276 FX 2641	CIRCUIT INTEGRE SN74LS109AN INTEGRATED CIRCUIT SN74LS109AN	1W22
276 TX 1070	CIACUIT INTEGRE SN74LS123N INTEGRATED CIRCUIT SN74LS123N	1W23 1W24
276 TX 1141	CIRCUIT INTEGRE SN74LS367A INTEGRATED CIRCUIT SN74LS367A	
276 IX 2616	CIRCUIT INTEGRE SN75176P INTEGRATED CIRCUIT SN75176P	IW25 26 LSW03
102 1X 7771	COMMUTATEUR (OL) DU SWITCH	
207 IX 0618 240 IX 0170	CONDENSATEUR CHIMIDUE 6800µF 25V ELECTROLYTIC CAPACITOR 6800µF 25V CONDENSATEUR CHIMIDUE 470µF 16V	CW10-12
	ELECTROLYTIC CAPACITOR 470µF 16V	BW06
102 TX 4123	CONNECTEUR FEMELLE 2X15 VOIES CARTOUCHE DE PROGRAMME 2X15-PATH SOCKET CONNECTOR CARTRIDGE	544.00
102 TX 6187	CONNECTEUR MALE 9 BROCHES SUB-D9) MANET- TES/SOURIS)	BW08-09
102 TX 6186	9-PIN CONNECTOR (SUB-09) (JOYSTICKS MOUSE) CONNECTEUR FEMELLE 8 VOIES CEAVIER)	BW11-12
102 FX 6190	8-PATH SOCKET CONNECTOR (KEYBOARD) CONTACTEUR (INITIALISATION) SWITCH (RESET)	SW01
102 FX 7640	CONTACTEUR MARCHE/ARRET) SWITCH ON/OFF)	SW02
273 TX 0025	DIDDE 1N4001 DIDDE 1N4001	ומשם
273 TX 1493	DIDDE BYW98-100 DIDDE BYW98-100	DW02
273 TX 0186	DIODE BZX83C6V2 DIODE BZX83C6V2	DW03

CODE CODICE	DESIGNATION - DESCRIPTION BEZEICHNUNG - DESIGNAZIONE - DESIGNACION	REPERE - ITEM POS - RIF - REP
273 TX 0200	0100E 1N4148 0800E 1N4148	DW04 05 08- 10→13
273 fx 3649	DIODE BZX85C27V DIODE BZX85C27V	DW06
273 TX 1383	DIODE LEO ROUGE COY40L OU TLUR5400 MARCHE/AR- RET 1	DW69
	TED, REO COYAOL OR TLURS400 (ON/OFF)	
101 TX 2245	FUSIBLE VERRE BOOMA TEMPORISE TIME-LAG GLASS FUSE BOOMA	FW01
196 TX 7444	PLATINE PRISE EXTENSION EQUIPEE BOARD, EXTENSION SOCKET, CPL	9W01
102 TX 1005	PRISE DIN 5 BROCHES INSERABLE (RESEAU/LECTEUR DE PROGRAMME) 5-PIN DIN SOCKET I NETWORK/RECORDER (BW03-D4-D7
102 1X 4120	PRISE DIN 5 BROCHES INSERABLE (CRAYON OPTIBUE) 5 PIN DIN SDCKET (LIGHT PEN)	8W05
102 TX 0995	PRISE JACK ALIMENTATION D.C.JACK	8W10
102 TX 1006	OUARTZ 16MHz Crystal 16MHz	0W02
102 TX 4438	SELF CHOXE	EWD2
102_TX 0844	SELF CHOKE	LWD3
102 TX 7196	SELF CHDKE	LW10
101 1X 2147	SUPPORT CIRCUIT INTEGRE 2X14 VOIES 2X14-PATH IC SOCKET	
116 TX 0007	SUPPORT FUSIBLE FUSE HOLDER	
270 TX 1772	1HYRISTOR TYP512 THYRISTOR TYP512	DW07
270 FX 0648	TRANSISTUR 805478 TRANSISTUR 805478	TW01 03-05→08 10-11-13 15→18 27-23
270 TX 0649	TRANSISTOR BC557B TRANSISTOR BC557B	TW02-04-09- 12-14-24

B) EQUIPEMENT-PRESENTATION EQUIPMENT-OUTER PARTS

EQUIPEMENT EQUIPMENT

CODE - CODICE CODIGO	DESIGNATION - DESCRIPTION BEZEICHNUNG - DESIGNAZIONE - DESIGNACION
847 TX 0503	CORDON PERITELEVISION EQUIPE PERI-TV CABLE CPL.
102 TX 3841	PIED CADUTCHOUC RUBBER FOOT

PRESENTATION OUTER PARTS

CODE - CODICE CODIGO	DESIGNATION - DESCRIPTION BEZEICHNUNG - DESIGNAZIONE - DESIGNACION
512 TX 0813	CLAVIER MECANIQUE AZERTY MECHANICAL KEYBOARD (AZERTY)
705 TX 1098	CDFFRET INFERIEUR LOWER CABINET
705 TX 1099	COFFRET SUPERIEUR EQUIPE MOSE/NR UPPER CABINET CPL (MOSE/NR)
152 TX 4368	ENJOLIVEUR CARACTERES ACCENTUES CHARACTER TRIM PLATE
102 TX 1027	PROTECTEUR PLASTIQUE SORTIE BUS) PLASTIC COVER (BUS OUTPUT
166 TX 3278	TOUCHE NOIRE INITIALISATION MARCHE/ARBET BUTTON,BLACK RESET-ON/OFF
614 TX 4775	VOLET PLASTIQUE (TRAPPE CARTOUCHE DE PROGRAMME) PLASTIC FLAP (PROGRAM CARTRIDGE)

C) ACCESSOIRES ACCESSORIES

CODE - CODICE CODIGO	DESIGNATION - DESCRIPTION BEZEICHNUNG - DESIGNAZIONE - DESIGNACION
102 1X 7629	BOITYER MULTI-PRISES MULTIPLE-PLUG ADAPTOR
824 TX 0150	CORDON DIN/DIN 5 BROCHES (NR.) 5-PIN DIN/DIN CABLE
824 TX 0151	COHODN JACK/JACK JACK/JACK CABLE
925 TX 0500	CRAYON OPTIOUT (HIP5002S) COMPLET LIGHT PEN (HLP5002S), EPL