


单bit


慢到快


信号一定会被采集到，核心为确保采样精度




快到慢

信号可能会漏采样，核心为如何延长信号长度 ack的拉高？是依据什么？






慢时钟域中采集到的数据为延迟一拍和两拍的时候的数据的异或。




多bit

握手协议



异步FIFO




异步FIFO主要由五部分组成：RAM、写控制端、读控制端、两个时钟同步端

1. 双端口RAM：此处为伪双端口RAM进行数据存储与读出，有两组数据线、地址线、时钟线。
2. 写控制端：写指针与满信号产生器，用于判断是否可以写入数据，写操作时，写使能有效且FIFO未滿。
3. 读控制端：读指针与空信号产生器，用于判断是否可以读取数据，读操作时，读使能有效且FIFO未空。
4. 两个时钟同步端：读指针同步到写指针域进行“写满”判断，写指针同步到读指针域进行“读空”判断。

异步fifo，由快到慢

先写后读



同时读写

Signal	Value	Time (ns)	Value
wr_ptr[10:0]	007	0	007
rd_ptr[10:0]	007	0	007
fifo_empty	1	0	007
wr_addr[9:0]	007	0	007
rd_addr[9:0]	007	0	007

Name	Value	
wr_rst_n	1	
wr_en	1	
wr_data[31:0]	60	95 4 9
rd_clk	0	
rd_rst_n	1	
rd_en	0	
rd_data[31:0]	0	0 73 20 58 71 51 4
fifo_full	1	
DATA_DEPTH[31:0]	00000400	00000400
DATA_WIDTH[31:0]	00000020	00000020
PTR_WIDTH[31:0]	0000000a	0000000a
wr_ptr[10:0]	10000000000	01111111101 01111111110 01111111111
rd_ptr_r1[10:0]	00000000000	00000000000
rd_ptr[10:0]	00000000000	00000000000
wr_ptr_r1[10:0]	1023	1021 1022 1023
fifo_empty	0	
wr_addr[9:0]	0	1021 1022 1023
rd_addr[9:0]	0	0 1 2 3 4 5 6