# eMMC 接口设计方案

**V1.0** 

## 目 录

1	主要	厚功能		9
2	eMl	MC 接口总	总体结构	10
3	硬件	‡接口		11
	3.1	接口信	言号	11
	3.2	芯片引	脚说明	14
4	DW	C_mobile	e_storage_core	16
	4.1	基本机	Π构	16
	4.2	基本コ	工作原理	17
5	时钟	中生成模块	<del>.</del>	19
	5.1	概述		19
	5.2	复位组	吉束后状态	20
	5.3	时钟均	刀换流程	20
	5.4	时钟生	上成模块的实现	21
		5.4.1	异步交接	21
		5.4.2	状态机	22
		5.4.3	时钟分频实现	22
6	IOR	寄存器		23
	6.1	寄存都	B编址	23
	6.2	寄存器	<b>署定义</b>	25
		6.2.1	CTRL	25
		6.2.2	PWREN	27
		6.2.3	CLKDIV	28
		6.2.4	CLKSRC	28
		6.2.5	CLKENA	29
		6.2.6	TMOUT	29
		6.2.7	CTYPE	30
		6.2.8	BLKSIZE	30
		6.2.9	BYTCNT	31

6.2.10	INTMASK	31
6.2.11	CMDARG	32
6.2.12	CMD	32
6.2.13	RESP0	35
6.2.14	RESP1	35
6.2.15	RESP2	35
6.2.16	RESP3	36
6.2.17	MINTSTS	36
6.2.18	RINTSTS	36
6.2.19	STATUS	37
6.2.20	FIFOTH	39
6.2.21	CDETECT	39
6.2.22	WRTPRT	40
6.2.23	GPIO	40
6.2.24	TCBCNT	40
6.2.25	TBBCNT	41
6.2.26	DEBNCE	41
6.2.27	USRID	41
6.2.28	VERID	42
6.2.29	HCON	42
6.2.30	UHS_REG	43
6.2.31	RST_n	44
6.2.32	BMOD	44
6.2.33	PLDMND	45
6.2.34	DBADDR	45
6.2.35	IDSTS	45
6.2.36	IDINTEN	47
6.2.37	DSCADDR	48
6.2.38	BUFADDR	48
6.2.39	CardThrCtl	48

		6.2.40	Back_end_power	.9
		6.2.41	UHS_REG_EXT	.9
		6.2.42	EMMC_DDR_REG	0
		6.2.43	ENABLE_SHIFT5	0
7	软件	井流程	5	2
	7.1	对软件	牛的约束5	2
	7.2	时钟分	分频器的设置5	2
	7.3	时钟词	<u> </u>	3
	7.4	初始化	k过程5	3
	7.5	设置数	数据总线的宽度5	6
		7.5.1	SD 卡和 SDIO(有 Memory)	6
		7.5.2	SDIO (无 Memory)	6
	7.6	模式均	刃换5	6
		7.6.1	SD 卡和 SDIO(有 Memory)	6
		7.6.2	SDIO (无 Memory)	7
	7.7	设置	BlockLength 和 BlockCount5	7
		7.7.1	SD 卡和 SDIO(有 Memory)	7
		7.7.2	SDIO (无 Memory)	7
	7.8	非数抗	居传输命令的发送5	7
	7.9	数据付	专输命令的发送5	8
		7.9.1	Card Read Threshold	60
		7.9.2	错误处理6	i0
	7.10	) Stop i	命令	51
		7.10.1	SD 卡和 SDIO(有 Memory)	51
		7.10.2	SDIO (无 Memory)	51
	7.11	DMA	引擎6	51
		7.11.1	描述符	52
		7.11.2	DMA 初始化流程	54
		7.11.3	DMA 读操作流程	54
		7.11.4	DMA 写操作流程	55

	7.11.5	Stop 命令处理	66	
	7.11.6	AHB 总线错误处理	66	
	7.12 DDR	流程	66	
8	附录 1:参数	文配置	67	

## 冬

图 2-1 eMMC 接口结构示意图	10
图 3-1 引脚 CMD 与 DAT 通过三态 Buffer 与 IP 内部接口信号相连	15
图 4-1DWC_mobile_storage_core 结构示意图	16
图 4-2 命令格式	17
图 4-3 响应格式之一	18
图 5-1 时钟控制模块状态机	22
图 7-1DMA 描述符一双缓冲方式	62
图 7-2DMA 描述符一链表方式	62

## 表

表 3-1 eMMC 接口部件的接口11
表 3-2 eMMC 接口引脚信号14
表 5-1 eMMC 时钟列表19
表 6-1 内部寄存器编址23
表 6-2CTRL 定义
表 6-3 PWREN 定义
表 6-4 CLKDIV 定义
表 6-5 CLKSRC 定义
表 6-6CLKENA 定义29
表 6-7TMOUT 定义29
表 6-8CTYPE 定义30
表 6-9BLKSIZE 定义30
表 6-10BYTCNT 定义31
表 6-11 INTMASK 定义31
表 6-12CMDARG 定义32
表 6-13CMD 定义
表 6-14RESPO 定义
表 6-15RESP1 定义35
表 6-16RESP2 定义
表 6-17RESP3 定义36
表 6-18MINTSTS 定义36
表 6-19RINISTS 定义36
表 6-20STATUS 定义
表 6-21FIFOTH 定义39
表 6-22CDETECT 定义39
表 6-23WRTPRT 定义40
表 6-24GPI0 定义40
表 6-25TCBCNT 定义

表 6-26TBBCNT 定义41
表 6-27DEBNCE 定义41
表 6-28USRID 定义41
表 6-29VERID 定义42
表 6-30HCON 定义42
表 6-31UHS_REG 定义43
表 6-32RST_n 定义44
表 6-33BMOD 定义44
表 6-34PLDMND 定义45
表 6-35DBADDR 定义45
表 6-36 IDSTS
表 6-37 IDINTEN 定义47
表 6-38DSCADDR 定义48
表 6-39BUFADDR 定义48
表 6-40CardThrCt1 定义
表 6-41Back_end_power 定义49
表 6-42UHS_REG_EXT 定义
表 6-43EMMC_DDR_REG 定义50
表 6-44ENABLE_SHIFT 定义50
表 7-1DES0 结构62
表 7-2DES1 结构63
表 7-3DES2 结构63
表 7-4DES3 结构64
表 8-1 eMMC IP 参数定义67

### 1 主要功能

eMMC 接口可用于连接 SD (eSD)、SDIO (eSDIO)、CE-ATA、MMC、eMMC。所有的数据交换都由 Host 端的 eMMC 控制器发起。eMMC 接口具有如下特点:

- 接口支持 SD3.01 标准, SDIO3.01 标准, CE-ATA1.1 标准, MMC4.4.1 标准, eMMC4.5.1 标准;
- 支持 SDR 标准传输模式 (最高传输率 25MB/s)、SDR 高速传输模式 (最高传输率 50MB/s) 与 DDR 高速传输模式 (最高传输率 100MB/s);
- 与 MMC (eMMC) 的读写数据位宽可配置为 1bit/4bit/8bit; 与 SD/SDIO 的读写数据位宽可配置为 1bit/4bit;
- 集成 DMA 引擎。

### 2 eMMC 接口总体结构




图 2-1 eMMC 接口结构示意图

其中 Clk\_CTRL 用于时钟生成和相位控制。

## 3 硬件接口

### 3.1 接口信号

表 3-1 eMMC 接口部件的接口

信号名	位宽	来源	说明			
时钟复位信号						
clk_2x	1	输入	外部输入的高频时钟			
CIK_ZX	1	和りて	注意: 要求 clk_2x 分频产生的时钟<=10*clk			
clk	1	输入	AHB 时钟;			
			系统复位信号,低有效,与时钟 clk 同步。			
reset_n	1	输入	注意:复位时,以频率较低者为准,至少保持两			
			个 clk_2x 分频后的时钟或 clk 时钟周期有效。			
		AHB S	Slave 接口信号			
hsel	1	输入	Slave 选择信号			
hready 1 输入 AHB		AHB 数据总线准备好(输入)				
haddr	[31:0]	输入	地址。			
hwrite	1	输入	AHB 读写选择信号。			
htrans	[1:0]	输入	传输类型。(IDLE/BUSY/NONSEQ/SEQ)			
		输入	传输大小。 <b>只支持 1B/2B/4B 三种类型</b>			
hsize	[2:0]		• 000—8bits			
lisize	[2.0]		• 001—16bits			
			• 010—32bits			
hburst	[2:0]	输入	突发类型。( <b>无意义</b> )			
hwdata	[31:0]	输入	AHB 写数据			
hready_resp	1	输出	AHB 数据总线准备好(输出)			
hresp	[1:0]	输出	响应类型。注意:只会产生 OKAY 响应。			
hrdata	[31:0]	输出	AHB 读数据			

AHB Master 接口(内部 DMA)					
m_hreq	nreq 1 输出 AHB 总线请求信号。				
m_hgrant	1	输入	总线授权信号。 为 1 表示当前 Master 获得总线的最高优先级。当 m_hgrant 和 m_hready 同时为 1 时,当前 Master 才真正获得总线的使用权。		
m_haddr	[31:0]	输出	传输地址		
m_htrans	[1:0]	输出	AHB 传输类型。支持以下类型:  ● 00—IDLE  ● 10—NONSEQ  ● 11—SEQ		
m_hwrite	1	输出	指示 AHB 读/写传输		
m_hsize	[2:0]	输出	传输大小。一定给出 3'b010(表示 32bit)		
m_hburst	[2:0]	输出	<ul> <li>突发类型。</li> <li>000—SINGLE</li> <li>001—INCR</li> <li>010—WRAP4 (不会出现)</li> <li>011—INCR4</li> <li>100—WRAP8 (不会出现)</li> <li>101—INCR8</li> <li>110—WRAP16 (不会出现)</li> <li>111—INCR16</li> </ul>		
m_hwdata	[31:0]	输出	写数据		
m_hready	1	输入	传输完成指示信号。		
m_hresp	[1:0]	输入	传输回答类型。  ● 00 — OKAY,表示传输被正常处理,当  m_hready 同时有效时,表示该传输成功结  束;  ● 01—ERROR,表示发生传输错误;		

			● 10—RETRY,传输无法立即完成,Master 需	
			要重试;	
			11—SPLIT,传输过程被 Slave 分离,Master 需要	
			重试。	
m hrdata	[63:0]	输入	读数据。	
		<u> </u>	  断相关信号	
int	1	输出	中断	
		与 Ca	ard 相关信号	
cclk_out	[1:0]	输出	内部时钟分频器产生,Card 时钟	
ccmd_in	[1:0]	输入	Card 命令(根据时钟 cclk_in_sample 采样)	
ccmd_out	[1:0]	输出	Card 命令(根据时钟 cclk_in_drv 输出)	
ccmd_out_en	[1:0]	输出	Card 命令使能位(根据时钟 cclk_in_drv 输出)	
cdata_in	[15:0]	输入	Card 数据	
cdata_out	[15:0]	输出	Card 数据	
cdata_out_en	[15:0]	输出	Card 数据使能位	
card_detect_n	[1:0]	输入	Card detect 信号,0表示 Card 存在。	
card_write_prt	[1:0]	输入	Card 写保护信号,1表示对应的 Card 写保护有效	
and married on	[1,0]	输出	Card 的电源选择信号;	
card_power_en	[1:0]		0-power off, 1-power on o	
card_volt_a	[3:0]	输出	电压适配器 A 的选择信号	
card_volt_b	[3:0]	输出	电压适配器 B 的选择信号	
ccmd_od_pullup_en_n	1	输出	命令通路 open-drain/pull-up 使能位	
			SD3.0 中,外置电压适配器的电压选择信号;	
biu_volt_reg	[1:0]	输出	0-3.3v/1-1.8v;	
			对应寄存器 UHS[1:0]: VOLT_REG	
card_int_n [1:		输入	Card 中断信号,仅对 eSDIO 有含义。	
			Corresponds to MMC_VOLT_REG. nd is used	
back_end_power	power [1:0] 4		incombination with biu_volt_reg port to decode the	
			requiredvoltage.	

rst_n	[1:0]	输出	硬件复位信号,低有效。
biu_volt_reg_1_2	1	输出	Back-end power supply for embedded device.

### 3.2 芯片引脚说明

表 3-2 eMMC 接口引脚信号

信号名称	位宽	Ю	描述	引脚类型*
CLK	1* NUM_CARD_BUS	输出	时钟信号	
RST	1* NUM_CARD_BUS	输出	复位信号, 低有效	
CMD	1* NUM_CARD_BUS	双向	命令/响应通道	
DAT	8* NUM_CARD_BUS	双向	输入输出数据	
card_detect_n	1* NUM_CARD_BUS	输入		
card_write_prt	1* NUM_CARD_BUS	输入		
od_pullup_en_n	1	输出		
card_volt_a	4	输出		
card_volt_b	4	输出		
card_power_en	1* NUM_CARD_BUS	输出		
biu_volt_reg	1* NUM_CARD_BUS	输出	SD3.0	
biu_volt_reg_1_2	1* NUM_CARD_BUS	输出	eMMC4.5	
rst_n	1* NUM_CARD_BUS	输出	eMMC4.4	
card_int_n	1* NUM_CARD_BUS	输入	SDIO3.0	
back_end_power	1* NUM_CARD_BUS	输出	SDIO3.0	

引脚 CMD 与 DAT 都通过三态 Buffer 与 IP 例化时的内部接口信号相连。它们之间的互连关系如下图所示。




图 3-1 引脚 CMD 与 DAT 通过三态 Buffer 与 IP 内部接口信号相连

### 4 DWC\_mobile\_storage\_core

#### 4.1 基本机构

下图给出了 DWC\_mobile\_storage\_core 的基本结构。各模块具体功能如下:




图 4-1DWC\_mobile\_storage\_core 结构示意图

- BIU (Bus Interface Unit): AHB Slave/Master 接口,工作在 AHB 时钟域。具体包括如下模块:
  - Host Interface Unit: AHB Slave 接口; AHB-Slave 接口不支持 Split、Retry 以及产生 AHB 错误响应:
  - Register File: 软件可见的寄存器;
  - 内置 DMA 引擎:单引擎单通道,基于描述符的机制;
  - 中断控制部件;
  - FIFO 控制器; FIFO 宽度为 32 位, 深度为 128 条目;
  - 上拉电阻控制
- CIU(Card Interface Unit): 与 SD/SDIO 的接口部分,工作频率可配置为外部高频时钟的 2/4/6/8 分频。CIU 具体包括如下模块:

- 命令通路控制模块
- 数据通路控制模块
- 输入采样寄存器
- 输出保持寄存器
- 时钟控制:分频控制输出给 SD/SDIO 的时钟

IP 的配置参数请见附录 1。

### 4.2 基本工作原理

总线操作由命令、数据块和响应组成。总线操作一般都包含命令和响应,涉及到数据传输的操作带有数据块。使用 DWC\_mobile\_storage\_core 的基本流程如下:

● 软件通过写寄存器 CMD 与寄存器 CMDARG 告诉 DWC\_mobile\_storage\_core 需要 发送给 SD/SDIO 的具体命令信息, DWC\_mobile\_storage\_core 会自动将寄存器 CMD 与寄存器 CMDARG 中的信息转化为引脚 CMD 上的串行报文发给 SD/SDIO; 下图 给出了寄存器 CMD 到命令报文的转换示意;




图 4-2 命令格式

- 如果涉及到数据传输
  - 在非 DMA 模式下,软件可往/从 DWC\_mobile\_storage\_core 中的 FIFO 中写入/ 读出要传输的数据(FIFO 映射为寄存器空间),当软件启动发送/接收命令时, DWC\_mobile\_storage\_core 会自动将传输的数据从 FIFO 中读出/写入,通过引脚 DAT0-DAT3 发送给 SD/SDIO 或者从 SD/SDIO 处接收;
  - 在 DMA 模式下,当软件启动发送/接收命令时,DWC\_mobile\_ storage\_core 内

置的 DMA 引擎会从/往主存中读出/写入要传输的数据并写入/读出到 FIFO 中,同时 CIU 部分会自动将传输的数据从 FIFO 中读出/写入,通过引脚 DAT0-DAT3 发送给 SD/SDIO 或者从 SD/SDIO 处接收;

● SD/SDIO 返回响应,DWC\_mobile\_storage\_core 会自动解析响应,并将响应中有用信息保存入寄存器 RESP0~3 待软件查询;下图给出了一种响应报文到寄存器 RESP0 转换的示意。




图 4-3 响应格式之一

### 5 时钟生成模块

#### 5.1 概述

DWC\_mobile\_storage\_core 需要如下表所示的 5 个时钟。

表 5-1 eMMC 时钟列表

Clock Name	Input/Output	Edge Used Within DWC_mobile_storage
clk	Input	Rising edge
cclk_in	Input	Rising and falling edges
cclk_in_drv	Input	Rising and falling edges
cclk_in_sample	Input	Rising and falling edges
cclk_out	Output	-

- clk 为 AHB 总线工作时钟, DWC\_mobile\_storage\_core 中的 BIU(BUS Interface Unit) 以及相关配置寄存器工作在该时钟域;
- cclk\_in 为 DWC\_mobile\_storage\_core 中 CIU(CARD Interface Unit)的工作时钟; 可由 clk\_2x 分频得到,分频数可以为 2、4、6、8;
- cclk\_in\_drv 为 DWC\_mobile\_storage\_core 中 CMD/DATA 引脚的输出驱动时钟;可以配置 cclk\_in\_drv 相对 cclk\_in 的相位偏移;相位偏移的最小粒度为 1 个 clk\_2x 的周期。
- cclk\_in\_sample 为 DWC\_mobile\_storage\_core 中 CMD/DATA 引脚的输入采样时钟;可以配置 cclk\_in\_sample 相对 cclk\_in 的相位偏移;相位偏移的最小粒度为 1 个 clk\_2x 的周期。
- cclk\_out 作为 DWC\_mobile\_storage\_core 中 CLK 引脚的输出。cclk\_out 可以是 cclk\_in 的同频时钟或者是 cclk\_in 的分频时钟。在 DWC\_mobile\_storage\_core 的内部实现 对 cclk\_in 的分频。cclk\_out 相对于 cclk\_in 的偏移=cclk\_out 的分频选择门控延迟+IP 内线延迟+Pad 延迟。

其中,cclk\_in\_drv、cclk\_in\_sample 与时钟 cclk\_in 的同频同源,但需要独立产生相对 cclk in 不同相位的偏移,并支持软件选择相位偏移。

#### 5.2 复位结束后状态

UHS\_REG\_EXT[31:30]复位值设为 0, GPIO[8]复位值设为 0, 即默认时钟关闭,分频数为 2。

复位结束后,时钟生成模块将按照 clk\_2x 的 2 分频产生 cclk\_in、cclk\_in\_drv、cclk\_in\_sample, 且所有时钟相位偏移为 0。2 个 cclk\_in 时钟周期产生后,DWC\_mobile\_storage\_core 的 CIU 部分的复位撤销。

### 5.3 时钟切换流程

这里时钟切换是指 cclk\_in 的工作频率选择以及 cclk\_in\_drv、cclk\_in\_sample 与时钟 cclk\_in 之间的相位偏移选择。需要软件利用 DWC\_mobile\_storage\_core 的寄存器 GPIO 以及寄存器 UHS REG EXT 实现时钟切换。

当 CIU 部分已经工作,需要切换 cclk\_in 的工作频率或者 cclk\_in\_drv、cclk\_in\_sample 的相位偏移时,需要做如下配置:

- 美闭发送给 card 的时钟
  - 软件通过读寄存器 status[data busy]为零来确保接口不处于数据传输状态;
  - 软件写寄存器 CLKENA[1:0]为 0 (用于关闭发送给 card 的时钟), 然后写寄存器 CMD[start\_cmd]为 1, CMD[update\_clock\_registers\_only]为 1 (仅用于更新 CIU 部分的时钟控制信息),并且 CMD[wait\_previous\_data\_complete]为 1, 然后反复读寄存器 CMD, 直至寄存器 CMD[start cmd]被硬件清 0。
- 关闭 CIU 的工作时钟
  - 软件写寄存器 GPIO[8]为 0;
  - 时钟生成模块通过打三拍挤脉冲的方式,获知需要关闭时钟,则在各个时钟下降沿分别关闭 cclk\_in、cclk\_in\_drv与 cclk\_in\_sample。在此期间,电平信号 CLK READY 仍旧为 1;
  - 所有时钟关闭完成后,时钟生成模块将电平信号 CLK\_READY 置 0; CLK\_READY 会异步交接保存入寄存器 GPIO[0],软件可查询寄存器 GPIO[0]直至为 0 时,表示原有时钟已经完全关闭;
- 软件将新的 cclk in 的工作频率选择信息以及 cclk in drv、cclk in sample 的相

位偏移选择信息写入寄存器 UHS REG EXT; 然后软件将寄存器 GPIO[8]置为 1;

- 寄存器 UHS REG EXT 信息会异步交接到时钟生成模块;
- 时钟生成模块开始生成时钟 cclk\_in、cclk\_in\_drv、cclk\_in\_sample,同时将电平信号 CLK READY 置 1;
- CLK\_READY 会异步交接保存入寄存器 GPIO[0], 软件需要查询寄存器 GPIO[0]直至 为 1,表示 CIU 部分可以开始工作。

### 5.4 时钟生成模块的实现

模块工作频率: clk 2x;

输入: CLK ENABLE (GPIO[8])、UHS REG EXT、clk 2x、rst n;

输出: cclk\_in、cclk\_in\_drv、cclk\_in\_sample、CLK\_READY。

### 5.4.1 异步交接

- CLK\_ENABLE: 时钟生成模块用 clk\_2x 打三拍挤脉冲表示时钟使能或者关闭。当时钟使能有效时,将 UHS\_REG\_EXT 信息保存至模块内部寄存器,并开始分频产生时钟; 当时钟关闭有效时,则在各个时钟下降沿逐步关闭 cclk\_in、cclk\_in\_drv、cclk\_in\_sample;
- CLK\_READY: 为电平信号。当时钟 cclk\_in、cclk\_in\_drv 与 cclk\_in\_sample 开始 产生时,CLK\_READY 置为 1; 当所有时钟都彻底关闭时,将 CLK\_READY 置为 0。 DWC\_mobile\_storage\_core 会将该信号打 2 拍后保存入寄存器 GPIO[0]。

### 5.4.2 状态机




图 5-1 时钟控制模块状态机

- 每个时钟必须在下降沿发生以后才关闭(保证时钟的高电平宽度不受影响);
- cclk\_in、cclk\_in\_drv、cclk\_in\_sample 的时钟均为触发器输出。

### 5.4.3 时钟分频实现

- 采用计数器实现时钟 clk\_2x 的 2、4、6、8 分频作为 cclk\_in;
- 将分频后的时钟信号 cclk\_in 用时钟 clk\_2x 拍拍寄存实现用于相位的偏移。

### 6 IOR 寄存器

IOR 寄存器作为软硬件接口,对 IP 的操作流程和底层驱动而言至关重要。

### 6.1 寄存器编址

- 所有寄存器逻辑上都是32位,按字节编址。
- FIFO 空间也编入寄存器地址。

表 6-1 内部寄存器编址

	寄存器名	地址	宽度	描述
	CTRL	0x00	32	控制寄存器
	PWREN	0x04	32	电源使能寄存器
	CLKDIV	0x08	32	   时钟分频寄存器
	CLKSRC	0x0c	32	   时钟源寄存器
	CLKENA	0x10	32	时钟使能寄存器
	TMOUT	0x14	32	超时寄存器
	СТҮРЕ	0x18	32	存储卡类型寄存器
内	BLKSIZ	0x1c	32	块大小寄存器
部	BYTCNT	0x20	32	字节计数寄存器
寄	INTMASK	0x24	32	中断屏蔽寄存器
存器	CMDARG	0x28	32	命令参数寄存器
拍聲	CMD	0x2c	32	命令寄存器
	RESP0	0x30	32	响应寄存器 0
	RESP1	0x34	32	响应寄存器 1
	RESP2	0x38	32	响应寄存器 2
	RESP3	0x3c	32	响应寄存器 3
	MINTSTS	0x40	32	屏蔽中断状态寄存器
	RINTSTS	0x44	32	中断向量寄存器

STATUS	1				
CDETECT		STATUS	0x48	32	状态寄存器
WRTPRT		FIFOTH	0x4c	32	FIFO 临界值
GPIO		CDETECT	0x50	32	存储卡检测寄存器
TCBCNT		WRTPRT	0x54	32	写保护寄存器
TBBCNT		GPIO	0x58	32	通用 IO 寄存器
DEBNCE		TCBCNT	0x5c	32	CIU 传输字节计数寄存器
USRID		TBBCNT	0x60	32	BIU 传输字节计数寄存器
VERID		DEBNCE	0x64	32	存储卡边界检测寄存器
HCON		USRID	0x68	32	用户 ID 寄存器
UHS_REG		VERID	0x6c	32	synonsys 版本寄存器
RST_n		HCON	0x70	32	硬件配置寄存器
BMOD		UHS_REG	0x74	32	UHS-1 寄存器
PLDMND		RST_n	0x78	32	硬件复位寄存器
DBADDR		BMOD	0x80	32	总线模式寄存器
IDSTS		PLDMND	0x84	32	Poll Demand Register
IDINTEN 0x90 32 IDMAC 内部中断寄存器 DSCADDR 0x94 32 当前描述符地址寄存器  BUFADDR 0x98 32 当前数据缓冲地址寄存器  相关寄存 器 0x9C~ OxFF — —  CardThrCt1 0x100 32 存储卡读边界寄存器  Back_end_power 0x104 16 Back-end Power  UHS_REG_EXT 0x108 32 eMMC 4.5 1.2V register  EMMC_DDR_REG 0x10C 32 register		DBADDR	0x88	32	描述符基地址寄存器
DSCADDR 0x94 32 当前描述符地址寄存器 BUFADDR 0x98 32 当前数据缓冲地址寄存器 相关寄存器 Reserved 0x9C~ — — CardThrCt1 0x100 32 存储卡读边界寄存器 Back_end_power 0x104 16 Back-end Power UHS_REG_EXT 0x108 32 eMMC 4.5 1.2V register  EMMC_DDR_REG 0x10C 32 register		IDSTS	0x8C	32	IDMAC 状态寄存器
IDMAC     BUFADDR     0x98     32     当前数据缓冲地址寄存器       相关寄存器     0x9C~     —     —       CardThrCtl     0x100     32     存储卡读边界寄存器       Back_end_power     0x104     16     Back-end Power       UHS_REG_EXT     0x108     32     eMMC 4.5 1.2V register       EMMC_DDR_REG     0x10C     32     register		IDINTEN	0x90	32	IDMAC 内部中断寄存器
Reserved		DSCADDR	0x94	32	当前描述符地址寄存器
器	IDMAC	BUFADDR	0x98	32	当前数据缓冲地址寄存器
器 OxFF  CardThrCtl Ox100 32 存储卡读边界寄存器  Back_end_power Ox104 16 Back-end Power  UHS_REG_EXT Ox108 32 eMMC 4.5 1.2V register  EMMC_DDR_REG Ox10C 32 register	相关寄存	Roserved	0x9C~		_
Back_end_power	器	Reserved	0xFF		
UHS_REG_EXT  Ox108  32  eMMC 4.5 1.2V register  eMMC DDR START bit detection control register  register		CardThrCt1	0x100	32	存储卡读边界寄存器
EMMC_DDR_REG 0x10C 32 eMMC DDR START bit detection control register		Back_end_power	0x104	16	Back-end Power
EMMC_DDR_REG 0x10C 32 register		UHS_REG_EXT	0x108	32	eMMC 4.5 1.2V register
register		FMMC DDR RFG	0x10C	32	eMMC DDR START bit detection control
ENABLE_SHIFT 0x110 32 Phase shift control register		ENIMC_DDK_KEG	OXIOC	02	register
		ENABLE_SHIFT	0x110	32	Phase shift control register

数据			
FIFO	DATA	>= 0x200	
部分			

### 6.2 寄存器定义

### **6.2.1 CTRL**

索引地址: 0x00

控制寄存器。

表 6-2CTRL 定义

名称	范围	类型	描述
Reserved	[31:26]	_	_
			只有使用IDMAC时该位才有意义。
use_internal_dmac	25	RW, 1' h0	● 0—使用Slave接口进行数据传输
			● 1─使用IDMAC进行数据传输
			open-drain开关;
			● 0—美闭
enable_OD_pullup	24	RW, 1' h1	● 1一打开
			当打开open-drain模式时,命令总线的
			输出总是0或者高阻态。
Cond voltage h	[23:20]	RW,4' hO	电压适配端口B的设置;
Card_voltage_b			输出到端口card_volt_b。
Card_voltage_a	[19:16]	RW,4' h0	电压适配端口A的设置;
card_vortage_a			输出到端口card_volt_a。
Reserved	[15:12]	_	_
soata davias intervent			CE_ATA设备的中断使能位;
ceata_device_interrupt_	11	RW, 1' h0	● 0—中断使能关闭
status			● 1—中断使能打开

			为 1 表 示 在 发 送 CCSD ( Command
			Completion Stop Disable)命令后,
			自动发送一个STOP命令。
send_auto_stop_ccsd	10	RW, 1' h0	注意: ①该位的设置应该与send_ccsd
			位的设置同步;②发送CCSD之后,
			DWC_mobile_storage会自动清除该位。
			为1表示自动向CE_ATA设备发送CCSD命
			令。
			注意: ①当等待CCS命令超时时,且
			CE_ATA设备允许中断,软件置该位为1;
			② 发 送 CCSD 命 令 之 后 ,
			DWC_mobile_storage自动清除该位;③
send_ccsd	9	RW, 1' h0	如果Command Done中断没有被屏蔽,那
			么发送完CCSD命令之后,
			DWC_mobile_storage会自动设置中断
			寄存器RINTSTS中的CD位; ③当置该位
			为1时,需要两拍的时间发送命令CCSD,
			因此有可能发生如下情况: 在向设备发
			送CCSD期间,设备产生CCS信号。
			中止读数据。在读数据期间,发送中止
abort_read_data	8	RW, 1' h0	命令后,复位读数据状态机。当状态机
			进入IDLE时,清除该位。
			自动发送IRQ响应,并跳出状态—wait
			for interrupt state.
			为了等待来自MMC的中断请求,主机发
send_irq_response	7	RW, 1' h0	送CMD40后,DWC_mobile_storage状态
			机进入相应的状态(waiting for
			interrupt state)。当处于上述状态时,
			如果置该位为1,DWC_mobile_storage

			会跳出该状态,返回对应响应并进入
			IDLE状态。
read_wait	6	RW, 1' h0	为1表示插入read wait状态
June and In	5	RW, 1' h0	只有使用外置DMA接口时才有意义。
dma_enable	Э	KW, I NO	表示是否使用DMA模式。
int_enable	4	RW, 1' h0	总的中断使能位
Reserved	3		—
luc second	2	DW 12 1.0	IDMAC复位信号,两个AHB时钟周期之后
dma_reset	Δ	RW, 1'h0	自动清零。
fife maget	1	RW, 1' hO	复位数据FIFO(通过复位指针完成)。
fifo_reset			复位完成后改为自动清零。
		RW,1' h0	DWC_mobile_storage控制逻辑的复位
			信号,两个AHB时钟周期+两个cclk_in
			时钟周期之后自动清零。
controller reset	0		注意:被复位的逻辑包括BIU/CIU接口、
controller_leset	0		CIU及相关状态机、控制寄存器部分位
			( abort_read_data ,
			send_irq_response、read_wait)、命
			令寄存器的部分位(start_cmd)

### **6.2.2 PWREN**

索引地址: 0x04

电源开关寄存器。

表 6-3 PWREN 定义

名称	范围	类型	描述
Reserved	[31:30]	_	
power_enable	[29: 0]	RW, 30' h0	1表示电源打开。对应的输出端口为
power_enable	[23. 0]	INW, OU IIU	card_power_en。

	bit[0]对应card 0;
	bit[1]对应card 1;

### **6.2.3 CLKDIV**

索引地址: 0x08

时钟分频寄存器。

表 6-4 CLKDIV 定义

名称	范围	类型	描述
clk_divider3	[31:24]	RW, 8' h0	无意义
clk_divider2	[23:16]	RW, 8' h0	无意义
clk_divider1	[15: 8]	RW, 8' h0	时钟分频器1的分频数,2*clk_divider1。
clk_divider0	[ 7: 0]	RW, 8' h0	时钟分频器0的分频数,2*clk_divider0。

### **6.2.4 CLKSRC**

索引地址: 0x0c。

时钟源寄存器。

表 6-5 CLKSRC 定义

名称	范围	类型	描述
clk_source	[31: 0]	RW, 32' h	<ul> <li>bit[1:0]表示Card0的时钟由哪个分频器产生,时钟并通过cclk[0]输出到card0;</li> <li>bit[3:2]表示Card1的时钟由哪个分频器产生,时钟并通过cclk[1]输出到card1;</li> <li>bit[31:30]表示Card15的时钟由哪个分频器产生,时钟并通过cclk[15]输出到card15。</li> </ul>

### **6.2.5 CLKENA**

索引地址: 0x10。

时钟使能寄存器。

表 6-6CLKENA 定义

名称	范围	类型	描述
		RW, 16'h0	表示是否允许相应的Card进入低功耗模式。
11 1	[01 16]		对于SD和MMC Card,当相应Card进入IDLE时,
cclk_low_power	_power [31:16]		可以关闭相应时钟;对于SDIO Card,如果需要
			检测中断,则可以不关闭时钟。
clk_enable	[15: 0]	RW, 16' h0	对应16个card的时钟使能位;

### **6.2.6 TMOUT**

索引地址: 0x14。

超时寄存器。

表 6-7TMOUT 定义

名称	范围	类型	描述
			读存储卡数据超时值,也可以用于主机返回数据
			超时。
	[31:	RW, Oxfffff	注意:①当存储卡时钟停止后开始计时,超过
data_timeout	8]	f	data_timeout个cclk_out个时钟周期后视为超
	0]		时,②软件的超时器以100ms为单位,如果使用
			软件超时器,需要屏蔽掉存储卡读数据引起的超
			时中断。
response timeou			响应超时值。
t t	[7:0]	RW, 0x40	经过response_timeout个clk_out周期后仍然没
			有返回,则认为响应超时。

### **6.2.7 CTYPE**

索引地址: 0x18。

存储卡模式寄存器。

表 6-8CTYPE 定义

名称	范围	类型	描述
			指示存储卡是否是8bit模式
			● Bit[31]为1表示Card15是8bit模式,为0表示
			Card15不是8bit模式;
			● Bit[30]为1表示Card14是8bit模式,为0表示
oond width	[31:16]	RW, 16'h	Card14不是8bit模式;
card_width	[31:10]	0	•
			● Bit[16]为1表示Card0是8bit模式,为0表示
			CardO不是8bit模式;
			注意:如果某个存储卡是8bit模式,则对应表示
			其是1bit/4bit的位将失去意义。
			指示存储卡是1bit模式还是4bit模式。
			● Bit[15]为1表示Card15是4bit模式,为0表示
			Card15是1bit模式;
1 1.1	[15 0]	RW, 16' h	● Bit[14]为1表示Card14是4bit模式,为0表示
card_width	[15: 0]	0	Card14是1bit模式;
			•
			● Bit[0]为1表示Card0是4bit模式,为0表示
			CardO是1bit模式;

### **6.2.8 BLKSIZE**

索引地址: 0x1c。

数据块大小寄存器。

表 6-9BLKSIZE 定义

名称	范围	类型	描述
Reserved	[31:16]	_	_
block_size	[15: 0]	RW, 16' h200	数据块大小

### **6.2.9 BYTCNT**

索引地址: 0x20。

字节计数寄存器。

表 6-10BYTCNT 定义

名称	范围	类型	描述
		需要传输的字节数。	
hat a same	[21 0]	DW 21' 1900	注意: ①一定是Block_size的整数倍; ②当
byte_count	te_count [31:0]	RW, 31' h200	byte_count为0时,表示需要传输的字节数不确
			定,Host需要显示的发送stop/abort命令。

### **6.2.10 INTMASK**

索引地址: 0x24。

中断屏蔽寄存器。

表 6-11 INTMASK 定义

名称	范围	类型	描述		
adia int maala	[31:16]	RW, 16位表示相应的16个SDIO卡是否允许中断,1表示	16位表示相应的16个SDI0卡是否允许中断,1表示允		
sdio_int_mask	[31:10]	16' h0	许,0表示禁止。		
			为0表示屏蔽相应中断,为1表示允许相应中断。		
int_mask		DW	● Bit[15]一结束位错误(读)/写数据没有CRC		
	[15: 0]	RW,	校验		
		16' h0	● Bit[14]—自动命令停止(ACD)		
			● Bit[13]—命令开始位错误(SBE)/Busy		

Complete中断 (BCI)
● Bit[12]一寄存器发生锁写错误(HLE)
● Bit[11]—FIFO上溢/下溢 (FRUN)
● Bit[10]—主机返回数据超时(HT0)/电压转换
● Bit[9]—数据读取超时(DRTO)
● Bit[8]—响应超时(RTO)
● Bit[7]—数据CRC校验错(DCRC)
● Bit[6]—响应CRC校验错(RCRC)
● Bit[5]—接收FIFO数据请求(RXDR)
● Bit[4]—发送FIFO数据请求(TXDR)
● Bit[3]—数据传输结束(DTO)
● Bit[2]—命令完成(CD)
● Bit[1]—响应错误(RE)
● Bit[0]—检测到存储卡(CD)

#### **6.2.11 CMDARG**

索引地址: 0x28。

命令参数寄存器。

表 6-12CMDARG 定义

名称	范围	类型	描述
CMDARG	[31:0]	RW, 32' h0	发送给Card的命令参数

#### 6.2.12 CMD

索引地址: 0x2c。

命令寄存器 CMD和命令参数寄存器 CMDARG 记录发向 Card 的信息。通过置寄存器 CMD[31]: start\_cmd 为 1 启动命令传输,硬件负责自动将 start\_cmd 清零,在此之前,不可以对相关寄存器进行写操作,主要包括如下寄存器:CMD、CMDARG、BYTCNT、BLKSIZ、CLKDIV、CLKENA、CLKSRC、TMOUT 及 CTYPE。硬件可以保证在 start\_cmd 为 1 期间无法成功写上述相关寄存器,

同时产生"硬件锁(hardware lock)"错误,并根据中断使能情况决定是否触发相应的中断。 表 6-13CMD 定义

名称	范围	类型	描述
			启动命令标志。软件写该位为1,会指示CIU根据
		RW,	寄存器CMD和寄存器CMDARG发送命令给card。一旦
Start_cmd	[31]	1' h0	命令被CIU接收,硬件会自动将该位清0。
		1 no	在该位为1期间,不能对CMD相关的寄存器进行写
			操作。
RSV	[30]	RSV	RSV
Here held have	[00]	RW,	为1时,命令和数据的发送用clk_in_drive以保证
Use_hold_reg	[29]	1' h0	信号的保持时间
	[00]	RW,	坐体用QM011世层中国进时 法位需再为1
volt_switch	[28]	1' h0	当使用CMD11进行电压调节时,该位需要为1
		DW	Boot模式。
boot_mode	[27]	RW,	0: Mandatory Boot operation;
		1' h0	1: Alternate Boot operation
1. 11 1	[oc]	RW,	
disable_boot	[26]	1' h0	当设置该位时,CIU将会终止当前的boot操作
	[25]	RW,	Europet Poot Ashra-uladas
expect_boot_ack	[20]	1' h0	Expect Boot Acknowledge
	[04]	RW,	只有当boot_mode是Mandatory才设置该位为1。
enable_boot	[24]	1' h0	注意:该位不能和disable_boot同时设置为1
			0: Interrupts are not enabled in CE-ATA device
			(nIEN = 1 inATA control register), or command
000 0000004:1	[nn]	RW,	does not expect CCSfrom device
ccs_expected	_expected [23]	1' h0	1: Interrupts are enabled in CE-ATA device
			(nIEN = 0), and RW_BLK command expects command
			completion signalfrom CE-ATA device
read_ceata_devic	[22]	RW,	O: Host is not performing read access (RW_REG

•	•	1	
е		1' h0	or RW_BLK) towards CE-ATA device
			1: Host is performing read access (RW_REG or
			RW_BLK) towards CE-ATA device
Update_clock_reg	[01]	RW,	为1时表示不发送命令,仅仅用于更新CIU部分的
isters_only	[21]	1' h0	时钟相关信息: CLKDIV、CLKSRC、CLKENA。
	[20:16	RW,	
Card_number	]	5' h0	当前操作的Card Number
		DW	0: 发送命令前不发送初始化序列
Send_initializat	[15]	RW,	1: 发送命令前发送初始化序列(80个周期1)
ion		1' h0	card上电后第一个命令该位必须设置为1
		DW	0: 表示该命令不是stop命令
Stop_abort_cmd	[14]	RW,	1:表示该命令是stop命令,将终止正在进行的传
		1' h0	输
		DW	0: 表示该命令马上被发送,即使前一个命令还没
wait_prvdata_	[13]	RW,	有完成
complete		1' h0	1: 等待前一个命令完成才发送下一个命令
,	[10]	RW,	1. 化松林市区 自动坐坐 4. 4. 4. 4.
send_auto_stop	[12]	1' h0	1: 传输结束后,自动发送stop命令
	[11]	RW,	0: 块式传输
transfer_mode	[11]	1' h0	1: 流式传输
D 1/ :	[10]	RW,	0: 表示读Card
Read/write	[10]	1' h0	1:表示写Card
Data	[0]	RW,	0: 该命令不涉及读写数据传输操作
Data_expected	[9]	1' h0	1: 该命令涉及读写数据传输操作
check_response_c	[8]	RW,	1 丰三電亜計法合人版副的時間出場(CDC特別)
rc	[0]	1' h0	1表示需要对该命令收到的响应进行CRC校验
rognongo longel	[7]	RW,	0: 该命令对应的响应为短响应
response_length	[[	1' h0	1: 该命令对应的响应为长响应
response_expect	[6]	RW,	0: 该命令发送后没有响应接收
	•	•	

		1' h0	1: 该命令发送后有响应接收
Cmd_index	[5:0]	RW,	命令索引号

### 6.2.13 RESP0

索引地址: 0x30。

响应寄存器 RESPO 记录 Card 发送的响应[31:0]。

表 6-14RESPO 定义

名称	范围	类型	描述
DDCDO [01.0	[31:0]	RO, 32' h	记录Card发送的响应[31:0]。短响应只记录在
RESP0	[31.0]	0	REPO中。

#### 6.2.14 RESP1

索引地址: 0x34。

响应寄存器 RESP1 记录 Card 发送的响应[63: 32]。

表 6-15RESP1 定义

名称	范围	类型	描述
RESP1	[21.0]	BO 22210	记录Card发送的长响应[63: 32]
KESP1	[31:0]	RO,32'h0	Auto_stop_cmd的短响应也记录在RESP1

### 6.2.15 RESP2

索引地址: 0x38。

响应寄存器 RESP2 记录 Card 芯片发送的响应[95: 64]。

表 6-16RESP2 定义

名称	范围	类型	描述
RESP2	[31:0]	RO, 32' hO	记录Card芯片发送的长响应[95: 64]

### **6.2.16 RESP3**

索引地址: 0x3c。

响应寄存器 RESP3 记录 Card 发送的响应[127: 96]。

表 6-17RESP3 定义

名称	范围	类型	描述
RESP3	[31:0]	RO, 32' hO	记录Card发送的长响应[127: 96]

#### **6.2.17 MINTSTS**

索引地址: 0x40。

中断状态寄存器,只读,是寄存器 RIINTSTS 与寄存器 INTMASK 按位"与"的结果。

表 6-18MINTSTS 定义

名称	范围	类型	描述
sdio_interrup	[31:16]	RO, 16'h0	对应SDIO卡中断的情况
int_status	[15: 0]	RO, 16' h0	对应各种中断的情况

#### **6.2.18 RINTSTS**

索引地址: 0x44。

中断状态寄存器,表示发生中断的情况,没有看中断屏蔽使能向量。

表 6-19RINISTS 定义

名称	范围	类型	描述
sdio_interrupt	[31:16]	RW,16'h0	Interrupt from SDIO card; one bit for each card.
EBE	[15]	RW,1h0	End-bit error /write no CRC
ACD	[14]	RW,1h0	Auto command done
SBE/BCI	[13]	RW,1h0	Start-bit error/Busy Clear Interrupt
HLE	[12]	RW,1h0	Hardware locked write error
			在硬件对某些寄存器"锁"期间,对相关寄存器

			进行写操作。
FRUN	[11]	RW,1h0	FIFO underrun/overrun error
нто	[10]	RW,1h0	Data starvation-by-host timeout /
пто	[10]	KW,IIIO	Volt_switch_int
DRTO/BDS	[9]	RW,1h0	Data read timeout /Boot Data Start
RTO/BAR	[8]	RW,1h0	Response timeout/Boot Ack Received
DCRD	[7]	RW,1h0	Data CRC error
RCRC	[6]	RW,1h0	Response CRC error
RXDR	[5]	DW 41.0	Receive FIFO data request
KADK	[5]	RW,1h0	注意:在DMA模式下,需要屏蔽该中断。
TXDR	[4]	DW/ 150	Transmit FIFO data request
TADK	[4]	RW,1h0	注意:在DMA模式下,需要屏蔽该中断。
DTO	[3]	RW,1h0	Data transfer over
CD	[2]	RW,1h0	Command done
RE	[1]	RW,1h0	Response error
CDT	[0]	RW,1h0	Card detect

## **6.2.19 STATUS**

索引地址: 0x48。

状态寄存器,只读。

表 6-20STATUS 定义

名称	范围	类型	描述
dma_req	[31]	RO,1'h0	DMA等待响应的状态
dma_ack	[30]	RO,1'h0	DMA收到响应的状态
fifo_count	[29:17]	RO,1'h0	FIFO计数,表示FIFO中有效条目数
response_index	[16:11]	RO,1'h0	上一个命令的索引
data_state_mc_busy	[10]	RO,1'h1	表示数据发送/接收状态机是否忙
data_busy	[9]	RO,cdata_in	信号card_data[0]的取反,表示相应的存储卡

			是否忙。
			0-对应Card不是busy;
			1-表示对应Card是busy。
	[8]	RO,cdata_in	来自信号card_data[3],表示相应的Card是否
			存在。
data_3_status			0-对应card不存在;
			1-对应card存在
			命令状态机。
			● 0—空闲状态
			● 1—发送顺序序列
			● 2—发送命令的开始位
			● 3—发送命令的tx位
			● 4—发送命令的索引位和参数位
			● 5—发送命令的crc校验码
			● 6—发送命令的结束位
			● 7—接收响应的开始位
	[ 7: 4]	RO,4'h0	● 8—接收IRQ响应
command status states			● 9—接收响应的tx位
			● 10—接收响应的索引位
			● 11—接收响应的数据部分
			● 12—接收响应的crc校验码
			● 13—接收响应的结束位
			● 14—等待NCC
			● 15—等待状态
			注意:命令状态机有19个状态,寄存器
			STATUS没有记录以下三个状态: Wait For
			CCS、Send CCSD及Boot Mode。当处于三个
			装填时,STATUS[7:4]为0。
fifo_full	[3]	RO,1'h0	数据FIFO满

fifo_empty	[2]	RO,1'h1	数据FIFO空
fifo_tx_watermark	[1]	RO,1'h1	数据FIFO中发送的数据超过了临界值
fifo_rx_watermark	[0]	RO,1'h0	数据FIFO中接收的数据超过了临界值

## **6.2.20 FIFOTH**

索引地址: 0x4c。

FIFO 临界值寄存器。

#### 表 6-21FIFOTH 定义

名称	范围	类型	描述
Reserved	[31]	_	_
MSIZE	[30:28]	RW, 3'h0	读/写事务包含传输的个数
			当数据从主存发向FIFO时,如果FIFO中的
DV Wmork	[27:16]	RW,FIFO_	数据等于或者大于该值,将会产生一个
RX_Wmark		DEPTH-1	DMA/FIFO请求;如果允许中断的话,还将
			产生中断。
Reserved	[15:12]	_	_
	[11:0]		当数据从FIFO发向Card时,如果FIFO中的数
TV Wmork		RW,12'h0	据等于或者小于该值,将会产生一个
TX_Wmark			DMA/FIFO请求;如果允许中断的话,还将
			产生中断。

# **6.2.21 CDETECT**

索引地址: 0x50。

存储卡检测寄存器,只读。

表 6-22CDETECT 定义

名称	范围		类型	描述
Reserved	[31:30]	_		_
card_detect_n	[29:0]	RO ,	card_detect_n	表示是否检测到相应的Card

inputs	
--------	--

#### **6.2.22 WRTPRT**

索引地址: 0x54。

写保护寄存器。

#### 表 6-23WRTPRT 定义

名称	范围	类型	描述
Reserved	[31:30]	_	_
write_protect	[29:0]	RO, card_write_prt inputs	表示相应的Card是否进行写保护

### 6.2.23 GPIO

索引地址: 0x58。

GPIO 是 DWC\_mobile\_storage\_core 为二次开发所预留的。该寄存器的输入以及输出都与 DWC\_mobile\_storage\_core 模块的输入/输出端口相连。

表 6-24GPIO 定义

名称	范围	类型	描述
RSV	[31:24]	_	保留
GP0	[23:9]	RW, 15'h	反应到输出gp_out上
CLK_ENABLE	[8]	RW, 1'h1	输出给时钟生成模块。1表示时钟生成模块开始工作,0表示时钟生成模块停止工作。
GPI	[7:1]	RO	保留
CLK_READY	[0]	RO	来自时钟生成模块,DWC_mobile_storage_core将 输入信号打2拍后保存入该寄存器

### **6.2.24 TCBCNT**

索引地址: 0x5c。

CIU 发送到 Card 的字节数寄存器,只读。

#### 表 6-25TCBCNT 定义

名称	范围	类型	描述
trans_card_byte_count	[31:0]	RO, 32' h0	表示CIU发送到Card的字节数

### **6.2.25 TBBCNT**

索引地址: 0x60。

主机和 BIU 之间传输字节计数寄存器,只读。

#### 表 6-26TBBCNT 定义

名称	范围	类型	描述
trans_fifo_byte_coun t	[31:0]	RO, 32'hO	表述主机和FIFO之间传输的字节数

#### **6.2.26 DEBNCE**

索引地址: 0x64。

边界计数寄存器。

#### 表 6-27DEBNCE 定义

名称	范围	类型	描述
Reserved	[31:24]	_	_
debounce_coun	[23:0]	RW,24' hff ffff	边界过滤逻辑使用的临界值,单位是
t	[23.0]	NW, 24 HII_IIII	clk时钟周期

#### **6.2.27 USRID**

索引地址: 0x68。

用户 ID 寄存器。

#### 表 6-28USRID 定义

名称
----

USRID	[31:0]	RW, 可配置	用户可以在综合前配置
-------	--------	---------	------------

## **6.2.28 VERID**

索引地址: 0x6c。

版本 ID 寄存器,只读。

#### 表 6-29VERID 定义

名称	范围	类型	描述
VERID	[31:0]	RO, 32' h5342_270a	Synopsys版本号

## 6.2.29 HCON

索引地址: 0x70。

硬件配置参数寄存器,只读。

表 6-30HCON 定义

名称	范围	类型	描述
Reserved	[31:27]	RO	_
AREA_OPTIMIZED	[26]	RO	是否进行面积优化
NUM_CLK_DIVIDER	[25:24]	RO	时钟分频器的个数为 NUM_CLK_DIVIDER +1
SET_CLK_FALSE_PATH	[23]	RO	是否将CLK设置位false path
IMPLEMENT_HOLD_REG	[22]	RO	是否实现保持寄存器
FIFO_RAM_INSIDE	[21]	RO	FIF0阵列实现位置  ● 0—IP外部  • 1—IP内部
GE_DMA_DATA_PATH	[20:18]	RO	通用DMA数据总线宽度  ● 000—16bits  ● 001—32bits  ● 010—64bits  ● 其他—保留

			DMA接口
			● 00—无DMA接口
DMA_INTERFACE	[17:16]	RO	● 01—DW_DMA接口
			● 10—通用DMA接口
			● 11—NON-DW-DMA接口
			地址总线宽度
			● 0~7 — 保留
			● 8 — 9bits
H_ADDR_WIDTH	[15:10]	RO	● 9 — 10bits
			•
			● 31 — 32bits
			● 32~63 — 保留
			数据总线宽度
			• 000—16bits
H_DATA_WIDTH	[9:7]	RO	• 001—32bits
			• 010—64bits
			● 其他一保留
			总线类型
H_BUS_TYPE	[6]	RO	● 0—APB
			● 1—AHB
NUM_CARDS	[5:1]	RO	存储卡个数为NUM_CARDS+1
			存储卡类型
CARD_TYPE	[0]	RO	• 0—MMC-ONLY
			• 1—SD_MMC

# **6.2.30 UHS\_REG**

索引地址: 0x74。

UHS-1 寄存器。

表 6-31UHS\_REG 定义

名称	范围	类型	描述
DDR_REG	[31:16]	RW, 16' h0	表示相应Card是否采用DDR模式
VOLT_REG	[15: 0]	RW, 16' h0	表示相应Card缓冲对应的电压  ● 0-3.3v
			● 1—1.8v

## 6.2.31 RST\_n

索引地址: 0x78。

复位寄存器。

表 6-32RST\_n 定义

名称	范围	类型	描述
Reserved	[31:16]	_	_
CARD_RESET	[15:0]	RW, 15' h1	为0时复位相应的Card

## 6.2.32 BMOD

索引地址: 0x80。

DMA 参数配置寄存器。

表 6-33BMOD 定义

名称	范围	类型	描述
Reserved	[31:11]	_	_
PBL.	[10:8]	RO, 3' hO	只读,与寄存器FIFOTH中MSIZE的相同,一次读/
PDL	[10:8]	KU, 3 NU	写事务最多的传输个数
DE	[7]	RW, 1' h0	是否使用IDMAC
DSL	[6:2]	DW 52 1.0	对双数据缓冲的描述符有意义。表示两个描述符
DSL	[0:2]	RW, 5' h0	之间的间隔,单位是地址总线的宽度。
			是否使用固定长度的传输。
FB	[1]	RW, 1' h0	当该位为1时,AHB Master只能发起如下类型的传
			输: SINGLE/INCR4/INCR8/INCR16。当该位为0时,

			AHB Master只能发起SINGLE/INCR类型的传输。
			软件复位。
SWR	[0]	RW, 1' h0	当该寄存器写1时,DMA引擎复位所有内部寄存器;
			1拍之后该寄存器自动清零。

#### **6.2.33 PLDMND**

索引地址: 0x84。

Pull Demand 寄存器,只写。在进行 DMA 传输时,若 DMA 描述符没有准备好(DESO[31]: OWN 为 0),则 IDMA 的状态机会进入 Suspend 状态;当 DMA 描述符准备好后(DESO[31]: OWN 为 1), Host 需要向该寄存器写入一个任意值,使 IDMAC 的状态机跳出 Suspend 状态。

表 6-34PLDMND 定义

名称	范围	类型	描述
PD	[31:0]	WO, 32' hO	Pull demand寄存器

#### **6.2.34 DBADDR**

索引地址: 0x88。

描述符基址寄存器。

表 6-35DBADDR 定义

名称	范围	类型	描述
SDL	[31:0]	RW, 32' h0	描述符基址

### **6.2.35 IDSTS**

索引地址: 0x8c。

DMAC 状态寄存器。

表 6-36IDSTS

名称	范围	类型	描述
Reserved	[31:17]		_

			DMAC的状态机。
			• O—DMA_IDLE
			• 1—DMA_SUSPEND
			• 2—DESC_RD
FSM	[16:13]	RO, 4' hO	• 3—DESC_CHK
			• 4—DMA_RD_REQ_WAIT
			• 5—DMA_WR_REQ_WAIT
			• 6—DMA_RD
			● 7—DMA_WR
			• 8—DESC_CLOSE
			总线错误类型。
rn.	[10, 10]	RO, 3' hO	● 001—在数据发送期间,主机停止接收;
ЕВ	[12:10]		● 010—在数据接收期间,主机停止接收
			● 其他一保留
			非正常中断。
AIS	[9]	RW, 1' h0	包括总线错误导致的中断和描述符不可用导致的
			中断。
			正常中断。
NIS	[8]	RW, 1' h0	包括发送中断和接收中断。
			写1清零。
Reserved	[7:6]	_	_
			存储卡错误。主要包括以下类型的错误:
			● EBE一结束位错误
			● RTO—响应超时/Boot响应超时
CES			● RCRC—响应CRC校验错
	[5]	RW, 1' h0	● SBE—开始位错误
			● DRTO—读数据超时/BDS超时
			● DCRC一数据CRC校验错
			● RE—响应错
			→ NL 113/24 H

			写1清零。
			描述符不可用,表示描述符由于OWN位为0导致的
DU	[4]	RW, 1' h0	不可用。
			写1清零。
Reserved	[3]	_	_
			总线错误中断,为1时表示发生了总线错误,DMA
FBE	[2]	RW, 1' h0	负责停止所有的总线访问。
			写1清零。
			接收中断,表示某个描述符的数据接收完毕。写1
RI	[1]	RW, 1' h0	清零。
			写1清零。
			发送中断,表示某个描述符的数据发送完毕。写1
TI	[0]	RW, 1' h0	清零。
			写1清零。

# **6.2.36 IDINTEN**

索引地址: 0x90。

IDMAC 中断使能寄存器。

表 6-37IDINTEN 定义

名称	范围	类型	描述
Reserved	[31:10]	_	_
AI	[9]	RW, 1' h0	非正常中断使能位
NI	[8]	RW, 1' h0	正常中断使能位
Reserved	[7:6]	_	_
CES	[5]	RW, 1' h0	存储卡错误中断使能位
DU	[4]	RW, 1' h0	描述符不可用中断使能位
Reserved	[3]	_	_
FBE	[2]	RW, 1' h0	总线错误中断使能位

RI	[1]	RW, 1' h0	接收中断使能位
TI	[0]	RW, 1' h0	发送中断使能位

## **6.2.37 DSCADDR**

索引地址: 0x94。

当前主机描述符寄存器。

表 6-38DSCADDR 定义

名称	范围	类型	描述
HDA	[31:0]	RO, 32' hO	当前描述符的起始起始地址

### **6.2.38 BUFADDR**

索引地址: 0x98。

当前数据缓冲地址寄存器。

表 6-39BUFADDR 定义

名称	范围	类型	描述
НВА	[31:0]	RO, 32' hO	当前数据缓冲的地址

#### 6.2.39 CardThrCtl

索引地址: 0x100。

存储卡读临界值控制寄存器。

表 6-40CardThrCt1 定义

名称	范围	类型	描述	
Reserved	[31:28]	_	_	
CardRd hreshold	[N:16]	RW,1' hO	存储卡读临界值,其中N与FIFO的大小有关:  • N = 25, FIFO Size = 128  • N = 24, FIFO Size = 64  • N = 25, FIFO Size = 32	

			• N = 23, FIFO Size = 8
Reserved	[15:2]	_	
BsyClrIntEn	[1]	RW, 1' h0	Busy Clear中断使能位,
			Card读临界值使能位。为1表示使能,此时只有数
CardRd ThrEn	[0]	RW, 1' h0	据FIF0中剩余的空间大于临界值时,Host才会向
			MMC Card发送读命令。

# $\mathbf{6.2.40} \;\; \mathbf{Back\_end\_power}$

索引地址: 0x100。

Back\_end\_power 寄存器。

表 6-41Back\_end\_power 定义

名称	范围	类型	描述
Reserved	[31:16]	_	_
Back End Power	[15: 0]	RW, 16' h0	Back_end_power使能位,每一位对应一个存储 卡

# **6.2.41 UHS\_REG\_EXT**

索引地址: 0x108。

UHS Register

表 6-42UHS\_REG\_EXT 定义

名称	范围	类型	描述
	[31:30]	RW,2' hf	cclk_in相对于clk_2x的分频计数器:
EVT CLV MIV CTD			0表示2分频
EXT_CLK_MUX_CTR			1表示4分频
L			2表示6分频
			3表示8分频
CLK_DRV_PHASE_C	[29:23]	RW, 7' hO	cclk_in_drv与时钟cclk_in之间的相位偏移选
TRL			择:

			6'h0_0:0°相位偏移
			6'h0_1:1个clk_2x时钟周期的偏移
			6'h0_2:2个clk_2x时钟周期的偏移
			6'h0_3:3个clk_2x时钟周期的偏移
			cclk_in_sample与时钟cclk_in之间的相位偏移
	[22:16]	RW,7' h0	选择:
CLIA CADI			6'h0_0:0°相位偏移
CLK_SMPL_			6'h0_1:1个clk_2x时钟周期的偏移
PHASE_CTRL			6'h0_2:2个c1k_2x时钟周期的偏移
			6'h0_3:3个c1k_2x时钟周期的偏移
MMC_VOLT_		RW, 16' h	nh th 7 1 4 0 1 1 0 1 1 0 1
REG	[15:0]	0	映射到输出biu_volt_reg_1_2[15:0]

# 6.2.42 EMMC\_DDR\_REG

索引地址: 0x10c。

开始位检测控制寄存器。

表 6-43EMMC\_DDR\_REG 定义

名称	范围	类型	描述
Reserved	[31:16]	_	_
HALF START BIT	[15:0]	RW, 16' h0	为1时表示开始位可以不保持一个时钟
HALI. STAKI DIT	[10.0]	INW, TO HO	周期。

## 6.2.43 ENABLE\_SHIFT

索引地址: 0x110。

相位偏移使能寄存器。

表 6-44ENABLE\_SHIFT 定义

名称 范围 类型		类型	描述
Enable_shift	[31: 0]	RW, 32'h0	每两位对应一个card, 其中Bit[1:0]对应card0, Bit[3:2]对应 card1,, Bit[31:30]对应 card15。含义如下:

# 7 软件流程

### 7.1 对软件的约束

- 1) 同一时刻只允许对一个 Card 进行数据传输,当进行数据传输时,只能接收查询状态的命令以及 stop 命令,而不能接收新的数据传输命令。因此要进行读写操作时,必须确保上一次读写操作已经结束。
- 2) 当要切换 card 的工作时钟频率时,必须保证此时没有数据、命令/响应传输正在进行。
- 3) 如果工作在 SDR 高速模式、DDR 高速模式下, cclk\_in\_drive 相对于 cclk\_in 需要有相位偏移以满足信号的 hold time 要求,即 use\_hold\_reg 必须为 1。
- 4) 在打开中断全局使能之前,建议软件对中断状态寄存器写 32'hffff\_fffff,清除残留的中断状态。
- 5) FIFO 的使用要求:
  - a) 即使软件要写入/读取 card 的数据长度不为 4B 的整数倍, host/DMA 引擎写入/读取 FIFO 的数据长度必须满足 4B 的整数倍;
  - b) 如果采用非 DMA 模式读取 card, 当 DTO (Data transfer Over) 中断发生时, 表明数据传输结束, 但此时仍有可能有部分数据留存在 FIFO 中, 软件要负责读完;
  - c) 当上一次传输非法结束时,应该写寄存器 CTRL[fifo\_reset] 复位 FIFO,清空 所有残留数据。
- 6) 寄存器 FIFOTH[DW DMA Mutiple Transaction Size]必须设为 16 或者以下
- 7) 在关闭 CIU 时钟关闭的情况下(GPIO[CLK\_ENABLE]=0),无法对 CIU 进行复位。

## 7.2 时钟分频器的设置

这里指的时钟分频器是 IP 里的 CIU 内部的时钟分频器。配置 CIU 内部的时钟分频器的步骤如下:

1) 通过读寄存器 status[data\_busy]来确保接口不处于数据传输状态

- 2) 写寄存器 CLKENA[0]为 0
- 3) 将寄存器 CLKENA[0]的值更新到 CIU 时钟域,更新之前需要确保之前发送所有命令都已经处理完毕。
  - a) 写 I 寄存器 CMD[start\_cmd]为 1, CMD[update\_clock\_registers\_only]为 1, CMD[wait\_previous\_data\_complete]为 1, 然后反复读寄存器 CMD, 直至寄存器 CMD[start\_cmd]被硬件清 0, 此时表示之前发送所有命令都已经处理完毕后, 才正式关闭时钟。
- 4) 更新分频计数器寄存器 CLKDIV 等时钟相关寄存器,然后通过写 CMD[wait\_previous\_data\_complete] 为 1 ,寄存器 CMD[start\_cmd] 为 1 , CMD[update\_clock\_registers\_only]为 1 ,将这些值更新到 CIU 时钟域。软件通过反复读寄存器 CMD,直至寄存器 CMD[start\_cmd]被硬件清 0 表示时钟更新完毕。
- 5) 打开时钟,写寄存器 CLKENA[0]为 1,通过写 CMD[wait\_previous\_data\_complete] 为 1,寄存器 CMD[start\_cmd]为 1, CMD[update\_clock\_registers\_only]为 1,将这些值更新到 CIU 时钟域。寄存器 CMD[start\_cmd]被硬件清 0 表示时钟打开完毕。

### 7.3 时钟设置

软件首先通过写寄存器 UHS\_REG\_EXT 配置时钟 cclk\_in 的分频数,以及时钟 cclk\_in\_sample 和 cclk\_in\_drv 的相位偏移;然后通过向寄存器 GPIO[8]写 1 (默认为零),打 开时钟工作使能。当寄存器 GPIO[0]为 1 时,表示时钟设置完成。

## 7.4 初始化过程

硬件需要确保 Rst\_n 信号至少要有效 2 个 cclk/cclk\_in 周期。Rst\_n 信号撤销后,软件进行初始化流程如下:

- 1) 写 0xffff 至寄存器 RINTSTS,清除所有不干净的中断信号;
- 2) 设置中断屏蔽位寄存器 INTMASK, 打开全局中断使能寄存器 CTRL[int\_enable];
- 3) 将 card 工作时钟频率设置为 400KHz 以下,比如 cclk\_in 的时钟为 50MHz, 50,000/(2\*400)=62.5,则设寄存器 CLKDIV[clk\_divider0]=63,打开寄存器 CLKENA 中的对应位 (详见 7.2);
- 4) 判断 Card 的类型: ①如果是 SD 卡跳至 "5)", ②如果是 SDIO (无 Memory), 跳

至 "6)", ③如果是 SDIO (有 Memory, 即 SD\_COMBO), 跳至 "7)":

- a) 发送 CMD5,参数为 32'h0;
- b) 读响应寄存器 RESP0,将{8'hFF,RESP0[23:0]}作为参数,再次发送 CMD5;
- c) ①若响应超时,说明是 SD 卡,跳转至"5)"。②若未超时,读响应寄存器 RESP。若 RESP0[27]为 1,说明是带 Memory 的 SDIO 卡,跳转至"7)";③若未超时 且若 RESP0[27]为 0,说明是不带 Memory 的 SDIO 卡,跳转至"6)"。

#### 5) SD 卡的枚举过程:

- a) 发送 CMD0 (寄存器 CMD 的值为{{16h8000 +cardnum, 16h0000}}, 寄存器 CMDARG 的值为 32'h0);
- b) 发送 CMD8(寄存器 CMD 的值为{{16h8000 +cardnum, 16h0148}}, 寄存器 CMDARG 的值为 32'h1aa);
- c) 发送 ACMD41, 其中 CMD55 (寄存器 CMD 的值为{{16h8000 +cardnum, 16h0177}}, 寄存器 CMDARG 的值为 32'h0), CMD41 (寄存器 CMD 的值为 {{16h8000 +cardnum, 16h0169}} , 寄存器 CMDARG 的值为 4hf,3'b0,S18R\_bit,24'hff\_fff0), 其中对于 SD\_MEM 3.0, S18R\_bit 为 1, 其含义是 Supports voltage switching for 1.8V。
- d) 读 ACMD41 的响应,①若 RESP0[24]为 1,且对应 SD 卡是 SD\_MEM v3.0,则进行电压转换,发送 CMD11 (寄存器 CMD 的值为{16h9000+cardNum,16h014b},寄存器 CMDARG 的值为 32h0);②否则转至下一步;
- e) 发送 CMD2 (寄存器 CMD 的值为{16h8000+cardNum, 16h01c2}, 寄存器 CMDARG 的值为 32h0);
- f) 发送 CMD3 (寄存器 CMD 的值为{16h8000+cardNum, 16h0143}, 寄存器 CMDARG 的值为 32h0)
- g) 读 CMD3 的响应,其中 RESP0[31:16]即是 SD 卡的 RCA。
- 6) SDIO (无 Memory) 的枚举过程:
  - a) 发送 CMD5,参数为 32'h0;
  - b) 读响应寄存器 RESP0,将{8'hFF,RESP0[23:0]}作为参数,再次发送 CMD5;
  - c) 发送 CMD3(寄存器 CMD 的值为{16h8000+cardNum, 16h0143}, 寄存器 CMDARG 的值为 32h0001 0000)
  - d) 读 CMD3 的响应,其中 RESP0[31:16]即是 SD 卡的 RCA。

- 7) SDIO (有 Memory) 的枚举过程:
  - a) 发送 CMD5,参数为 32'h0;
  - b) 读响应寄存器 RESP0,将{8'hFF,RESP0[23:0]}作为参数,再次发送 CMD5;
  - c) 发送 CMD8(寄存器 CMD 的值为{{16h8000 +cardnum, 16h0148}}, 寄存器 CMDARG 的值为 32'h1aa);
  - d) 发送 ACMD41, 其中 CMD55 (寄存器 CMD 的值为{{16h8000 +cardnum, 16h0177}}, 寄存器 CMDARG 的值为 32'h0), CMD41 (寄存器 CMD 的值为 {{16h8000 +cardnum, 16h0169}} , 寄存器 CMDARG 的值为 4'hf,3'b0,S18R\_bit,24'hff\_fff0), 其中对于 SD\_MEM 3.0, S18R\_bit 为 1, 其含义是 Supports voltage switching for 1.8V。
  - e) 读 ACMD41 的响应, ①若 RESP0[24]为 1, 且对应 SD 卡是 SD\_MEM v3.0,则进行电压转换,发送 CMD11 (寄存器 CMD 的值为{16h9000+cardNum,16h014b},寄存器 CMDARG 的值为 32'h0);②否则转至下一步;
  - f) 发送 CMD2 (寄存器 CMD 的值为{16h8000+cardNum, 16h01c2}, 寄存器 CMDARG 的值为 32'h0);
  - g) 发送 CMD3(寄存器 CMD 的值为{16h8000+cardNum, 16h0143}, 寄存器 CMDARG 的值为 32h0)
  - h) 读 CMD3 的响应,其中 RESP0[31:16]即是 SD 卡的 RCA。
- 8) 设备枚举结束后,通过修改寄存器 CLKDIV 和寄存器 CLKENA 将 card 工作时钟 切换至至 50MHz。
- 9) 设置其他基本参数
  - a) 寄存器 TMOUT[response\_timeout]=0x64
  - b) 寄存器 TMOUT[data\_timeout]=max{ (10 \* ((TAAC\*Fop) + (100\*NSAC)), Host FIFO read/write latency from FIFO empty/full }
  - c)  $FIFOTH[RX_WMark] = (FIFO_DEPTH/2) 1 = 63;$
  - d) FIFOTH[TX\_WMark] = FIFO\_DEPTH/2 = 64

## 7.5 设置数据总线的宽度

## 7.5.1 SD 卡和 SDIO(有 Memory)

首先,通过CMD7选择对应的Card,其寄存器CMD的值为{16h8000+cardNum,16h0047}, 寄存器CMDARG的值为{rca,16h0};

其次,通过 ACMD6 来切换 Card 的模式,其中 CMD55 (寄存器 CMD 的值为 {16'h8000+cardNum,16'h0077},寄存器 CMDARG 的值为 {rca,16'h0}), CMD6 (寄存器 CMD 的值为 {16'h8000+cardNum,16'h0046},寄存器 CMDARG 的值为 {24'h0,dataBusWidth});

最后,通过写寄存器 CTYPE 来配置 Host 段的位宽。

# 7.5.2 SDIO(无 Memory)

首先,通过CMD7选择对应的Card,其寄存器CMD的值为{16h8000+cardNum,16h0047}, 寄存器CMDARG的值为{rca,16h0};

其次,通过 CMD52 来切换 Card 的模式,其中,寄存器 CMD 的值为 {16'h8000+cardNum,16'h0574},寄存器 CMDARG 的值为 {24'h8000\_0e,datBusWidth}。

## 7.6 模式切换

# 7.6.1 SD 卡和 SDIO(有 Memory)

使用 CMD6 进行模式切换, 其中寄存器 CMD 的值为{16h8000+cardNum,16h0346}, 寄存器 CMDARG 的值为{28h80ffff0, Mode}。

其中 Mode 的含义如下:

- 为 0 表示 SDR12;
- 为1表示 SDR25;
- 为 2 表示 SDR50;
- 为 3 表示 SDR104;
- 为 4 表示 DDR50:
- 为 5 表示 HS200Mode。

对于 DDR 传输传输,还要配置寄存器 UHS REG 中对应的位为 1。

## 7.6.2 SDIO(无 Memory)

使用 CMD52 进行模式切换,其中寄存器 CMD 的值为{16'h8000+cardNum,16'h0574}, 寄存器 CMDARG 的值为{1'b1,fnNum,RAW,1'b0,reg\_addr,1'b0,4'h0, Mode[2:0],1'b1}。

其中, Mode 的含义同上。

对于 DDR 传输传输,还要配置寄存器 UHS\_REG 中对应的位为 1。

# 7.7 设置 BlockLength 和 BlockCount

## 7.7.1 SD 卡和 SDIO(有 Memory)

首先,向寄存器 BLKSIZE 和 BYTCNT 中分别写入 Block 的大小和要传输的字节数;

其次,通过 CMD16 配置 Card 端 BlockLen;其中,寄存器 CMD 的值为 {16'h8000+cardNum,16'h0050},寄存器 CMDARG 的值为 blkLength。

最后,通过 CMD23 配置 BlockCount; 其中,寄存器 CMD 的值为 {16'h8000+cardNum,16'h0057},寄存器 CMDARG 的值为 BlkCnt。

## 7.7.2 SDIO(无 Memory)

首先,向寄存器 BLKSIZE 和 BYTCNT 中分别写入 Block 的大小和要传输的字节数;

其次,发送 CMD52, 其中,寄存器 CMD 的值为{16'h8000+cardNum,16'h0574},寄存器 CMDARG 的值为{1'b1,fnNum,RAW,1'b0,{6'h0,fnNum,8'h10},1'b0,blkLength[7:0]};

最后,发送 CMD52,其中,寄存器 CMD 的值为{16h8000+cardNum,16h0574},寄存器 CMDARG 的值为{1'b1,fnNum,RAW,1'b0,{6h0,fnNum,8h11},1'b0,blkLength[15:8]}。

## 7.8 非数据传输命令的发送

1) 软件通过写寄存器 CMD 和寄存器 CMDARG,触发硬件向 card 发送命令。寄存器 CMD 的编程如下表所示。

参数名 设置值 含义
------------

start_cmd	1	表示命令正在发送, CIU 接收命令后,清	
		零该位。	
use_hold_reg	0/1	CIU 向存储卡发送 CMD/DATA 时是否数	
		据 HOLD 寄存器	
Update_clk_regs_only	0	为1表示该命令只更新 CLK 相关寄存器	
data_expected	0	为1表示该命令带数据传输	
card_number	CardNo	存储卡的实际编号	
cmd_index	command	相应命令的索引值	
	index		
send_initialization	0	只有命令 CMD0 才将该域置 1	
stop_abort_cmd	1	表示该命令是 STOP 命令	
response_length	0	为1表示该命令对应长响应	
response_expect	1	为1表示该命令期望收到响应	
wait_prvdata_complete	1	为1表示只有之前的数据传输完成以后,	
		才会发送该命令	
check_response_crc	1	表示 host 收到响应之后是否进行 CRC 校	
		验	

- 2) 硬件收到 card 返回的响应,会登记寄存器 RINTSTS[command\_done],同时把响应 记录在寄存器 RES0~3 中,相关的错误也记录在寄存器 RINTSTS 中。软件可通过 读寄存器 RINTSTS 检查是否发生响应超时错误、响应 CRC 错误、响应错误。
- 3) 注意:在主机控制器 DWC\_mobile\_storage 中有个单条目的数据缓冲,当命令缓冲中已经有一个未发送的命令时,置寄存器 CMD[31]: start\_cmd 为 1,或者写相关的寄存器都会产生 HLE 错误。

# 7.9 数据传输命令的发送

- 1) 发送命令前,软件应首先通过发送 CMD13 (SEND\_STATUS) 检查 card 是否正忙, 并通过发送 CMD7 (SELECT/DESELECT\_C) 来确保 card 进入传输 transfer 状态;
- 2) SD 卡和 SDIO (with Memory) 使用如下命令进行数据传输:

命令	含义	寄存器设置	
CMD17	D - 4 Ci1 - D1 - 1	CMD: {16'h8000+cardNum,16'h0351}	
CMD17	Read Single Block	CMDARG: 读地址	
CMD19	Dood Multiple Dlook	CMD: {16'h8000+cardNum,16'h0352}	
CMD18	Read Multiple Block	CMDARG: 读地址	
CMD24	White Cincle Dleek	CMD: {16'h8000+cardNum, 16'h0758}	
CMD24	Write Single Block	CMDARG: 写地址	
CMD25	W. M. Li I. Di . I	CMD: {16'h8000+cardNum,16'h0759}	
	Write Multiple Block	CMDARG: 写地址	

3) SDIO (no Memory) 使用如下命令进行数据传输:

读写均是用 CMD53,参数不同含义不同,具体如下:

命令	寄存器设置	含义		
	CMD: {16'h8000+cardNum,16'h0375}	Read		
CMD53	,	Single		
	CMDARG: {1'b0,fnNum, blockMode,1'b1,reg_addr,bytCnt}			
	CMD: {16'h8000+cardNum,16'h0375}	Read		
CMD53	CMDARG : {1'b0,fnNum,	Multiple		
	blockMode,1'b1,reg_addr,byteCount/blkLength}			
	CMD: {16'h8000+cardNum,16'h0375}	Write		
CMD53	CMDARG: {1'b1,fnNum, blockMode,1'b1,reg_addr,bytCnt}			
CMD53	CMDARG : {1'b1,fnNum,	Multiple		
	blockMode,1'b1,reg_addr,byteCount/blkLength}	Block		

4) 数据传输完毕检查寄存器 RINTSTS 中各种错误状态。

说明:数据传输可能产生的中断如下:

- DTO 中断:数据传输结束或者被中止;
- TXDR 中断: 当向存储卡写数据时,数据 FIFO 中的数据低于临界值;
- RXDR 中断: 当从存储卡读数据时,数据 FIFO 中的数据高于临界值;

- HTO 中断: 当向存储卡写数据时,数据 FIFO 为空;或者从存储卡中读数据时,数据 FIFO 满:
- DRTO 中断: 当从存储卡中读数据时,数据返回超时;
- DCRC 中断:存储卡返回的数据存在 CRC 校验错;
- SBE 中断:从存储卡中读数据时,没有收到 Start-Bit;
- EBE 中断:读/写存储卡时,没有收到 End-Bit;
- BCI 中断:数据传输后,存储卡驱动的 Busy 信号结束。
- 5) 当产生 DTO 中断时,软件需要把数据 FIFO 中残留的数据读出。

#### 7.9.1 Card Read Threshold

当 Round Trip Delay 大于 0.5cclk\_in 的时候,寄存器 CardThrCtl [CardRdThrEnable]必须使能。需要满足的条件是:

- 选择 Block Size: Block Size 必须是 128B 的整数倍,且小于 FIFO 容量;
- RX\_WMark 必须是 128B 的整数倍;
- CardRdThreshold 为 512B。

## 7.9.2 错误处理

- 1) 响应/数据超时:对于响应超时,软件可以重试相关命令;对于数据超时,软件可以重新传输整个数据块,也可以只传输没有收到响应的数据块。
- 2) 响应错:软件可以重试出错的命令。
- 3) 数据错:发生数据错以后,软件可以发送 STOP/ABORT 命令,并重试整个数据块或者是出错和剩下的数据块。
- 4) HLE 错:软件需要重新配置出错命令的相关参数。
- 5) FIFO 上溢/下溢:在读/写数据 FIFO 之前时,软件需要先读寄存器 STATUS 中的相应位,确定 FIFO 的空满;
- 6) 主机超时导致数据"饥饿": 当 DWC\_mobile\_storage 等待软件对数据 FIFO 读/写期间,在规定的时间内(Timeout Period),软件没有发起请求,则认为发生了 Data Starvation Interrupt。
- 7) 命令 CRC 校验错: 当发生命令 CRC 校验错时,存储卡不会返回对应的响应,进而

会导致响应超时中断发生。

# 7.10 Stop 命令


## 7.10.1 SD 卡和 SDIO(有 Memory)

使用命令 CMD12; 其中,寄存器 CMD 的值为{16h8000+cardNum,16h4c4c},寄存器 CMDARG 的值为 32h0。

# **7.10.2 SDIO**(无 Memory)

使用命令 CMD52; 其中,寄存器 CMD 的值为{ 16'h8000+cardNum,16'h4174},寄存器 CMDARG 的值为 32'h80000c00。

#### Command format for CMD52



CMDARG Bits	Contents	Value
31	R/W flag	1
30-28	Function Number	0, for CCCR access
27	RAW flag	1, if needed to read after write
26	Don't care	_
25-9	Register address	0x06
8	Don't care	-
7-0	Write Data	Function number to be aborted

## 7.11 DMA 引擎

eMMC 接口的 DMA 引擎基于描述符机制实现,本节内容对实现数据传输至关重要。

## 7.11.1 描述符

描述符用于保存 DMA 引擎要访问的数据缓冲的相关信息,描述符也位于主存中,**其存** 放地址必须 64 位对界。第一个描述符的地址记录在寄存器 DBADDR(描述符基址寄存器)中。具体有如下 2 种描述符组织方式:

1) 双缓冲方式:每个描述符记录了连续2个要访问的数据缓冲的相关信息,描述符在 主存中的分布为连续或者固定步长。步长记录在寄存器 BMOD[DSL]中;




图 7-1DMA 描述符—双缓冲方式

2) 链表方式:每个描述符记录了1个数据缓冲相关信息,并包含指针指向下一个要访问的描述符地址。




图 7-2DMA 描述符一链表方式

每个描述符长度为 16B,由 4 个连续的 32 位的字 DES0、DES1、DES2、DES3 组成。 具体格式如下所示:

表 7-1DES0 结构

OWN	[21]	表示当前描述符由 IDMAC 控制;完成数据传输后,IDMAC 需要清		
	[31]	零该位。		
CES		表示 DMA 传输发生了以下错误中的一个或多个:		
		● End_bit 错误		
		● 响应超时		
	[20]	● 响应 CRC 校验错		
	[30]	● Start_bit 错误		
		● 读数据超时		
		● 接收数据 CRC 校验错		
		● 响应错		
Reserved	[29:6]			
ER	[5]	只对双数据缓冲的描述符有意义。表示当前描述符是最后一个描述		
	[5]	符。		
СН	[4]	为1表示该描述符指向下一个描述符而不是第二个数据缓冲		
FS	[2]	为1表示当前描述符指向第一个数据缓冲,如果当前描述符所指的数		
	[3]	据缓冲大小为0,则顺推指下一个描述符指向第一个数据缓冲。		
LD	[2]	为表示当前描述符指向最后一个数据缓冲。		
DIC	[1]	Disable Interrupt onCompletion;如果置为1时,则当前描述符所指缓		
	[1]	冲中的数据完成传输时,将不再写寄存器 IDSTS 的 TI/RI 位。		
Reserved	[0]	_		

#### 表 7-2DES1 结构

名称	范围	描述	
RSV	[31:26]	保留	
BS2		缓冲 2 大小, 必须是 4B 的整数倍;	
	[25:13]	注意:①为0时直接忽略该域;②该域只对双数据缓冲的描述符由意	
		义。	
BS1	[12.0]	缓冲 1 大小,必须是 4B 的整数倍;	
	[12:0]	注意: 该域不可以为 0。	

名称	范围	描述
BAP1	[31:0]	表示第一个数据缓冲的物理地址;

表 7-4DES3 结构

名称	范围	描述	
BAP2	[21.0]	寸于链式管理的描述符,表示下一个描述符的物理地址;	
	[31:0]	对于双数据缓冲的描述符,表示第二个数据缓冲的物理地址。	

### 7.11.2 DMA 初始化流程

- 1) 软件写寄存器 BMOD 配置 DMA 访问的相关参数;
  - a) 为保证效率,寄存器 BMOD[FB]应设置为 1,确保 AHB burst 类型为 SINGLE 或者 INCR4 或者 INCR8 或者 INCR16; 否则 AHB burst 类型为 SINGLE 或者 INCR, AHB-AXI 桥的效率会很低;
  - b) 寄存器 BMOD[PBL]应显示为 3'b011,即每次 AHB 交易最多有 16 个 beat。
- 2) 软件写寄存器 IDINTEN64 来屏蔽不需要的中断源;
- 3) 软件往主存中写入描述符(DES0-DES3)列表(可以是双缓冲方式的,也可以使链表方式的),并写寄存器 DBADDR 记录描述符列表的头地址;
  - a) 描述符的地址必须是 32 位对齐的。
  - b) 描述符中 DES0[OWN]应该设置为 1;
  - c) 缓冲的大小(DES1[BS1]、DES1[BS2]) 必须是 4B 的整数倍;
  - d) 如果是 DMA 读,软件应根据描述符列表同时准备好相应数据;
- 4) DMA 引擎会尝试获取描述符信息;
- 5) DMA 引擎只有在 FIFO 中有足够多的空闲数据来保存 16 个 burst 长度时,才会启动一次 DMA 读;只有在 FIFO 中有足够多有效的数据(16 个 burst 长度时),才会启动一次 DMA 写;

### 7.11.3 DMA 读操作流程

- 1) 初始化结束后,软件写寄存器 FIFOTH[TX\_WMark],配置 FIFO 传送阈值;
  - a) 寄存器 FIFOTH[TX\_WMark]必须大于等于 16,建议设置为 128。

- 2) 软件写寄存器 CMD (软件写,为何不是 DMA 引擎自行控制? CMD 和 CMD\_ARG 分别设置何值?),通知 card 将启动一次写操作(同时也是 DMA 读操作);
  - a) CMD[data\_expected] = 1;
  - b) 此时,DMA 引擎根据寄存器 DBADDR 从主存中取第一个描述符,并检查 DES0[OWN]是否为 1。如果不为"1",DMA 引擎进入挂起状态,并触发 Descriptor Unavailable 中断,即设置 IDSTS[DU]为 1。此时,需要软件将描述符 DES0[OWN] 设置为 1,并通过写寄存器 PLDMND 使 DMA 引擎从挂起状态下退出,并重新取描述符。
- 3) 当 Command Done 信号有效 (即 BIU 收到了 card 写命令的响应),并且没有发生任何错误时,表明此时可以开始进行数据传输。BIU 会根据 FIFO 的空满情况,指示 DMA 引擎从主存中取数。DMA 引擎将取到的数据写入 FIFO。CIU 会从 FIFO 中读取相应数据,发送给 card;
- 4) 当一个描述符所指示的数据传输完毕后,DMA 引擎会往主存中写该描述符 DES0[OWN]为 0,然后自动读取下一个描述符,检查该描述符 DES0[OWN]是否为 1;并根据取得的描述符从主存中取数。上述过程直至最后一个描述符(即 DES0[LD] 为 1);
- 5) 数据传送完毕, DMA 引擎会置寄存器 IDSTS[TI]为 1,表示 DMA 读结束。

## 7.11.4 DMA 写操作流程

- 1) 初始化结束后,软件写寄存器 FIFOTH[RX\_WMark],配置 FIFO 接收阈值;
  - a) 寄存器 FIFOTH[RX\_WMark]必须大于等于 16, 建议设置为 127
- 2) 软件写寄存器 CMD, 通知 card 将启动一次读操作;
  - a) CMD[data\_expected]=1;
  - b) 此时,DMA 引擎根据寄存器 DBADDR 从主存中取第一个描述符,并检查 DES0[OWN]是否为 1。如果不为"1",DMA 引擎进入挂起状态,并触发 Descriptor Unable 中断,即设置 IDSTS[DU]为 1。此时,需要软件将描述符 DES0[OWN] 设置为 1,并通过写寄存器 PLDMND 使 DMA 引擎从挂起状态 下退出,并重新取描述符。
- 3) 当 Command Done 信号有效 (即 BIU 收到了 card 写命令的响应), 并且没有发生任

何错误时,表明此时可以开始进行数据传输。此时 CIU 会从 card 处读取数据,并写入 FIFO, BIU 会根据 FIFO 的空满情况,指示 DMA 引擎从 FIFO 中取数,并写入主存中。

- 4) 当一个描述符所指示的数据传输完毕后,DMA 引擎会往主存中写该描述符 DES0[OWN]为 0,然后自动读取下一个描述符,检查该描述符 DES0[OWN]是否为 1;并根据取得的描述符把后续 FIFO 中的数据写入主存。上述过程直至最后一个描述符(即 DES0[LD]为 1);
- 5) 数据传送完毕, DMA 引擎会置寄存器 IDSTS[RI]为 1,表示 DMA 写结束。

## 7.11.5 Stop 命令处理

当 DMA 正在进行时,软件发送 CMD12 给 card,即 stop 命令。DMA 引擎会完成当前正在处理的描述符所指示的数据传输,直至 DTO (Data Transfer Over) 信号有效。但后续描述符不做处理。

### 7.11.6 AHB 总线错误处理

由于编程错误,比如 FIFOTH[TX\_WMark]和 FIFOTH[RX\_WMark]没有大于等于 16 或者描述符中缓冲大小没有设置为 8B 的整数倍,则会引发 AHB 总线错误 FEB。此时软件需要写寄存器 CTRL[0]来复位整个 eMMC 控制器。

发生 AHB 总线错误时,正在处理的描述符以及后续的描述符都不会被关闭(即 DES0[OWN]为 0)。

### 7.12 DDR 流程

进入 DDR 模式:软件将 UHS REG 中对应位置 1;

退出 DDR 模式:发射 CMD0,更新寄存器 CLKDIV,将 UHS\_REG 对应位清 0。

# 8 附录 1:参数配置

表 8-1 eMMC IP 参数定义

参数名称	含义	可选值	配置值
CARD_TYPE	card 的类型。	0/1	1
	● 0—版本为3.3的MMC芯片控制		
	器;		
	● 1—SD_MMC 芯片控制器,支持		
	SD 存储卡、SDIO、MMC 芯片		
	及 CE_ATA 等。		
NUM_CARDS	表示最多支持的芯片数量,当选择模	1~30(默认值	2
	式 MMC-Ver3.3-only 时,可选范围是	是3)	
	1~30; 当选择 SD_MMC_CE-ATA 模		
	式是,可选范围是 1~16.		
H_BUS_TYPE	主机总线类型	0/1	1
	• 0—APB;		
	● 1—AHB。		
H_DATA_WIDTH	主机数据总线的宽度	16/32/64	32
H_ADDR_WIDTH	主机地址总线的宽度。	10~28(默认	20
	注意: 在 DWC_mobile_storage 中,	值是 20)	
	地址 0x0~0x1ff 映射到内部 IO 寄存		
	器,地址 0x200 及以上的地址空间映		
	射数据 FIFO。		
INTERNAL_DMAC	是否使用内置的 DMA 引擎。	0/1	1
	● 0—不使用;		
	● 1—使用。		
DMA_INTERFACE	-	0/1/2/3	-
GE_DMA_DATA_WIDTH	通用 DMA 接口的数据总线宽度。	16/32/64	-

FIFO_DEPTH	数据 FIFO 的深度。	8~4096 (默认	128
		值是 16)	
FIFO_RAM_INSIDE	FIFO 的放置位置。	0/1	1
	● 1: FIFO 实现时放置在 IP 内;		
	● 0: FIFO 实现时放置在 IP 外。		
NUM_CLK_DIVIDERS	时钟分频器的个数	1/2/3/4	2
UID_REG	用于 ID 寄存器的值	0x0~0xfffffff	0x7967797
		(默认值是	
		0x7967797)	
SET_CLK_FALSE_PATH	以下几组时序路径设为 false path: clk	0/1	1
	to cclk_in, cclk_in to clk, reset_n to		
	cclk_in		
AREA_OPTIMIZED	是否优化面积。优化造成的影响:	0/1	0
	● 删除通用 IO 端口		
	● 不再实现用户自定义寄存器		
	● 在数据传输期间,不可以对读寄		
	存器 TCBCNT。		
	面积优化大概可以节省 1000 个门。		
IMPLEMENT_SCAN_MUX		0/1	0
M_ADDR_WIDTH	使用内置 DMA 引擎时,AHB Master	32/64	32
	的地址总线宽度		