н 单周期cpu设计

PC	IM	Adder	Nadder	RF	ALU	Zeroext	Signext	DM	SII	Comparator									
А	В	А	В	RA1	RA2	WA	WD	Ор	А	В	DA	DD	Num	А					
add	Adder	PC	PC	4	١	[6:10]	[11:15]	[16:20]	ALU	+	RD1	RD2	١	١	١	١	١		
sub	Adder	PC	PC	4	١	[6:10]	[11:15]	[16:20]	ALU	-	RD1	RD2	١	١	١	١	١		
ori	Adder	PC	PC	4	١	[6:10]	1	[11:15]	ALU	T	RD1	Zeronext	[16:31]	١	١	١	1		
lw	Adder	PC	PC	4	١	[6:10]	\	[11:15]	DM	+	RD1	Signext	١	[16:31]	ALU	١	1	١	
sw	Adder	PC	PC	4	٨	[6:10]	[11:15]	١	١	+	RD1	Signext	Λ	[16:31]	ALU	RD2	1	١	
beq	Adder Nadder	PC	PC	4	Adder	Signext	[6:10]	[11:15]	٨	١	-	RD1	RD2	١	SII	١	2	[16:31]	ALU
lui	Adder	PC	PC	4	٨	١	1	[11:15]	SII	١	[16:31]	1	٨	16	Zeroext	Λ			
nop	Adder	PC	PC	4	١	١	١	١	١	١	١	١							

H2 def.v


包含对所有参数的宏定义

```
`define branchSel_pc4 0
 2 `define branchSel_pcOffset 1
 3
4 `define jalSel_oldPc 0
5 `define jalSel_jalPc 1
6
   `define jrSel_oldPc 0
   `define jrSel_jrPc 1
8
9
   `define counter 0 0
10
11
   `define counter_1 1
12
13
  `define op_aluOrNop 6'b000000
   `define op_ori 6'b001101
14
   `define op_lw 6'b100011
15
16
   `define op_sw 6'b101011
   `define op_beq 6'b000100
17
   `define op_lui 6'b001111
18
19
   `define op_lb 6'b100000
   `define op_sb 6'b101000
20
   `define op_jal 6'b000011
21
22
```

```
23
   `define funct add 6'b100000
   `define funct sub 6'b100010
24
25
   `define funct nop 6'b000000
   `define funct_jr 6'b001000
26
27
28
   `define aluOp_add 0
29
   `define aluOp_sub 1
   `define aluOp_or 2
30
31
32
   `define aluSrc_rd2 0
   `define aluSrc_signImm 1
33
   `define aluSrc_zeroImm 2
34
35
36 \define regDst_16_20 0
   `define regDst_11_15 1
37
38
   `define regDst_31 2
39
   `define sllOp_sign2 0
40
   `define sllOp_zero16 1
41
42
   `define wdOp_w 0
43
44
   `define wdOp_b 1
45
   `define memtoReg_aluResult 0
46
   `define memtoReg_rdw 1
47
   `define memtoReg_sllImm 2
48
49 `define memtoReg rdb 3
```

H₂ mips.v

包含对电路各模块(包括大模块和小模块)的定义和电线的排布



H₂ counter.v

counter控制初始时pc为0

H2 controller.v

	add	sub	nop	ori	lw	sw	beq	lui	lb	sb	jal	jr
MemtoReg	0	0	\	0	1	\	\	2	3	\	4	\
MemWrite	0	0	0	0	0	1	0	0	0	1	1	0
Branch	0	0	0	0	0	0	1	0	0	0	0	0
ALUControl	0	1	\	2	0	0	1	\	0	0	\	\
ALUSrc	0	0	\	2	1	1	0	\	1	1	\	\
RegDst	1	1	\	0	0	\	\	0	0	\	2	\
RegWrite	1	1	0	1	1	0	0	1	1	0	1	0
SIIOp	\	\	\	\	\	\	0	1	\	\	\	\
WDOp	\	\	\	\	\	0	\	\	\	1	\	\
jrSel	0	0	0	0	0	0	0	0	0	0	0	1
jalSel	0	0	0	0	0	0	0	0	0	0	1	0

```
controller _controller (
 1
         .op(op),
 2
         .funct(funct),
 3
         .memtoReg(memtoReg),
 4
         .memWrite(memWrite),
 5
         .branch(branch),
 6
         .aluControl(aluControl),
 7
         .aluSrc(aluSrc),
 8
         .regDst(regDst),
 9
         .regWrite(regWrite),
10
         .sllOp(sllOp),
11
12
         .wdOp(wdOp),
         .jalSel(jalSel),
13
         .jrSel(jrSel)
14
15
         );
```

H2 ifu.v

ifu是最先完成的模块,所以集成度较差

```
ifu _ifu (
 1
         .clk(clk),
 2
         .reset(reset),
 3
         .counter(counter),
 4
         .branch(branch),
 5
          .zero(zero),
 6
          .jalSel(jalSel),
 7
          .jrSel(jrSel),
 8
         .pc4(pc4),
 9
         .pcOffset(pcOffset),
10
        .jalPc(jalPc),
11
         .jrPc(jrPc),
12
         .pc(pc),
13
         .instr(instr)
14
15
         );
```

H2 grf.v

```
grf _grf (
 1
         .a1(a1),
 2
         .a2(a2),
 3
         .a3(a3),
 4
         .wd3(wd3),
 5
          .pc(pc),
 6
          .instr(instr),
 7
         .we(regWrite), //we = regWrite
 8
         .clk(clk),
 9
         .reset(reset),
10
         .rd1(rd1),
11
         .rd2(rd2)
12
13
         );
```

H₂ alu.v

H₂ dm.v

```
dm _dm (
 1
 2
         .addr(aluResult),
         .wdOp(wdOp),
 3
        .wd(wd),
 4
         .pc(pc),
 5
         .we(memWrite),//we = memWrite
 6
 7
         .clk(clk),
         .reset(reset),
 8
         .rdw(rdw),
 9
         .rdb(rdb)
10
11
        );
```

H₂ ext.v

```
1  ext _ext (
2   .imm(imm),
3   .signImm(signImm),
4   .zeroImm(zeroImm)

   );
```

H2 sll.v

H2 其它主电路模块

H₃ getPc₄

```
1    always @(*) begin : getPc4
2         pc4 = pc + 4;
    end
```

H₃ getJalPc

```
1    always @(*) begin : getJalPc
2         jalPc = {pc[31:28],instr[25:0],{2{1'b0}}};
end
```

H₃ muxSrcB

H₃ muxA₃

H₃ getPcOffset

```
1    always @(*) begin : getPcOffset
2     pcOffset <= sllImm + pc4;
4     end</pre>
```

H₃ muxGetWd₃

```
always @(*) begin : muxGetWd3
 1
            case (memtoReg)
 2
                 memtoReg_aluResult : wd3 = aluResult;
 3
 4
                 `memtoReg_rdw : wd3 = rdw;
                 `memtoReg_sllImm : wd3 = sllImm;
 5
                 `memtoReg_rdb : wd3 = rdb;
 6
                 `memtoReg_pc4 : wd3 = pc4;
 7
 8
                default : wd3 = 0;
            endcase
10
        end
```

H2 其它主电路assign连接

```
1
        assign op = instr[31:26];
 2
        assign funct = instr [5:0];
 3
        assign imm = instr[15:0];
        assign wd = rd2;
 4
 5
        assign jrPc = rd1;
        assign a1 = instr[25:21];
 6
        assign a2 = instr[20:16];
 7
8
        assign wd = rd2;
```

H2 mips定义电线汇总

```
1
       wire counter;//
 2
       wire [31:0] instr;//
 3
       wire [5:0] op;//
       wire [5:0] funct;//
 4
       wire [2:0] memtoReg;//
 5
 6
       wire memWrite;//
 7
       wire branch;//
       wire [1:0] aluControl;//
 8
       wire [1:0] aluSrc;//
 9
10
       wire [1:0] regDst;//
11
       wire regWrite;//
12
       wire sllOp;//
13
       wire wdOp;//
       wire jalSel;//
14
       wire jrSel;
15
16
       reg [31:0] pc4;//
       reg [31:0] jalPc;//
17
       wire [31:0] jrPc;
18
19
       wire zero;//
20
       wire [31:0] pc;//
21
       reg [31:0] pcOffset;//
22
       reg [31:0] srcB;//
```

```
23
        wire [31:0] rd1;//
        wire [31:0] rd2;//
24
25
        wire [31:0] signImm;//
26
        wire [31:0] zeroImm;//
        wire [31:0] aluResult;//
27
28
        wire [4:0] a1;//
        wire [4:0] a2;//
29
30
        reg [4:0] a3;//
31
        reg [31:0] wd3;//
32
        wire [15:0] imm;//
33
       wire [13:0] a;//
        wire [31:0] sllImm;
34
35
       wire [31:0] wd;
       wire [31:0] rdw;//
36
        wire [7:0] rdb;//
37
```

1. 阅读下面给出的 DM 的输入示例中 (示例 DM 容量为 4KB, 即 32bit × 1024字) ,根据你的理解回答,这个 addr 信号又是从哪里来的? 地址信号 addr 位数为什么是 [11:2] 而不是 [9:0] ?

文件	模块接口定义							
dm.v	<pre>dm(clk,reset,MemWrite,addr,din,dout); input clk; //clock input reset; //reset input MemWrite; //memory write enable input [11:2] addr; //memory's address for write input [31:0] din; //write data output [31:0] dout; //read data</pre>							

答: addr是从alu中计算得来的;由于dm为按字编址,所以在访问时,要将addr的低两位舍去,以达到乘四的效果,使dm访问正确的地址(不考虑地址不匹配的情况)

2. 思考上述两种控制器设计的译码方式,给出代码示例,并尝试对比各方式的优劣。

答:这两种控制器设计的译码方式为"**指令对应的控制信号如何取值**"和"**控制信号每种取值所对应的指令**";

```
1 //指令对应的控制信号如何取值
2 if (add) begin
3 regDst = 1;
4 regWrite = 1;

◆ ● end
```

译码方式	优点	缺点				
指令对应的控制信号如 何取值	新添指令比较 形象	编写比较困难,不容 易调试				
控制信号每种取值所对 应的指令	编写简单,调 试方便	新添指令不够形象				

3. 在相应的部件中,复位信号的设计都是**同步复位**,这与 P3 中的设计 要求不同。请对比**同步复位**与**异步复位**这两种方式的 reset 信号与 clk 信号优先级的关系。

答:同步复位中,clk信号优先级高于reset;异步复位中,reset信号优先级高于clk

4. C语言是一种弱类型程序设计语言。C语言中不对计算结果溢出进行处理,这意味着C语言要求程序员必须很清楚计算结果是否会导致溢出。因此,如果仅仅支持C语言,MIPS指令的所有计算指令均可以忽略溢出。请说明为什么在忽略溢出的前提下,addi与addiu是等价的,add与addu是等价的。提示:阅读《MIPS32® Architecture For Programmers Volume II: The MIPS32® Instruction Set》中相关指令的Operation部分。

根据 RTL 语言描述: addi 与 addiu 的区别在于当出现溢出时, addiu 忽略溢出,并将溢出的最高位舍弃; addi 会报告 SignalException(IntegerOverflow) 故忽略溢出,二者等价。