$Computer\ Architecture\ I$

論理回路(1)

基本論理演算と基本論理素子

ブール代数と基本論理演算

- ブール代数(論理代数)
 - ▶「0」と「1」とで表す論理値に対する演算である論理演算を規定とする数学体系を、ブール代数あるいは論理代数という。
- 基本論理演算
 - 以下に示す3種類の論理演算を基本論理演算という。
 - ▶ 論理和 (OR, オア)
 - 論理積 (AND, アンド)
 - ▶ 否定 (NOT, ノット)

論理和

- ▶ 論理和(OR)
 - 演算記号「+」を使う2項論理演算である。
 - ▶ 2個の演算項がいずれも 0 の場合にだけ, 演算結果が 0 である.
 - ▶ その他の演算項の組み合わせでは、演算結果は1である。

$$\rightarrow$$
 0 + 0 = 0

$$\rightarrow 0 + 1 = 1$$

$$\rightarrow$$
 1 + 0 = 1

論理積

- ▶ 論理積(AND)
 - 演算記号「・」を使う2項論理演算である.
 - ▶ 2個の演算項がいずれも1の場合にだけ、演算結果が1である.
 - ▶ その他の演算項の組み合わせでは、演算結果は 0 である.
 - $\rightarrow 0 0 = 0$
 - $\rightarrow 0 1 = 0$
 - $1 \cdot 0 = 0$
 - 1 · 1 = 1

否定


- ▶ 否定(NOT)
 - ▶ 演算記号「」を使う単項論理演算である.
 - ▶ 1個の演算項の論理値を反転する.

基本論理素子

- 基本論理素子
 - ▶ 3種類の基本論理演算の各機能を実現する最小単位のハードウェア機構を基本論理素子という。
 - > 基本論理演算の演算項
- → 基本論理素子への入力信号
- > 基本論理演算の演算結果
- → 基本論理素子からの出力信号


基本論理素子の記号表現と真理値表

■ OR素子




| 入力值 I ₁ | 入力值 I ₂ | 出力値 O |
|--------------------|--------------------|-------|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

■ AND素子



| 入力值 I ₁ | 入力値 I ₂ | 出力値 O |
|--------------------|--------------------|-------|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |


■ NOT素子(インバータ)



| 入力値 I | 出力値 O |
|-------|-------|
| 0 | 1 |
| 1 | 0 |

実用的論理素子の記号表現と真理値表(1)

NOR素子(Not OR)



| 入力值 I ₁ | 入力値 I ₂ | 出力値 O |
|--------------------|--------------------|-------|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |

■ NAND素子(Not AND)


$$I_1$$
 I_2 O

| 入力値 I ₁ | 入力値 I ₂ | 出力値 O |
|--------------------|--------------------|-------|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

NOR素子・NAND素子の出力に付いている小さな丸印は、 NOT素子(インバータ)を簡略化した記号である.


実用的論理素子の記号表現と真理値表 (2)

■ XOR素子(eXclusive OR)



| 入力值 I ₁ | 入力値 I ₂ | 出力値 O |
|--------------------|--------------------|-------|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

■ XNOR素子(eXclusive NOR)



| 入力値 ${ m I_1}$ | 入力値 I ₂ | 出力値 O |
|----------------|--------------------|-------|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |


万能論理素子

- 万能論理素子
 - ▶ NAND素子とNOR素子は、それぞれ1種類だけで、基本論理素子(OR, AND, NOT)を実現できる.

あらゆる論理素子は、基本論理素子だけで構成することができる. すなわち、コンピュータハードウェアは、NAND素子、あるいは、 NOR素子だけで、構成することができる.


NAND素子による基本論理素子の実現

NAND素子による基本論理素子の実現




NOR素子による基本論理素子の実現

▶ NOR素子による基本論理素子の実現




- ▶ 問題1
 - NAND素子を用いて実現したNOT素子を以下に示す.
 - 以下に示す真理値表を完成させよ。



| 入力値 I | M_1 | M_2 | 出力値 O |
|-------|-------|-------|-------|
| 0 | | | |
| 1 | | | |


- ▶ 問題2
 - NAND素子を用いて実現したAND素子を以下に示す.
 - 以下に示す真理値表を完成させよ.



| 入力值 I ₁ | 入力值 I ₂ | М | 出力值 O |
|--------------------|--------------------|---|-------|
| 0 | 0 | | |
| 0 | 1 | | |
| 1 | 0 | | |
| 1 | 1 | | |

▶ 問題3

- ▶ NAND素子を用いて実現したOR素子を以下に示す.
- 以下に示す真理値表を完成させよ.



| 入力值 I ₁ | 入力值 I ₂ | M_1 | M_2 | 出力値 O |
|--------------------|--------------------|-------|-------|-------|
| 0 | 0 | | | |
| 0 | 1 | | | |
| 1 | 0 | | | |
| 1 | 1 | | | |

 $Computer\ Architecture\ I$

論理回路

論理回路

論理回路

- 論理素子を信号線で接続(配線)して構成したある一定の働きをする ハードウェア機構を論理回路という。
- コンピュータのハードウェア機構は、論理素子を信号線で接続(配線)して構成される。すなわち、論理回路である。

組み合わせ回路と順序回路


- ▶ 論理回路は、組み合わせ回路と順序回路の2つに分類することができる。
 - ▶ 組み合わせ回路
 - ▶ 時刻 t の出力が, 時刻 t の入力だけに依存するような論理回路.
 - ▶ なお、実際の論理素子では、伝播遅延時間(入力から出力へ信号が 伝わるのに要する時間)を考慮する必要がある、すなわち、入力に 応じて瞬時に出力が確定するわけではない。
 - ▶ 順序回路
 - ▶ 時刻 t の出力が, 時刻 t の入力だけでなく, 過去の入力にも依存するような論理回路. (詳細は次週以降に学ぶ)

組み合わせ回路

マルチプレクサ


マルチプレクサ

- ▶ n本の制御線によって, 2ⁿ本の入力信号の中から1つの入力を選択して 出力する機能を持つ組み合わせ回路。
- 2ⁿ=m本の入力信号の中から1つの入力を選択して出力するマルチプレクサを、「m×1マルチプレクサ」という。
- なお、マルチプレクサのことを、データセレクタともいう。
- ▶【例】 n=1の場合
 - n=1の場合には、2¹=2となるので、「2×1マルチプレクサ」となる。
 - 基本論理素子により構成した論理回路



組み合わせ回路の表現

▶ 一般に、組み合わせ論理回路は、以下のように、図と真理値表で表現される。



真理値表の単純化

- 真理値表において,値が0でも1でもかまわない場合,単純化を行う。
 - 入力のある組み合わせに対して、出力がどちらになってもかまわない場合には、出力の該当部分に「X」と表記する.
 - 入力の一部分のみで出力が決まってしまう場合には、値がどちらでもかまわないような入力が存在する。その場合には、入力の該当部分に「X」と表記する。(以下の例を参照)

【例】 2×1マルチプレクサ

| S | D_0 | D_1 | Q |
|---|-------|-------|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |




| | S | D_0 | D_1 | Q |
|---|---|----------------|-------|---|
| | 0 | D ₀ | 0 | 0 |
| | 0 | 0 | 1 | 0 |
| ' | 0 | 1 | 0 | 1 |
| | 0 | 1 | 1 | 1 |
| | 1 | 0 | 0 | 0 |
| | 1 | 0 | 1 | 1 |
| | 1 | 1 | 0 | 0 |
| | 1 | 1 | 1 | 1 |



| | S | D_0 | D_1 | Q |
|---|---|-------|-------|---|
| | 0 | 0 | Χ | 0 |
| | 0 | 1 | Χ | 1 |
| ' | 1 | Χ | 0 | 0 |
| | 1 | Χ | 1 | 1 |

8×1マルチプレクサ

▶ 8×1マルチプレクサ




| S ₂ | S_1 | S ₀ | D_7 | D_6 | D_5 | D_4 | D_3 | D_2 | D_1 | D_0 | Q |
|----------------|-------|----------------|-------|-------|-------|-------|-------|-------|-------|-------|---|
| 0 | 0 | 0 | Χ | Χ | Χ | Χ | Χ | Χ | Χ | 0 | 0 |
| 0 | 0 | 0 | Χ | Χ | Χ | Χ | Χ | Χ | Χ | 1 | 1 |
| 0 | 0 | 1 | Χ | Χ | Χ | Χ | Χ | Χ | 0 | Χ | 0 |
| 0 | 0 | 1 | Χ | Χ | Χ | Χ | Χ | Χ | 1 | Χ | 1 |
| 0 | 1 | 0 | Χ | Χ | Χ | Χ | Χ | 0 | Χ | Χ | 0 |
| 0 | 1 | 0 | Χ | Χ | Χ | Χ | Χ | 1 | Χ | Χ | 1 |
| 0 | 1 | 1 | Χ | Χ | Χ | Χ | 0 | Χ | Χ | Χ | 0 |
| 0 | 1 | 1 | Χ | Χ | Χ | Χ | 1 | Χ | Χ | Χ | 1 |
| 1 | 0 | 0 | Χ | Χ | Χ | 0 | Χ | Χ | Χ | Χ | 0 |
| 1 | 0 | 0 | Χ | Χ | Χ | 1 | Χ | Χ | Χ | Χ | 1 |
| 1 | 0 | 1 | Χ | Χ | 0 | Χ | Χ | Χ | Χ | Χ | 0 |
| 1 | 0 | 1 | Χ | Χ | 1 | Χ | Χ | Χ | Χ | Χ | 1 |
| 1 | 1 | 0 | Χ | 0 | Χ | Χ | Χ | Χ | Χ | Χ | 0 |
| 1 | 1 | 0 | Χ | 1 | Χ | Χ | Χ | Χ | Χ | Χ | 1 |
| 1 | 1 | 1 | 0 | Χ | Χ | Χ | Χ | Χ | Χ | Χ | 0 |
| 1 | 1 | 1 | 1 | Χ | Χ | Χ | Χ | Χ | Χ | Χ | 1 |

デマルチプレクサ


デマルチプレクサ

- マルチプレクサと反対の機能を持つ組み合わせ回路.
- ▶ n本の選択(制御)線によって, 2ⁿ本の出力の中から1つの出力を選択して, その出力のみに, 入力信号を出力する.
- 1つの入力と、2ⁿ=m本の出力を持つデマルチプレクサを、「1×mデマルチプレクサ」という。
- なお、デマルチプレクサのことを、データ分配器ともいう。
- 【例】 1×8デマルチプレクサ (真理値表は省略)



▶ 問題4

右に示す2×1マルチプレクサの 真理値表を完成させよ。




| D_0 | D_1 | S | S' | M_0 | M_1 | Q |
|-------|-------|---|----|-------|-------|---|
| 0 | 0 | 0 | | | | |
| 0 | 1 | 0 | | | | |
| 1 | 0 | 0 | | | | |
| 1 | 1 | 0 | | | | |
| 0 | 0 | 1 | | | | |
| 0 | 1 | 1 | | | | |
| 1 | 0 | 1 | | | | |
| 1 | 1 | 1 | | | | |

デコーダ

▶ デコーダ

- ▶ コードの解読(復号化, デコード)を行う機能を持つ組み合わせ回路.
- 入力ビットパターンに対応する出力だけを1とし、残りすべての出力を0とする。
- n入力と、2ⁿ=m出力を持つデコーダを、「n×mデコーダ」という。
- ▶【例】 n=2の場合 2×4デコーダ




| D_1 | D_0 | Q_3 | Q_2 | Q_1 | Q_0 |
|-------|-------|-------|-------|-------|-------|
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |

エンコーダ

エンコーダ

- デコーダの反対の機能(符号化,エンコード)を持つ組み合わせ回路.
- 複数入力の中の1つの入力だけが1となり、1になった入力に対応する 出力ビットパターンを生成する。
- ▶ 2ⁿ=m入力と, n出力を持つエンコーダを, 「m×nエンコーダ」という.
- ▶【例】 n=2の場合 4×2エンコーダ




| D_3 | D_2 | D_1 | D_0 | Q_1 | Q_0 |
|-------|-------|-------|-------|-------|-------|
| 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 |

コンパレータ


コンパレータ

- XOR素子あるいはXNOR素子を複数個ならべて構成したデータ比較 回路.
- 等しいか等しくないかを判定するコンパレータ(以下の例を参照), 等しいか等しくないかだけではなく大小比較の可能なコンパレータなどがある.

【例】 4ビットコンパレータ



- ▶ 問題5
 - ▶ 右に示す1ビット大小比較器の真理値表を完成させよ



| D_0 | D_1 | М | Р | Q | R |
|-------|-------|---|---|---|---|
| 0 | 0 | | | | |
| 0 | 1 | | | | |
| 1 | 0 | | | | |
| 1 | 1 | | | | |