## Vitis Vision Libraryを用いた画像処理の ハードウェア実装と性能評価

指導教員 高橋 寛 教授 甲斐 博 准教授 王森レイ 講師

令和5年1月20日提出

愛媛大学工学部工学科 応用情報工学コース 計算機/ソフトウェアシステム研究室

西川 竜矢

# 目 次

第1章	序論	4
1.1	研究背景	4
1.2	論文の構成	5
第2章	準備	6
2.1	画像処理	6
	2.1.1 物体検出	6
	2.1.2 物体検出の詳細	6
	2.1.3 OpenCV	7
2.2	FPGA	7
	2.2.1 FPGA 概要	7
	2.2.2 Ultra96v2	8
2.3	ハードウェアアクセラレーション	8
第3章	エッジ AI プラットフォーム開発	9
3.1	Vitis プラットフォーム概要	9
3.2	Vitis プラットフォーム開発環境とツール	9
3.3	Vitis プラットフォーム作成	10
	3.3.1 HW(Hardware) Component	10
	3.3.2 SW(Software) Component	13
	3.3.3 Vitis Target Platform	15
3.4	Vitis Vision Library	16
第4章	アプリケーションの実装	17
4.1	アプリケーション作成 (PS)	17
4.2	アプリケーション作成 (PS+PL)	18

第5章	評価実	験	19
5.1	実験準	備	19
	5.1.1	データセット	19
	5.1.2	SD_Card の作成	20
	5.1.3	実験環境の構築	21
5.2	アプリ	ケーションの実行	21
	5.2.1	アプリケーションの実行 (PS)	21
	5.2.2	アプリケーションの実行 (PS+PL)	21
5.3	実験結	果	22
第6章	考察		23
第7章	あとが	ੇ ਰੱ	24
謝辞			<b>2</b> 5
参考文南	‡		25

## 第1章 序論

#### 1.1 研究背景

近年、日常生活を送るうえで多くの場面で IoT が活用されている。また、エッジ AI の登場により、IoT 機器における処理全体に要する時間の短縮に成功している。その中でも、自動車の歩行者検知や製造業における外観検査などに使われている技術に物体検出がある。物体検出には高いリアルタイム性が求められているが、IoT 機器におけるエッジデバイスは推論モデルの学習環境に用いられる PC と比較すると CPU 性能やメモリ容量といったリソースが劣る。こうした現状から、限られたリソースの中で、処理速度やリソース使用量などのパフォーマンスをどれだけ向上させられるかが課題となっている。

物体検出の流れとしてはじめに入力画像に対する前処理を行い,ここで整形された画像データを用いて推論処理を行う.これらの工程において,入力画像に対する前処理よりも,推論処理の方が処理に要する時間が大きくなる.そのため,前処理に対する高速化の研究よりも推論処理に対する高速化の研究の方が盛んである.推論処理に対する高速化手法 [1] は,主流な方法である量子化をはじめ,レイヤフュージョン,デバイス最適化,マルチスレッド化などさまざまである.今後さらに推論処理の高速化が進んでくると,高速化された推論処理に対して,その前に処理速度の遅い前処理の工程が入ってくるため,折角高速化した推論処理のパフォーマンスを最大限に発揮できなくなってしまう恐れがある.

加えて、エッジコンピューティングにおいて注目すべきはそのエッジデバイスである. FPGA (Field Programmable Gate Array) は、コンピュータをはじめ通信機器やプリンタなど多くのエッジデバイスに搭載され用いられている。その大きな特徴として現場で論理回路の構成を書き換え可能である点が挙げられる。また、FPGA は大量のデータを高速に処理し、さらに消費電力が低いという利点がある。

以上の点から、本研究では、物体検出におけるリアルタイム性を課題として取り上げ、入力画像に対する前処理を高速化することを目的とする。目的達成のための方法として FPGA を用いたハードウェアアクセラレーションを用いる。高速化した前処理と、そうでない前処理に対して処理速度の計測を行い、ハードウェアアクセラレーションによりどの程度処理時

1.2. 論文の構成 第1章 序論

間を短縮できたかを検証する.

## 1.2 論文の構成

※全体が完成したら書きます.

## 第2章 準備

本章では、この論文を読むにあたって理解しておく必要のある予備知識について述べる.

### 2.1 画像処理

#### 2.1.1 物体検出

機械学習を活用して画像に映る特定の物体を検出する技術を物体検出と呼ぶ.物体検出における大まかな流れを図 2.1 に示す.




図 2.1: 物体検出の流れ

物体検出の流れとして、はじめにカメラから入力画像を取得する.この画像に対して画像 前処理を行う.この処理は画像データの整形を行い、整形したデータを推論モデルに渡す. 整形された画像データを受け取った推論モデルは推論処理を行い、推論結果を出力する.こ うした流れで物体検出技術は実現されており、製造業や自動車分野、さらには医療分野など 幅広い分野で利用されている.

#### 2.1.2 物体検出の詳細

本研究における物体検出の詳細について示す.本研究では推論モデルに、YOLOv3 tiny および YOLOv4 を想定しており、入力画像に対する前処理はリサイズを行う.

2.2. FPGA 第 2 章 準備




図 2.2: リサイズ

図 2.2 にリサイズの工程を示した.入力画像のサイズを横:X,縦:Y に対してリサイズ後のサイズは 416px の正方形である.

#### 2.1.3 OpenCV

OpenCV とは Open Source Computer Vision Library の略称で、Intel が開発した画像・動画に関する処理機能をまとめたオープンソースのライブラリである。OpenCV の持つ機能 [2] を以下に列挙する。

- 画像の入出力
- 画像の前処理
- 画像内のオブジェクト検出
- 画像への描写処理
- Deep Learning

### 2.2 FPGA

### 2.2.1 FPGA 概要

FPGA は Field Programmable Gate Array の略称であり、日本語に直訳すると「現場で構成可能なゲートアレイ」となる.ここで、FPGA 上には論理ゲートやトランジスタなどのハードウェアの構成に必要なパーツが搭載されている.それらのパーツを必要に応じて配線で繋ぎ合わせることで専用ハードウェアを構成することができる.このような専用ハードウェアの設計手法を「ゲートアレイ」と呼ぶ.また、FPGA の他にも専用ハードウェアを設

計することのできるデバイスとして ASIC(Application Specific Integrated Circuit) がある. しかしこちらの ASIC では、一度製造してしまったハードウェアは、製造後にその構成を変更することができない.一方で FPGA は「現場で構成可能」という表現からもわかる通り、何度でもその構成を組み直すことが可能である.以上より、FPGA は、日々最適化されていくシステムの中で、そのハードウェア構成を常に更新し続けられる点から高い柔軟性を持っている.

#### 2.2.2 Ultra96v2

本研究で扱う FPGA ボード. Ultra96v2 に搭載されている Zynq UltraScale+ MPSoC [3] は、プロセッサと FPGA を 1 チップに搭載しており、機能を以下に述べる.

- 高性能かつ大容量プログラムロジックを利用した高帯域な信号・画像処理
- Cortex-A53 アプリケーションプロセッサで余裕のあるシステム(OS/GUI) プロセス処理実行
- Cortex-R5でタイミングクリティカルなリアルタイム処理をプログラムロジックと連携処理

以上の機能を持つことからも、自動車、医療、製造業、放送、通信などの幅広い分野で利用されている.

### 2.3 ハードウェアアクセラレーション

ここでは、ハードウェアアクセラレーション [4] の概要を示す。CPU(PS:Processing System) は複雑な制御に優れているが、膨大なデータ処理を必要とするアプリケーションには最適とは限らない。こうした課題を抱えているアプリケーションに対して、アプリケーション内の大量の演算処理が必要な部分を切り離し、その処理のために構成した専用ハードウェア (PL:Programmable Logic) で処理を行うことで高速化を図る手法のことをハードウェアクセラレーションと呼ぶ。

本研究では、物体検出における前処理に対してハードウェアアクセラレーションをすることで、処理の高速化を図る.

## 第3章 エッジAIプラットフォーム開発

本章ではハードウェアアクセラレーションアプリケーション開発を円滑に進めるためのプ ラットフォームについて述べる.

### 3.1 Vitis プラットフォーム概要

Vitis プラットフォーム [5] は、FPGA ボード上で動作するハードウェアやソフトウェアの基となるアーキテクチャを定義する。この Vitis プラットフォームは FPGA 上で PL(Programmable Logic) を用いて動作するアプリケーションのために作成する。また、一つの Vitis プラットフォーム上で複数のアプリケーションを作成することが可能である。そのため、FPGA のハードウェア構成や OS の起動イメージを一から作成する必要が無くなる。

本研究では、アプリケーション開発を円滑に進めるために Vitis プラットフォームを作成し、そのプラットフォーム上で画像処理用アプリケーションを作成する.

### 3.2 Vitis プラットフォーム開発環境とツール

ここでは Vitis プラットフォーム開発のための環境および使用するツールについて述べる.

- Ubuntu18.04.3 LTS・・・ 開発用 PC の OS は Ubuntu を用いた。 開発ツールである Vivado, PetaLinux, Vitis のバージョンに対応させて Ubuntu のバージョンは 18.04 を採用している。
- Vivado-v2019.2 ··· Xilinx 社が提供するハードウェア設計ツール.
- PetaLinux-v2019.2 · · · Xilinx 社が Yocto Project をベースとして Zynq シリーズ用にカスタマイズした Linux ディストリビューションの構築を行うためのフレームワーク. 組み込みシステム向け Linux をカスタマイズ, ビルド, およびデプロイするために必要なモノを全て提供する. 本研究で用いる Ultra96v2 ボードに搭載されている Zynq UltraScale+ MPSoC を含める多くのデバイスに対して Linux システムの開発を容易にする.

• Vitis-v2019.2 ··· Xilinx 社が提供する Vitis 統合ソフトウェアプラットフォーム. FPGA 開発で用いるプラットフォームおよびアプリケーションの作成が可能.

### 3.3 Vitis プラットフォーム作成

ここでは、FPGA ボードで実行するアプリケーション開発の基盤となる Vitis プラットフォームの作成手順について述べる.





図 3.1: Vitis プラットフォーム作成フロー

図 3.1 はプラットフォーム作成フローを示している. はじめに Vivado を用いてハードウェアの構成を行い, XSA ファイルとして出力する. この工程を HW(Hardware) Component とする. Ultra96v2 上で LinuxOS を起動するためのファイル群を Boot image, ヘッダやライブラリが格納されている root ディレクトリを sysroot と表す. Petalinux を用いてこれらを作成する工程を SW(Software) Component とする. 最後に HW Component と SW Component の成果物を Vitis で読み込みまとめることで Vitis プラットフォームを作成する. この工程を Vitis Target Platform とする. ここで示した開発フローを, Xilinx 提供のユーザガイド [6] を参考にして実行する.

#### 3.3.1 HW(Hardware) Component

ここではハードウェアの構成を行う. Vivado を起動し、プロジェクト名を u96v2 とした. はじめに、BlockDesign と呼ばれる回路の設計を行う. 図 3.2 に作成した BlockDesign を示す.



☑ 3.2: HW BlockDesign

図 3.2 中の配線によって繋がれているブロックの部分を IP(Intellectual Property) と呼び、このブロックは既に設計された回路モジュールを表している. Ultra96v2 ボードには Zynq UltraScale+ MPSoC と呼ばれる IP が搭載されている. この IP は PS(Processing System) と PL(Programmable Logic) の部分に分かれており、他の IP に対してクロックとリセットの供給を行う. 作成した BlockDesign では、Zynq UltraScale+ MPSoC の出力クロックと 出力リセットを Clking Wizard に供給する. Clocking Wizard は PL 部分にクロックの供給を行い、その出力周波数を指定することができる. Clocking Wizard のクロック出力数は Processor System Reset の数に合わせて 5 つに指定する. また Processor System Reset へのリセット入力は Zynq UltraScale+ MPSoC の出力リセットから供給する. 図 3.2 に示した BlockDesign における IP の種類、IP の名称、IP の入出力についてを表 3.1 に示す.

表 3.1: BlockDesign における IP

Zynq UltraScale+ MPSoC         zynq_ultra_ps_e_0         dout[0:0]         pl_resetn0           Concat         xlconcat_0         pl_resetn0         clk_out1           Clocking Wizard         clk_wiz_0         pl_resetn0         clk_out2           Locking Wizard         clk_wiz_0         pl_resetn0         clk_out3           Locking Wizard         clk_wiz_0         pl_resetn0         clk_out4           Locking Wizard         clk_out4         clk_out4           Locking Wizard         clk_out4         clk_out4           Locking Wizard         clk_out4         clk_out4           Locked         pl_resetn0         pl_resetn0           Processor System Reset         proc_sys_reset_2         clk_out3         clk_out4           Processor System Reset         proc_sys_reset_2         clk_out4         clk_out4           Processor System Reset         proc_sys_reset_3         clk_out4         clk_out4           Processor System Reset         pl_resetn0         clk_out5         clk_out5           Processor System Reset         pl_resetn0         clk_out5         clk_out5         clk_out5	IP 種類	IP 名称	入力	出力
Concat         xlconcat_0         dout[0:0]           Clocking Wizard         clk_wiz_0         pl_resetn0         clk_out2           pl_clk0         clk_out3         clk_out3           clk_out4         clk_out5         clk_out5           locked         pl_resetn0         clk_out2           Processor System Reset         proc_sys_reset_1         clk_out2           locked         pl_resetn0         clk_out3           Processor System Reset         proc_sys_reset_2         clk_out3           locked         pl_resetn0         clk_out4           Processor System Reset         proc_sys_reset_3         clk_out4           locked         pl_resetn0         clk_out4           locked         pl_resetn0         clk_out4           locked         pl_resetn0         clk_out4           locked         pl_resetn0         clk_out5           Processor System Reset         proc_sys_reset_4         clk_out5           locked         locked         clk_out5	Zynq UltraScale+ MPSoC	zynq_ultra_ps_e_0	dout[0:0]	pl_resetn0
Clocking Wizard         clk_wiz_0         pl_resetn0         clk_out1           pl_clk0         clk_out2         clk_out3           clk_out4         clk_out4         clk_out5           clk_out5         locked           Processor System Reset         proc_sys_reset_0         clk_out1           locked         pl_resetn0           Processor System Reset         proc_sys_reset_1         clk_out2           locked         pl_resetn0           Processor System Reset         proc_sys_reset_2         clk_out3           locked         pl_resetn0           Processor System Reset         proc_sys_reset_3         clk_out4           locked         pl_resetn0           Processor System Reset         proc_sys_reset_3         clk_out4           locked         pl_resetn0   Processor System Reset  Processor System Reset  proc_sys_reset_4         clk_out5				$pl_clk0$
Pl.clk0   clk_out2   clk_out3   clk_out4   clk_out5   clk_out5   locked     Processor System Reset   proc_sys_reset_0   clk_out1   locked   pl_resetn0   pl_resetn0   locked   pl_resetn0     Processor System Reset   proc_sys_reset_1   clk_out2   locked   pl_resetn0   locked   pl_resetn0   locked   pl_resetn0   pl_resetn0   locked   l	Concat	xlconcat_0		dout[0:0]
Clk_out4   Clk_out5   Clk_out6   Clk_out7   Clk_out7   Clk_out8   Clk_out8	Clocking Wizard	$clk\_wiz\_0$	pl_resetn0	$clk\_out1$
Clk_out4   Clk_out5   Clk_out5   Clk_out5   Clk_out6     Processor System Reset			$pl\_clk0$	$clk\_out2$
Clk_out5				${\it clk\_out3}$
Processor System Reset proc_sys_reset_0 clk_out1 locked pl_resetn0  Processor System Reset proc_sys_reset_1 clk_out2 locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked				${\it clk\_out4}$
Processor System Reset proc_sys_reset_0 clk_out1 locked pl_resetn0  Processor System Reset proc_sys_reset_1 clk_out2 locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked				$clk\_out5$
Processor System Reset proc_sys_reset_1 clk_out2 locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked				locked
Processor System Reset proc_sys_reset_1 clk_out2 locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked	Processor System Reset	$proc\_sys\_reset\_0$	$clk\_out1$	
Processor System Reset proc_sys_reset_1 clk_out2 locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked			locked	
locked pl_resetn0  Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked			pl_resetn0	
Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked	Processor System Reset	$proc\_sys\_reset\_1$	$clk\_out2$	
Processor System Reset proc_sys_reset_2 clk_out3 locked pl_resetn0  Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked			locked	
Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked			pl_resetn0	
Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked	Processor System Reset	$proc\_sys\_reset\_2$	$clk\_out3$	
Processor System Reset proc_sys_reset_3 clk_out4 locked pl_resetn0  Processor System Reset proc_sys_reset_4 clk_out5 locked			locked	
Processor System Reset proc_sys_reset_4 clk_out5 locked			pl_resetn0	
Processor System Reset proc_sys_reset_4 clk_out5 locked	Processor System Reset	proc_sys_reset_3	clk_out4	
Processor System Reset proc_sys_reset_4 clk_out5 locked			locked	
locked			pl_resetn0	
	Processor System Reset	proc_sys_reset_4	$clk\_out5$	
${ m pl\_resetn0}$			locked	
Pilitosomo			pl_resetn0	

FPGA では FPGA 内部のロジックに供給するクロックを指定する必要がある. その機能 を有している IP が図 3.2 中の Clocking Wizard であり、実際に出力されるクロックの詳細 について表 3.2 に示す.

ポート名	出力周波数 (MHz)	
	要求	実際
clock_out1	100	100
$clock\_out2$	200	200
$clock\_out3$	300	300
$clock\_out4$	400	400
$clock\_out5$	600	600

表 3.2: Clocking Wizard による出力クロック

以上の BlockDesign の作成を終了し,u96v2.xsa というファイル名で保存することでここでの工程は終了する.

#### 3.3.2 SW(Software) Component

この工程ではPetalinux を用いて作業を行う. Petalinux の保持しているツールの中で本研究で用いるのは, petalinux-create, petalinux-config, petalinux-buildである. SW Componentを作成する手順について図 3.3 に示す.




図 3.3: SW Component 作成フロー

はじめに、プロジェクト名を u96v2 として petalinux project の専用ディレクトリを作成する. プロジェクトの作成には petalinux-create ツールを使用する. petalinux project 内でなければ Petalinux の保持するツールが利用できないため、以降はこのディレクトリ内で SW Component の工程を行う.

作成したディレクトリに移動し、petalinux-config ツールを用いて u96v2.xsa からハードウェアコンポーネントの情報のアップデート、Linux カーネルの設定、root ディレクトリの設定の順で行う.

はじめに、ハードウェア情報のアップデートにおける作業を述べる. Ultra96v2 を起動するには、起動用データを SD カードに格納し、それを Ultra96v2 に挿入することで起動させる. ここで、root ディレクトリとして SD カードに格納されるファイルは EXT 型である必要があるため、Root filesystem type を EXT に設定する. 次に、Petalinux のベースは Yocto Project であるため、Yocto の設定でデバッグを有効にする. 最後に UART の設定を行う. Ultra96v2 はシリアル通信における標準入出力を UART1 で行うため、psu\_uart\_1 を指定する. 以上の変更を保存してハードウェア情報のアップデートは終了する.

次に Linux カーネルの設定について述べる. ここではデバイスドライバのサイズをデフォルト値が 254MB だったため 1024MB に変更した.

加えて、Petalinux プロジェクトの中に user-rootfsconfig というファイルがある. これは root ファイルシステムに含めるパッケージを管理する. ここで、ホストとアクセラレータ の通信を容易にするソフトウェアインターフェイスである XRT(Xilinx Runtime Library)、Linux カーネルドライバである zocl、複数の異なる計算用リソースを併用するために用いる OpenCL、画像処理ライブラリである OpenCV の項目を user-rootfsconfig に追加する. ここで追加した zocl ドライバをデバイスツリーに含める必要がある. デバイスツリーは system-user.dtsi というファイルに記述されているため、このファイルを編集して zocl を追加した.

最後に root ディレクトリの設定を行う. ここでは作成したアプリケーションを動かすために必要となるライブラリを有効にする. 具体的には gcc ランタイムの C++, Python3, OpenCV, user package を有効にする. 以上で Petalinux-config ツールを用いた設定を終了する.

最後に、設定した PetaLinux プロジェクトの内容を参照して Ultra96v2 上で動作する LinuxOS の起動イメージおよび sysroot の生成を行う. この作業は petalinux-build ツールを用いる. ここでは複数のファイルが生成されるが、その中に sdk.sh というファイルがある. これは自己解凍ファイルであり、このファイルを実行し、自己解凍することで sysroot ディレクトリが生成される. ここまで、LinuxOS を起動するためのコンポーネントを作成してきた. これらのコンポーネント構造をまとめるファイルが必要である. そのファイル名をlinux.bif として作成する. 以下に SW Component における成果物のうち、後の Vitis Target

Platform の作成で用いるファイルおよびディレクトリを列挙する.

- bl31.elf
- image.ub
- pmufw.elf
- u-boot.elf
- $\bullet \ \ zynqmp\_fsbl.elf$
- system.dtb
- boot.scr
- linux.bif
- sysroot

新たに boot という名前のディレクトリを作成し、上記の生成物の内、bl31.elf、image.ub、pmufw.elf、u-boot.elf、zynqmp\_fsbl.elf、system.dtb、boot.scr を格納してまとめて管理する.

#### 3.3.3 Vitis Target Platform

HW Component と SW Component の工程で得られた成果物と Vitis ツールを用いて Vitis Target Platform の作成を行う. 設定項目と設定内容を表 3.3 に示す.

表 3.3: Vitis Target Platform 初期設定

項目	内容
XSA_file	u96v2.xsa
OS	Linux
Processor	$psu\_cortexa53$
Bif file	linux.bif
Boot Component Directory	boot
Linux Image Directory	boot
Sysroot Directory	sysroot/aarch64-xilinx-linux

表 3.3 の設定内容について記述する. Vitis を起動後, HW Component で示した XSA ファイルを選択して, Platform Project を作成する. Domein 設定を開き, OS を Linux, Processor

を psu\_cortexa53 に指定する. 加えて Bif ファイルを linux.bif, Boot Components Directory および Linux Image Directory を SW Component の工程でまとめた boot ディレクトリ, Sysroot Directory に sysroots/aarch64-xilinx-linux ディレクトリを指定した. 以上の設定後, Vitis ツール上でビルドボタンを押すことで, 設定内容をまとめて Vitis Target Platform として出力される. ここで作成したプラットフォームが格納されているディレクトリ名を u96v2\_pfm とした. ここで作成した Vitis Target Platform を用いて第4章のアプリケーション開発を行う.

### 3.4 Vitis Vision Library

FPGA 用の画像データ前処理アプリケーションは Vitis というツールで作成するため、Vitis ツール専用のライブラリを用いる必要がある。 Vitis を用いた FPGA アプリケーション開発 に対して Xilinx 社が提供しているライブラリに Vitis アクセラレーションライブラリがある。 このライブラリの一種で、画像処理に対する機能を含んだものが Vitis Vision Library であり、OpenCV の画像処理関数の多くを含んでいる。

## 第4章 アプリケーションの実装

本章では物体検出における画像前処理アプリケーションの作成について述べる. Ultra96v2 のような FPGA ボードには基本的なシステム全体の制御を行う PS(Processing System) 部分と特定の演算処理などに用いられる PL(Programmable Logic) 部分が存在する. 本研究では、PS のみを利用して処理を行うアプリケーションと PS に加えて PL を用いて処理を行うアプリケーションの作成を行う.

### **4.1** アプリケーション作成 (PS)

実行時に PS(Processing System) のみを用いて画像の前処理を行うアプリケーションの作成について述べる. このアプリケーションのソースコードは Python で記述しており,ファイル名を prepro\_PS.py とし以下に示す.

#### プログラム 4.1: prepro\_PS.py

```
import glob
1
2
     import sys
     import time
3
     import cv2
4
     import numpy as np
5
6
7
     re_length = 416
     total = 0
9
     for i in range(600):
10
11
         img = cv2.imread("./mask_before/Mask_" + str(i+1) + ".jpg")
12
13
14
         time_sta = time.time()
15
         h, w = img.shape[:2]
16
17
18
         re_h = re_w = re_length/max(h,w)
19
         img_resize = cv2.resize(img, dsize=None, fx=re_h, fy=re_w)
20
21
```

```
22         time_end = time.time()
23         t = time_end - time_sta
24         total = total + t
25
26     print("time:" + str(total) + "[ms]")
```

prepro\_PS.py の概要を以下に述べる. 1行目から 5行目までは必要なモジュールを利用するための記述である. 7行目の変数 re\_length は入力画像に対してリサイズした後の画像サイズである 416px を定義している. ここでは入力画像の長辺を 416px にリサイズすることを想定しており,リサイズ後も長辺と短辺の大きさの比率は変わらない. 10 行目から 20 行目までの画像処理の部分の説明をする. 前処理を行うサンプル画像の枚数は 600 枚で行ったので 10 行目の range の中は 600 に指定している. 12 行目では opency を利用した入力画像の取得を行っており,続けて 16 行目で入力画像の縦のサイズ:h,横のサイズ:w を取得している. 18 行目では入力画像を変換する倍率の計算を行っており,リサイズ後の長辺サイズである 416px を入力画像の縦,横のピクセルサイズのうち大きい方で除算することにより倍率を計算している. 20 行目の img\_resize には入力画像をリサイズした後の配列を格納する. opency の関数である cv2.resize に対して入力画像 img と 18 行目で計算した倍率である re\_h と re\_w を引数として渡すことでリサイズ処理を行う.

リサイズにかかる処理時間は、変数 total に格納する. リサイズの処理を行う前後で時刻を取得し、その処理時間の計算を行う. 1 枚当たりにかかった処理時間を変数 total に加算していくことで、最終的に 600 枚当たりの処理時間の計測を行っている.

### 4.2 アプリケーション作成 (PS+PL)

PS(Processing System) に加えて PL(Programmable Logic) を用いるアプリケーションの作成は、3章で作成した Vitis Target Platform である u96v2\_pfm を利用して行う. Vitis ツールを起動し、プラットフォームを u96v2\_pfm に指定した. その後サンプルから Vitis Vision Library を選択する. Vitis Vision Library は OpenCV の機能の一部を有しており、それをVitis ツールで利用できる形にカスタマイズされたライブラリである. そのライブラリの中から resize を選択する. 作成したプログラムを以下に示す.

※完成したら書きます

## 第5章 評価実験

本章ではこれまでに作成してきたアプリケーションの実行するまでの実験準備,実行手順, 実験結果について述べる.

### 5.1 実験準備

ここでは Ultra96v2 を起動する前に行う必要のある準備をデータセット, SD\_Card の作成の順に述べる.

#### 5.1.1 データセット

実験に用いるサンプル画像は、Vitis-AI の Ultra96v2 上動作に関する記事 [7] に記載されているマスクを着用している人々の画像データセットである Mask Dataset [8] を利用した。このデータセットの内、600 枚の画像に対して前処理プログラムを実行する。サンプル画像の例を図 5.1 に示す。



☑ 5.1: Mask Dataset Sample Picture

5.1. 実験準備 第5章 評価実験

#### SD\_Card の作成 5.1.2

Ultra96v2 は OS の起動イメージと root ディレクトリを一つの SD カード内の異なるパー ティションに格納する必要がある. そのため、MicroSD カードを2つのパーティションに分 割する. 分割の概要について表 5.1 に示す.

表 5.1: MicroSD のパーアィション分割		
項目	第1パーティション	第 2 パーティション
名称	boot	rootfs
ファイルシステム	FAT32	ext4
サイズ	4GB	28GB

CD ON FINE ・・ハノ大虫ロ

表 5.1 のように, 第 1 パーティションの名称を boot, ファイルシステムは FAT32, サイ ズは 4GB に指定した. 続いて, 第2パーティションの名称は rootfs, ファイルシステムは ext4, サイズは 28GB に指定した. 名称はそれぞれの格納するファイルを表している. また, Ultra96v2 には Zynq UltraScale+ MPSoC と呼ばれるデバイスが搭載されている. このデ バイスは FAT ファイルシステムにある起動用ファイルを呼び出すことで起動する. サイズ は、格納するファイルのサイズに合わせて指定してある.次に、作成したデータの書き込み について図5.2に示す.




図 5.2: SD カードへのデータ格納

第1パーティションである boot には図 5.2 に示している 10 種類ののファイルを書き込む.

第 2 パーティションである rootfs には Linux システムの root ファイルを書き込む. 同時に,作成した Ultra96v2 上のデバイスのうち,PS(Processing System) のみで処理を行う画像処理アプリケーションと実験に用いるサンプル画像のデータセットもこの第 2 パーティションに書き込む.

#### 5.1.3 実験環境の構築

ここでは Ultra96v2 を起動し、これまで作成してきたアプリケーションを実行する前に やっておく必要のある環境構築について述べる.

必要なファイルの書き込みが完了したので、MicroSD カードを Ultra96v2 に挿入し、PC とシリアル通信を行う。シリアル通信用ツールである gtkterm を起動し、設定画面を開き、ポートを/dev/ttyUSB1 に、ボーレートを 115200 に指定した。Ultra96v2 の起動ボタンを押すと、Linux カーネルが起動する。最初に、Ultra96v2 の Wi-Fi 設定を行う。設定が完了したら、PS(Processing System)のみを用いて画像処理を行うアプリケーションのために、Python 用の OpenCV をダウンロードする。Python3で cv2 をインポートできることを確認した。

### 5.2 アプリケーションの実行

ここでは作成したアプリケーションを実際にUltra96v2上で実行した手順について述べる.

### 5.2.1 アプリケーションの実行 (PS)

作成した  $PS(Processing\ System)$  のみを用いて画像処理を行うアプリケーションを実行する。画像処理アプリケーションである  $prepro\_PS$ .py とサンプル画像が格納されている  $mask\_$  before ディレクトリのあるディレクトリで以下のコマンドを実行した。

python3 prepro\_PS.py

#### 5.2.2 アプリケーションの実行 (PS+PL)

※実行したら書きます.

5.3. 実験結果 第5章 評価実験

## 5.3 実験結果

※結果出たら書きます.

## 第6章 考察

本章では、ハードウェア実装した前処理の性能に対する考察と、本研究の今後の展望についての考察を述べる.

まず、ハードウェア実装した前処理の性能に対する考察を述べる. ※実験終わったら書きます

次に、本研究の今後の展望について考察を述べる。本研究では、物体検出における前処理の部分の中でも、特にリサイズの処理に対して焦点を当てた。しかし実際の前処理では、リサイズだけの処理をするわけではなく、正規化などの他の処理も行う、この前処理は推論モデルによってまちまちである。そのため、リサイズ以外の前処理についてもハードウェア実装をすることで高速化できると考える。また、エッジコンピューティングにおける速度以外の課題であるリソースの使用率や消費電力の項目についてもハードウェア化することでどのような変化をもたらすか検証する必要がある。加えて、ハードウェア実装した前処理を、物体検出に組み込み、前処理から推論処理までの物体検出全体の処理速度にどの程度影響を及ぼすのかも検証する必要がある。

## 第7章 あとがき

本研究では、物体検出におけるリアルタイム性を課題として取り上げ、前処理を高速化することを目的とした。この目的を成し遂げるため、前処理の部分をハードウェア実装することを目標とした。本研究を進めるにあたって、はじめに開発ツールである Vivado、Petalinux、Vitis の使用方法について学習を行った。その後、プラットフォームの作成、アプリケーションの作成、FPGA ボードでの実験、性能評価の順で実行した。

本研究の結果※実験終わったら書きます

しかし、ハードウェア実装できた物体検出における画像処理はリサイズ処理のみであり、 さらに高速化を図るためには、その他の前処理についてもハードウェア実装する必要がある。 加えてエッジデバイスにおけるリアルタイム性以外の課題であるリソース使用率や消費電力 については検証できていないのため、これらの項目についても検証する必要がある。

以上を今後の課題とし、解決することでエッジデバイスにおける物体検出のリアルタイム性向上につながると考える.

## 謝辞

本研究,論文作成を進めるにあたり,御懇篤な御指導,御鞭撻を賜りました本学高橋寛教 授ならびに甲斐博准教授,王森レイ講師に深く御礼申し上げます.

また、審査頂いた本学甲斐博准教授、遠藤慶一准教授ならびに宇戸寿幸准教授に深く御礼 申し上げます.

最後に、多大な御協力と貴重な御助言を頂いた計算機/ソフトウェアシステム研究室の諸氏に厚く御礼申し上げます。

## 参考文献

[1] 小西祥之, 国宗大介, 西田芳隆, ミラクシアエッジテクノロジー株式会社, 2021,

"物体検出におけるエッジ環境での推論高速化と精度上昇",

https://www.jstage.jst.go.jp/article/pjsai/JSAI2021/0/JSAI2021\_3I4GS7a02/\_pdf/-char/ja,

(参照 2023-01-19)

[2] ケイエイブル株式会社,

"初めての Open CV(画像処理ライブラリ)ガイド"

https://www.klv.co.jp/corner/python-opencv-what-is-opencv.html, (参照 2023-01-19)

[3] AVNET,

"Ultra96 開発ボードで Xilinx Zynq UltraScale+ MPSoC を手軽に評価", https://www.avnet.com/wps/portal/japan/products/product-highlights/ultra96/,

(参照 2023-01-19)

[4] Xilinx,

"アクセラレーションコンピューティングとは何か. そしてなぜ必要なのか", https://japan.xilinx.com/applications/adaptive-computing/what-is-accelerated-computing-and-why-is-it-important.html,

(参照 2023-01-29)

[5] Xilinx,

"Vitis 統合ソフトウェアプラットフォーム、プラットフォームベースフロー", https://japan.xilinx.com/products/design-tools/vitis/vitis-platform.

 $\mathtt{html},$ 

(参照 2023-01-19)

[6] Xilinx,

"Vitis 統合ソフトウェアプラットフォームの資料:エンベデッドソフトウェア開発", 2020-06-24,

https://docs.xilinx.com/r/2020.1-日本語/ug1400-vitis-embedded, (参照 2023-01-18)

[7] Qiita,

"Vitis-AI v1.4 on Ultra<br/>96v2",  $\,$ 

2021-11-06,

url https://qiita.com/lp6m/items/4117a3bab185afedfd5f,

(参照 2023-01-19)

[8] Google Drive,

"Mask\_Dataset",

2020-02-26,

 $\label{lem:comditive} url https://drive.google.com/drive/folders/1aAXDTl5kMPKAHE08WKGP2PifIdc21-ZG,$ 

(参照 2023-01-19)