



Experiência 7

Semáforos de Trânsito I

Disciplina: PCS 3335 – Laboratório Digital A	
Prof.: Bruno Albertini	Data: 30/04/2020 25/06/2020
Turma: 10	Bancada: B4
Membros:	
10696510 Antonio Nigro Zamur	
11027484 Guilherme Akira Alves dos Santos	

1. Introdução

Por meio de uma lógica sequencial e uma lógica combinatória, nessa experiência irá se estruturar um sistema de semáforos de trânsito.

2. Objetivo

Essa atividade visa praticar os conceitos de fluxo de dados, unidade de controle, máquina de estados e diagrama de transição de estados enquanto é desenvolvido um projeto de sistema digital.

3. Planejamento

a. Projeto


i. Descrição Funcional

Tabela 1 - Tabela verdade para o bloco de lógica combinatória

Dec	Q_2	Q_1	Q_0	VMa	AMa	VDa	VMb	AMb	VDb
0	0	0	0	0	0	1	1	0	0
1	0	0	1	0	1	0	1	0	0
2	0	1	0	1	0	0	0	1	0
3	0	1	1	1	0	0	0	0	1
4	1	0	0	0	0	0	0	0	0
5	1	0	1	X	X	X	X	X	X
6	1	1	0	0	1	0	0	1	0
7	1	1	1	X	X	X	X	X	X


ii. Diagrama de Blocos

Figura 1 - Transição de estados da unidade de controle:



iii. Diagrama Lógico

Figura 2 - Diagrama Lógico do circuito combinatório



Pos	Comp	Vcc	GND
U1	74138	16	8
U2x	7400	14	7
U3x	7404	14	7

Disciplina: PCS 3335 - Laboratório Digital A
 Prof: Bruno Albertini Data: 30/04/2020
 Projeto: Lógica Combinatória (Semáforos 1)
 Turma: 10 Bancada: B4
 Membros:
 10696510 Antonio Nigro Zamur
 11027484 Guilherme Akira Alves dos Santos

Figura 3 - Código VHDL da lógica sequencial

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4
5  entity logica_sequencial is
6  generic(
7      short_delay : integer := 5; -- valor em segundos
8      long_delay  : integer := 60 -- valor em segundos
9  );
10 port(
11     pva, pvb, noturno, reset: in std_logic;
12     clock: in std_logic;
13     q: out std_logic_vector (2 downto 0)
14 );
15 end logica_sequencial;
16
17 architecture arch_sequencial of logica_sequencial is
18     signal troca_dia : std_logic := '0';
19     signal Eatual : std_logic_vector (2 downto 0) := "000";
20     signal seg_count : integer range 0 to 60 := 0;
21
22 begin
23     Counter: process (reset, clock, noturno, Eatual, pva, pvb) is
24     begin
25         -- reset assíncrono
26         if reset = '1' then
27             Eatual <= "100";
28             seg_count <= 0;
29
30         -- suspende contagem de tempo quando sem carro em uma via
31         elsif noturno = '0' and pva = '0' and Eatual = "011" then
32             seg_count <= 0;
33
34         elsif noturno = '0' and pvb = '0' and Eatual = "000" then
35             seg_count <= 0;
36
37         -- quando há subida de clock
38         elsif clock'event and clock = '1' then
39             seg_count <= seg_count + 1;
40
41         -- transições noturnas
42         if noturno = '1' and Eatual = "000" then
43             Eatual <= "110";
44             seg_count <= 0;
45         elsif noturno = '1' and Eatual = "110" then
46             Eatual <= "100";
47             seg_count <= 0;
48         elsif noturno = '0' and Eatual = "110" then
49             Eatual <= "000";
50             seg_count <= 0;
51         elsif Eatual = "100" then
52             Eatual <= "110";
53             seg_count <= 0;
54
55         -- transições diurnas
56         elsif seg_count = (short_delay - 1) and Eatual = "001" then
57             Eatual <= "011";
58             seg_count <= 0;
59         elsif seg_count = (short_delay - 1) and Eatual = "010" then
60             Eatual <= "000";
61             seg_count <= 0;
62         elsif seg_count = (long_delay - 1) and Eatual = "000" then
63             Eatual <= "001";
64             seg_count <= 0;
65         elsif seg_count = (long_delay - 1) and Eatual = "011" then
66             Eatual <= "010";
67             seg_count <= 0;
68         end if;
69     end if;
70 end process;
71
72 q <= Eatual;
73 end arch_sequencial;
74

```

Figura 4 - Código VHDL do circuito temporizador

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4
5  entity circuito_temporizador is
6  generic(
7      freq_in : natural := 50E6 -- valor dado em Hertz
8  );
9  port(
10     clock_in, reset: in std_logic;
11     clock_out: out std_logic
12 );
13 end circuito_temporizador;
14
15 architecture arch_temporizador of circuito_temporizador is
16     signal count : natural range 0 to freq_in := 0;
17     signal clock_aux : std_logic := '0';
18
19 begin
20     Counter: process (reset, clock_in) is
21     begin
22         -- reset assíncrono
23         if reset = '1' then
24             count <= 0;
25             clock_aux <= '0';
26
27         -- borda de subida de clock
28         elsif clock_in'event and clock_in = '1' then
29             -- determina a saída do clock
30             if count = (freq_in - 1) then
31                 count <= 0;
32                 clock_aux <= '0';
33             elsif count >= ((freq_in / 2) - 1) then
34                 clock_aux <= '1';
35                 count <= count + 1;
36             else
37                 clock_aux <= '0';
38                 count <= count + 1;
39             end if;
40         end if;
41     end process;
42
43     clock_out <= clock_aux;
44 end arch_temporizador;
```

Figura 5 - Código VHDL da unidade de controle

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4
5  entity unidade_controle is
6  port(
7      reset: in std_logic; -- sinal comum aos modulos
8      pva, pvb, noturno: in std_logic; -- sinais do logica_sequencial
9      clock: in std_logic; -- sinais do circuito_temporizador
10     q: out std_logic_vector (2 downto 0) -- estado
11 );
12 end unidade_controle;
13
14 architecture arch_controle of unidade_controle is
15
16     -- temporizador que converte a freq_in em 1 Hz
17     component circuito_temporizador is
18     generic(
19         freq_in : natural := 50E6 -- valor em Hertz
20     );
21     port(
22         clock_in, reset: in std_logic;
23         clock_out: out std_logic
24     );
25 end component circuito_temporizador;
26
27     -- logica de transicao de estados
28     component logica_sequencial is
29     generic(
30         short_delay : integer := 5; -- valor em segundos
31         long_delay : integer := 60 -- valor em segundos
32     );
33     port(
34         pva, pvb, noturno, reset: in std_logic;
35         clock: in std_logic;
36         q: out std_logic_vector (2 downto 0)
37     );
38 end component logica_sequencial;
39
40     -- sinal auxiliar para o port map
41     signal clock_1hz : std_logic;
42
43 begin
44
45     -- port map do circuito temporizador
46     tempo: circuito_temporizador port map (clock, reset, clock_1hz);
47     -- port map da logica sequencial
48     seq: logica_sequencial port map (pva, pvb, noturno, reset, clock_1hz, q);
49
50 end arch_controle;

```

iv. Simulações

Figura 6 - Carta de tempo circuito combinatório




Figura 7.1 - Carta de tempo circuito sequencial: Ciclo completo




Figura 7.2 - Carta de tempo circuito sequencial: Noturno



Figura 7.3 - Carta de tempo circuito sequencial: PVa e PVb





Figura 8 - Carta de tempo circuito temporizador



b. Estratégias de montagens, testes e depuração

i. Estratégia de Montagem

Para a montagem do bloco de lógica combinatória, seguiremos conforme a Figura 2, ligando o bloco de lógica sequencial nos inputs do decodificador e depois conectando as portas NAND e NOT. Posteriormente serão conectados os correspondentes LEDs.

O código unidade_controle será sintetizado e carregado na placa FPGA. Os sinais de entrada serão ligados aos devidos pinos assertados na Tabela 2. E os pinos de saída da FPGA serão ligados à entrada do bloco combinatório previamente montado.

Tabela 2 - Tabela de pinagem unidade_controle

Variável	Tipo	Porta	Pinagem
Clock	Input	CLOCK_50	PIN_M9
Reset	Input	SW0	PIN_U13
Noturno	Input	SW1	PIN_V13
PVa	Input	SW2	PIN_T13
PVb	Input	SW3	PIN_T12
semaforos[0]	Output	LEDR0	PIN_AA2
semaforos[1]	Output	LEDR1	PIN_AA1
semaforos[2]	Output	LEDR2	PIN_W2
semaforos[3]	Output	LEDR3	PIN_Y3
semaforos[4]	Output	LEDR4	PIN_N2
semaforos[5]	Output	LEDR5	PIN_N1

ii. Testes e Depuração

Para testar o bloco de lógica combinatória, serão averiguados os valores das saídas do decodificador. Comprovado seu funcionamento, serão posicionadas as portas NAND e em seguida estas serão testadas. O mesmo se aplica para a disposição das portas NOT.

Após confirmado o funcionamento dos componentes, serão conectados *switches* às entradas do decodificador. Com estes, ao chaveá-los, será

comparado o resultado obtido com a tabela verdade esperada (vide Tabela 1).

Em seguida, ao acoplar o circuito da FPGA ao circuito combinatório, serão testados alguns cenários que se assemelham a uma situação da vida real, conferindo se o resultado do circuito remete ao esperado.

4. Relatório

- a. Resultados obtidos
- b. Pontos positivos e negativos
- c. Lições aprendidas

Desafio

Referências

Apostilas e documentos de apoio do site ~/labdig do PCS.
Apostilas disponíveis na plataforma e-Disciplinas.
Tópicos da disciplina Sistemas Digitais 1.