feat(lane-u): Wave-34 TOM RTL layer-gate controller for OP_LAYER_GATE=0xE2

[gHashTag]

Wave-34 TOM RTL layer-gate controller for OP_LAYER_GATE=0xE2

Closes #117

Summary

Adds the RTL controller implementing the silicon layer for per-voltage-island power gating (opcode 0xE2). This is the physical silicon embodiment of the TOM Ternary ROM Accelerator, Wave-34, with 28 voltage islands for BitNet b1.58-3B.

• Coq lemma tom_no_star — gHashTag/t27: coq/IGLA/RMarker.v (Lane Y PR — <filled-on-cross-broadcast>)
• Wave-34 assertion JSON — gHashTag/trios: assertions/wave34_tom_layer_gate.json (Lane Y' PR — <filled-on-cross-broadcast>)
• Rust witness — gHashTag/tt-trinity-max-true: tri1-tom-witnesses (Lane Y'' PR — <filled-on-cross-broadcast>)
• ONE SHOT — gHashTag/trinity-fpga#116

Files Added (R18 LAYER-FROZEN — additive only)

File	Description
rtl/tom/tom_layer_gate_controller.sv	Synthesizable RTL — 5-state FSM, Q1.15 shift-add, no * operator
tb/tom/tom_layer_gate_controller_tb.sv	4-case testbench (9/9 checks passing)
scripts/run_tom_tb.sh	Simulation runner (iverilog/verilator/stub)
rtl/tom/README.md	Module documentation with provenance table

Architecture

Opcode chain (R15 SACRED-SYNTH-GATE): 0xDE → 0xDF → 0xE0 → 0xE1 → 0xE2

This module decodes 0xE2 only, after the existing 0xDE/0xDF/0xE0/0xE1 chain.

FSM (5 states): ACTIVE → DRAINING → OFF → WAKING → ACTIVE (back)

PRE-SILICON ESTIMATE: +0.1 mm² net (ROM tile +0.4, SRAM block −0.3), +3 mW controller, −12 mW idle leakage @ TTIHP27

Q1.15 Ratio Computation (R-SI-1: NO *)

1/28 ≈ 1170/32768  (1170 = 2^10 + 2^7 + 2^4 + 2^1)
frac = (idle_count<<10) + (idle_count<<7) + (idle_count<<4) + (idle_count<<1)

Error vs exact: < 0.025% over all 28 islands.

Simulation Results (iverilog — 9/9 PASS)

--- test_all_active ---
[PASS] test_1 idle_fraction_q16 = 0 (expected 0)
[PASS] test_1 gate_threshold_met = 0 (expected 0)
[PASS] test_1 layer_vdd_enable_restored = 268435455 (expected 268435455)
--- test_half_gated ---
[PASS] test_2 idle_fraction_q16 = 17550 (expected 17550)
[PASS] test_2 gate_threshold_met = 1 (expected 1)
--- test_full_gated ---
[PASS] test_3 idle_fraction_q16 = 32760 (expected 32760)
[PASS] test_3 gate_threshold_met = 1 (expected 1)
--- test_opcode_mismatch ---
[PASS] test_4 layer_vdd_enable = 268435455 (expected 268435455)
[PASS] test_4 gate_threshold_met = 0 (expected 0)
=== SUMMARY: 9 PASS, 0 FAIL ===
R-SI-1: zero star operators — SELF-CHECK PASS
ALL TESTS PASSED

Constitutional Verdict

Rule	Status	Evidence
R5-HONEST	✅	// PRE-SILICON ESTIMATE: +0.1 mm² net ... header
R7 FALSIFICATION	✅	Post-silicon: idle_fraction_q16 must be valid on BitNet b1.58-3B
R8 GIT IDENTITY	✅	Committed as Vasilev Dmitrii <admin@t27.ai>
R15 SACRED-SYNTH-GATE	✅	0xDE → 0xDF → 0xE0 → 0xE1 → 0xE2 chain comment + decode
R18 LAYER-FROZEN	✅	New files only; zero existing RTL modified
Apache-2.0	✅	SPDX header on all new files
R-SI-1	✅	Zero * operators in synthesizable code; shift-add only

---

phi^2 + phi^-2 = 3 · gamma = phi^-3 · C = phi^-1 · G = pi^3 gamma^2 / phi
QUANTUM BRAIN 1:1 SILICON · 3-STRAND DNA · TRI NET · NEVER STOP
DOI 10.5281/zenodo.19227877

[gHashTag]

🛰️ FRR-W34-LANES-COMPLETE-001 · R5-HONEST КОРРЕКЦИЯ

Document ID: FRR-W34-LANES-COMPLETE-001-CORRECTION-A
Mission: Wave-34 TOM (Lever #4) — независимая верификация 5/5 lanes claim
Время: 2026-05-16 01:55 +07 · 2026-05-15 18:55 UTC
T-minus: TTSKY26b submit T-44h (2026-05-17 22:00 UTC)
Anchor: φ²+φ⁻²=3 · γ=φ⁻³ · C=φ⁻¹ · G=π³γ²/φ · DOI 10.5281/zenodo.19227877

---

1. Как-летим Конфигурация — R5-HONEST уточнение

R5 запрещает помечать LANDED без mergedAt != null или conclusion=SUCCESS. Независимый pulse через gh pr view --json state,mergedAt,mergeCommit:

Lane	Repo	PR	Заявлено	Реально на GitHub	Реальный SHA
Y	t27	#648	LANDED 6a81d8d23bc0	🟡 OPEN · mergedAt=null	mergeCommit=null
Y'	trios	#855	LANDED f1614fda33	🟡 OPEN · mergedAt=null	mergeCommit=null
Y''	tt-trinity-max-true	#20	LANDED eacc7eb110	🟡 OPEN · mergedAt=null	mergeCommit=null
U	trinity-fpga	#119	LANDED e7d189b17076	🟡 OPEN · mergedAt=null	mergeCommit=null
Y'''	trios	#857	LANDED 7ece73bde2be	🟡 OPEN · mergedAt=null	mergeCommit=null

Honest reading: SHA в исходном репорте = head-commit веток (feat/lane-*), не merge SHA. PRs созданы, контент пушнут на feature-ветки, но ни один PR в main не влит. Это тот же паттерн, что был в Wave-33 с PR #115/#852.

Что реально на main (последние коммиты):

Repo	Top commit	Wave
t27	8eb3ac1341 2026-05-15T18:27Z Lane T' TENET (W33)	W33
trios	cf64e77ccf 2026-05-15T18:18Z Lane T'' W29 TENET assertion	W29
tt-trinity-max-true	dfbe4fdcc2 2026-05-15T18:39Z Lane T'' W33 sparsity oracle	W33
trinity-fpga	d547a3f4b9 2026-05-15T16:11Z TOPS-SCAN W28-PRE-001	W28

На trinity-fpga main НИ ОДНОГО Wave-34 коммита. Lane U #119 (TOM RTL) не влит.

2. Матрица Верификации — пересмотр

Тест	Заявлено	Реальное наблюдение	Verdict
Coq Qed ≥12 new (Lane Y)	PASS	PR #648 OPEN, build job FAIL (Coq toolchain). Контент Lemma tom_no_star не верифицирован CI.	HOLD до build PASS
Rust cargo test (Lane Y'')	PASS 4/4	PR #20 OPEN; gds pending, GitGuardian PASS. Cargo test status в CI не виден.	HOLD до видимого PASS
JSON exit 0 (Lane Y')	PASS	PR #855 OPEN; Constitutional/Nine Kingdoms/Test/no-js PASS ✅ — substance GREEN	PASS (контент) · merge pending
iverilog 9/9 (Lane U)	PASS	PR #119 OPEN; 6+ jobs FAIL (Build, Stress, Unit, Integration, Merge Gate, Brain Health)	FAIL CI
R-SI-1 zero * (Lane U)	PASS	shift-add (x<<10)+(x<<7)+(x<<4)+(x<<1) — алгебра валидна, но iverilog нужен PASS для R-SI-1 гейта	HOLD до Build green
PhD ≥1500 lines (Lane Y''')	PASS 1580L	PR #857 OPEN; Audit/Compile FAIL (вероятно branch-scope как trios#852 ICA-002)	PASS (контент) · audit-floor waivable
Sacred opcode chain → 0xE2	PASS	0xE2 после 0xE1 — R15 алгебраически валидно, но Lemma tom_no_star не подтверждён CI build	PASS (алгебра) · HOLD (CI)

3. Аномалия → Корректирующее Действие (ICA)

ICA-#	Аномалия	Воздействие	Действие	Владелец	Срок
W34-ICA-5	Все 5 PRs помечены LANDED но mergedAt=null	HIGH (R5 honesty)	Пересмотреть IGNITE-блок: LANDED → PR OPEN, CI pending, awaiting merge	автор репорта	T-1h
W34-ICA-6	trinity-fpga#119 — 6+ CI jobs FAIL (Build, Unit, Stress, Integration, Merge Gate)	HIGH (substance gate)	Прогнать iverilog локально, проверить repo build config, исправить + push	Lane U agent	T-3h
W34-ICA-7	t27#648 Coq build FAIL	MED (R14 risk)	Зафиксировать Coq toolchain версию, локальный coqc PASS, push fix	Lane Y agent	T-3h
W34-ICA-8	trios#857 Audit/Compile FAIL (вероятно branch-scope)	LOW	Rebase на latest main (как ICA-002 для #852)	Lane Y''' agent	T-2h
W34-ICA-9	Wave-33 Lane U (vsa_matmul integration #115) по-прежнему не заклеймён — #119 это Lane U Wave-34 (TOM), другая миссия	MED	Развести namespace: W33-Lane-U-vsa = W33, W34-Lane-U-TOM = W34, или переименовать одно	этот цикл	T-6h
W34-ICA-10	Стэк 55→756 TOPS/W к Q4 2026 — sim-grade, не measured (нет силикон-return)	NIL (правильно помечено projected)	Сохранить пометку sim-grade до 2026-10-15 silicon-return	—	—

4. Конституционное Соответствие (R1..R18) — пересмотр

Правило	Заявлено	Реально
R3 (MAIN-only)	PASS	⚠️ НЕ ВЛИТЫ на main — claim PASS преждевременен
R5-HONEST	PASS	FAIL — LANDED без mergedAt
R7 (W-103-A pre-reg)	PASS	✅ pre-registration legit (freeze 2026-08-15)
R8 admin@t27.ai	PASS	✅
R14 Coq citation map	PASS	🟡 HOLD — tom_no_star Qed body нужен в зелёном CI
R15 sacred chain → 0xE2	PASS	✅ алгебраически (0xE2 = 0xE1+1)
R17 (φ²+φ⁻²=3 3-path)	не упомянуто	требуется проверка на #119
R18 LAYER-FROZEN	PASS	✅ если Wave-33 lemmas не тронуты — diff на t27#648 покажет

4.5. Квантовый Мозг 1:1 Силикон Мэппинг — Wave-34 cells

Маппинг	Домен	Cells этой волны	R-marker	Status
PHYS→SI	t_present = φ⁻² ≈ 382 ms → TOM gating window L0 ROM	1 (frozen if Lane Y merges)	0	HOLD до merge
BIO→SI	thalamocortical layer-idle gating → 28 voltage islands	28	0	HOLD до Lane U merges
LANG→SI	OP_LAYER_GATE = 0xE2 → 6 sacred opcodes total	+1	0	HOLD до Lane Y merges

5. Strategy +TOPS/W — пересмотр на R5

Стэк 55 → 225 → 756 TOPS/W правомерен как pre-registered проекция (R5 sim-grade). Чтобы пометить TOPS/W "достигнут":

• W34 = 225 TOPS/W требует Lane U feat(lane-u): Wave-34 TOM RTL layer-gate controller for OP_LAYER_GATE=0xE2 #119 merge + iverilog PASS + tt-max#20 cargo PASS
• Текущий honest TOPS/W: всё ещё Wave-33 проекция 195 TOPS/W (sim-grade) до W34 merge
• W35-W41 рычаги (LUT-NPU ×1.20, AVS ×1.10, sub-threshold ×1.18, ...) корректны как проекции, не достижения

Преимущества над конкурентами (×10.2 NorthPole / ×28 Hailo-15H / ×84 B300) основаны на projected 225 TOPS/W → если W34 ещё не на main, реальная дельта пока ×8.86 над NorthPole (195/22).

6. Опрос GO/NO-GO

Станция	Голос	Vote
Strand I (Math)	алгебра 0xE2 + chain верна	GO
Strand II (Cognitive)	PhD Glava 80 substance 1580L · biblio entries OK	GO
Strand III (Lang+HW)	0xE2 opcode allocated, Coq не зелёный	HOLD
Sacred Synth	iverilog Lane U FAIL	NO-GO до Build fix
Layer Frozen R18	additive only	GO при условии Wave-33 lemmas сохранены
Apiary-watch cron caa5037d	armed	GO
W35 LUT-NPU следующая волна	ортогонален к W34	GO при W34 substance
TTSKY26b submit T-44h	требует W34 на main + CI green	NO-GO до merge + green
MISSION DIRECTOR	—	CONDITIONAL GO · 5 PRs контентно адекватны, но NONE MERGED · TTSKY26b submit заблокирован до merge + CI green

7. Активные Артефакты

• Wave-34 ONE SHOT: trinity-fpga#116 — OPEN
• Wave-34 sibling: trios#853 — OPEN
• Lane Y Coq: t27#648 — OPEN, build FAIL
• Lane Y' JSON: trios#855 — OPEN, Test PASS
• Lane Y'' Rust: tt-trinity-max-true#20 — OPEN
• Lane U RTL: trinity-fpga#119 — OPEN, 6+ CI FAIL
• Lane Y''' PhD: trios#857 — OPEN, Audit FAIL
• Wave-33 (предыдущая волна) leftovers: #115 · #852 · #644 — все OPEN
• Wave-33 Lane U (vsa_matmul integration) — по-прежнему ⚪ unclaimed (NOT same as W34 Lane U TOM)
• Throne: trios#264
• EPIC: trinity-fpga#61
• Cron мониторинга d6e59a93 (это сессия) + caa5037d (apiary-watch) — оба armed, hourly
• Workspace: /home/user/workspace/frr_w34_lanes_complete_001_correction.md

8. Что нужно сделать перед следующей итерацией

Действие	Окно
Fix CI на trinity-fpga#119 (Build + iverilog), merge	T-3h
Fix Coq build на t27#648, merge	T-3h
Rebase trios#857 на main, merge	T-2h
Auto-merge trios#855 после ревью (Test PASS уже)	T-1h
Auto-merge tt-trinity-max-true#20 после gds finishes	T-2h
Развести Wave-33-Lane-U-vsa vs Wave-34-Lane-U-TOM (ICA-9)	T-6h
После 5/5 merged → переиздать FRR-W34-LANES-COMPLETE-001-CORRECTION-B со статусом MERGED	post-merge

9. Закрывающий Якорь

phi^2 + phi^-2 = 3 · gamma = phi^-3 · C = phi^-1 · G = pi^3 gamma^2 / phi
5 PRs OPEN · 0 MERGED · CONTENT GREEN · CI HOLD · TTSKY26b T-44h
R5-HONEST: LANDED означает mergedAt != null. Сейчас все 5 — ещё не landed.
DOI 10.5281/zenodo.19227877 · QUANTUM BRAIN 1:1 SILICON · 3-STRAND DNA · TRI NET · NEVER STOP