Universidade Federal da Paraíba Centro de Informática Departamento de Sistemas de Computação

RELATÓRIO REFERENTE AO PROJETO DE RELÓGIO DIGITAL

Victor Cavalcante Santos Lima Gabriel Henrique Cavalcante de Sousa Cauan Amaro de Carvalho Isac Santos Lira

> Professora: Verônica Maria Lima Silva

RESUMO

Este relatório descreve o projeto de um relógio digital desenvolvido em SystemVerilog, permitindo a simulação e validação do seu funcionamento. O relogio digital será capaz de exibir o tempo (horas, minutos e segundos) utilizando displays de 7 segmentos. O relogio recebe um sinal de clock de 50 MHz e divide esse sinal para operar com uma frequência de 1 Hz, permitindo a contagem e exibição do tempo de forma precisa. Por fim, são apresentados os resultados obtidos e as conclusões sobre o funcionamento do relógio digital.

Palavras-chave: Relógio Digital, Clock de 50MHZ, contadores síncronos, SystemVerilog, Display de 7 Segmentos.

Sumário

1 Introdução.	5
2 Objetivos	
3 Metodologia	
3.1 Materiais	
3.2 Métodos	
3.2.1 Programação(desenvolvimento do codigo)	
4 Resultados	14
Conslusão	17

LISTA DE FIGURAS

1. RTL Viwer do clock	6
2. Bloco Clockdivider_1Hz	6
3. Bloco bcd_7segmentos	
4. Bloco SecondCounter	
5. Bloco MinuteCounter	9
6. Bloco HourCounter	10
7. Bloco Topo Clock	11
8. Continuação do bloco Clock	12
9. Continuação do bloco Clock	13

1 INTRODUÇÃO

O desenvolvimento de sistemas digitais é essencial para aplicações embarcadas, automação e eletrônica de consumo. Neste contexto, a linguagem de descrição de hardware (HDL) SystemVerilog permite modelar e simular circuitos digitais com alta precisão. Este relatório apresenta o projeto de um relógio digital seu funcionamento se baseia na divisão de um sinal de clock de 50 MHz para gerar pulsos de 1 Hz e no uso de contadores síncronos para controlar a progressão dos segundos, minutos e horas. utilizando módulos distintos para divisão de frequência e contagem de tempo, com saídas codificadas em BCD (Binary-Coded Decimal) adequadas para exibição em displays de sete segmentos.

2 OBJETIVOS

2.1 OBJETIVOS GERAIS

Desenvolver e implementar em SystemVerilog um Relógio Digital, aplicando os conceitos estudados na disciplina de Circuitos Lógicos II, capaz de realizar a contagem correta de horas, minutos e segundos de forma sincronizada e compatível com displays de 7 segmentos.

2.2 OBJETIVOS ESPECÍFICOS

- 1. Implementar contadores independentes para segundos, minutos e horas, respeitando os limites de 59 segundos, 59 minutos e 23 horas.
- 2. Garantir a comunicação entre os contadores por meio de sinais de incremento (carry).
- 3. Codificar os valores de tempo em formato BCD (Binary-Coded Decimal), facilitando a integração com módulos de exibição.
- 4. Validar o funcionamento correto do sistema por meio de simulação e verificação dos resultados esperados.

3 METODOLOGIA

3.1 Materiais

Para o desenvolvimento do projeto foi necessarios um computador que possuísse o software adequado mais especificamente o software para programação de dispositivo logico Altera Quartus II na versão 13.0sp1, para o desenvolvimento do código, na linguagem de programação para hardware SystemVerilog.


3.2 Métodos

A metodologia utilizada no desenvolvimento do projeto consistiu na programção do codigo no Quartus.

3.2.1 Programação (Desenvolvimento do Código)

O código em SystemVerilog foi desenvolvido de acordo com as necessidades do projeto para formação do Relógio Digital, tanto para teste quanto para a apresentação em sala de aula. O código foi desenvolvido no Quartus II, que forneceu suporte completo para escrita, compilação e simulação do Relógio. A construção do relógio digital foi realizada de forma modular. A metodologia adotada consistiu em dividir o projeto em partes independentes, com funções específicas e bem definidas. Na figura 1 pode-se ver o RTL Viwer do relogio.

Figura 1 – RTL VIWER



O primeiro passo foi desenvolver um divisor de clock, responsável por reduzir um sinal de 50 MHz para 1 Hz, ou seja, um pulso por segundo. Isso foi feito utilizando um contador de 26 bits que gera um pulso lógico sempre que atinge o valor máximo pré-definido.

Figura 2 – Bloco Clockdivider_1Hz

```
ClockDivider_1Hz.sv
            cbd_7segmentos.sv 
                                                                     HourCounter.sv 🔲 🇼 MinuteCou
⊟module ClockDivider 1Hz (
        input clk,
3
        input rst,
        output logic pulse out
6
      logic [25:0] counter;
8
   □ always ff @(posedge clk) begin
10
        if (!rst) begin
   11
          counter <= 26'd0; // Reseta o contador se o reset estiver ativo
12
        else if (counter == 26'd49999999) begin
13
   counter <= 26'd0; // Reinicia o contador ao atingir o valor máximo
14
15
        end
16
        else begin
   17
          counter <= counter + 26'd1; // Incrementa o contador
18
        end
19
      end
20
21
   A always comb begin
        pulse out = (counter == 26'd49999999); // Gera um pulso quando o contador atinge o valor máximo
22
23
      end
24
     endmodule
25
```

Fonte: Elaborado pelo autor (2025)

De forma simples, o bloco é sensível à borda de subida do clock e sempre que o contador atinge o valor de 49.999.999 ciclos, ele é zerado, com isso o pulse_out é ativo, o equivalente a uma vez por segundo

Já o bloco bcd_7seg converte os números para um formato adequado para o display de 7 segmentos, como pode ser visto na figura:

Figura 3 – Bloco bcd_7segmentos

```
•
                                      cbd_7segmentos.sv 
     Clock.sv
                        Clockp2.sv
                                                         OckDivider 1Hz.sv
                                                                                HourCounte
Emodule cbd 7segmentos (
         input [3:0] bcd input,
 2
 3
         output logic [6:0] seg output
 4
     );
 5
 6
       always comb begin
    7
         case (bcd input)
           4'd0: seg_output = 7'b1111110; // 0
 8
 9
           4'd1: seg output = 7'b0110000; // 1
           4'd2: seg_output = 7'b1101101; // 2
10
           4'd3: seg_output = 7'b1111001; //
4'd4: seg_output = 7'b0110011; //
11
12
           4'd5: seg output = 7'b1011011; // 5
13
           4'd6: seg output = 7'b1011111; // 6
14
           4'd7: seg output = 7'b1110000; // 7
15
           4'd8: seg_output = 7'b1111111; // 8
16
           4'd9: seg_output = 7'b1111011; // 9
17
           default: seg output = 7'b00000000; // Apaga o display para valores inválidos
18
19
         endcase
20
       end
21
22
     endmodule
```

Dependendo da entrada recebida, o código codifica para a forma de como o display de 7 segmentos atua. Sendo cada bit um segmento dentre os 7, garantindo que saia o número esperado.

Em seguida, implementou-se o módulo SecondCounter, responsável por contar os segundos de 00 a 59. O módulo foi programado para emitir um sinal min_inc ao atingir 59 segundos, sinalizando o incremento do contador de minutos. O valor é representado em BCD por dois vetores: sec_low (unidades) e sec_high (dezenas).

Figura 4 – Bloco SecondCounter

```
-
               Clock.sv
                         Clockp2.sv
                                  cbd_7segmentos.sv 
                                                           ClockDivider_1Hz.sv
                                  0 🔽 🙋 267 ab/ → 🖫 🖫
 -1
    品品 了 車車 0 0 10 0 0 0
     ⊟module SecondCounter(
  1
  2
          input rst,
  3
          input clk,
  4
          input enable,
  5
          output logic [3:0] sec low,
          output logic [2:0] sec high,
  6
  7
          output logic min inc
  8
      );
  9
 10
        always ff @(posedge clk or negedge rst) begin
     11
          if (!rst) begin
     F
 12
            sec low
                       <= 4'd0; // Reseta o dígito das unidades dos segundos
 13
            sec high
                       <= 3'd0; // Reseta o dígito das dezenas dos segundos
 14
            min inc <= 1'd0; // Reseta o sinal de carry para minutos
 15
 16
          else if (enable) begin
     17
     if (sec high == 3'd5 && sec low == 4'd8) begin
 18
              // Prepara o carry para minutos no próximo incremento
 19
              sec low
                       <= sec low + 1'd1;
 20
              min inc <= 1'd1; // Gera um carry para incrementar os minutos
 21
            end
 22
            else if (sec high == 3'd5 && sec low == 4'd9) begin
     23
              // Reinicia o contador quando atinge 59 segundos
 24
              sec low
                         <= 4'd0;
 25
                         <= 3'd0;
              sec high
 26
              min inc <= 1'd0; // Zera o carry após o reinício
 27
 28
     else if (sec low == 4'd9) begin
              // Incrementa as dezenas dos segundos quando as unidades atingem 9
 29
 30
                         <= 4'd0;
              sec low
 31
              sec high
                        <= sec_high + 1'd1;
              min inc <= 1'd0; // Não há carry para minutos
 32
 33
            end
 34
     F
            else begin
 25
               // Increments se unidades dos cemundos
<
35
              // Incrementa as unidades dos segundos
36
              sec low
                       <= sec low + 1'd1;
37
             min inc <= 1'd0; // Não há carry para minutos
38
            end
39
          end
40
        end
41
42
      endmodule
```

Na linha inicial, ocorre a definição do módulo do bloco e as respectivas entradas e saídas. A partir de então, entra-se no loop de funcionamento do sistema, em que é ativo para cada ciclo positivo do relógio. Nele, é feito a manipulação dos segundos caso o enable esteja ativo, se não, ele é reiniciado. Durante o funcionamento normal (isto é, quando o sinal enable está em nível alto e o sistema não está em reset), o contador é incrementado a cada borda de subida do sinal de clock. A contagem se dá em dois dígitos: sec_low é incrementado de 0 a 9, e ao atingir o valor máximo (9), é reiniciado para 0, enquanto sec_high é incrementado em uma unidade. Quando sec_high atinge o valor 5 e sec_low atinge 9 (ou seja, 59 segundos), o contador retorna para 0 (reinicializa) e o sinal min_inc é ativado por um ciclo de clock,

indicando que um minuto completo foi contado.

Após a contagem dos segundos, foi desenvolvido o módulo MinuteCounter, que realiza a contagem de 00 a 59 minutos. Ele é habilitado por meio do sinal min_inc, vindo do módulo de segundos. Quando o valor 59 é atingido, o módulo gera o sinal hr_inc para o incremento da hora.

Figura 5 – Bloco MinuteCounter

```
Clockp2.sv
                                       cbd_7segmentos.sv 🖸
                                                           ClockDivider_1Hz.sv
      Clock.sv
               1
                                  ① 🔼 🤡 267 ab/ 📑 🖫
    品 為 了 車車 0 0 fo 0 0 0
  1
     ⊟module MinuteCounter (
  2
          input rst,
  3
          input clk,
          input enable,
  4
  5
          input min inc,
  6
          output logic [3:0] min low,
  7
          output logic [2:0] min high,
  8
          output logic hr inc
  9
      );
10
        always ff @(posedge clk or negedge rst) begin
11
     12
    F
          if (!rst) begin
                        <= 4'd0; // Reseta o dígito das unidades dos minutos
13
            min low
                        <= 3'd0; // Reseta o dígito das dezenas dos minutos
14
            min high
15
            hr inc <= 1'd0; // Reseta o sinal de carry para horas
16
 17
          else if (enable && min inc) begin
    if (min high == 3'd5 && min low == 4'd9) begin
18
    F
19
              // Reinicia o contador quando atinge 59 minutos
 20
              min low
                         <= 4'd0;
 21
              min high
                          <= 3'd0;
              hr inc <= 1'd1; // Gera um carry para incrementar as horas
 22
 23
 24
    else if (min low == 4'd9) begin
              // Incrementa as dezenas dos minutos quando as unidades atingem 9
 25
 26
              min low
                          <= 4'd0;
 27
              min high
                          <= min high + 1'd1;
              hr inc <= 1'd0; // Não há carry para horas
 28
 29
            end
 30
    else begin
              // Incrementa as unidades dos minutos
31
                        <= min low + 1'd1;
32
              min low
33
              hr inc <= 1'd0; // Não há carry para horas
34
            end
<
35
         else begin
36
   F
          hr inc <= 1'd0; // Garante que o carry seja zerado se não houver incremento
37
38
         end
39
       end
40
     endmodule
41
```

Fonte: Elaborado pelo autor (2025)

Assim como nos segundos na linha inicial, ocorre a definição do módulo do bloco e as respectivas entradas e saídas. A partir de então, entra-se no loop de funcionamento do sistema, em que é ativo para cada ciclo positivo do relógio. Nele, é feito a manipulação dos minutos, caso o enable esteja ativo, se não, ele é reiniciado. A lógica principal está descrita

em um bloco always_ff, sensível à borda de subida do sinal de clock e à borda de descida do sinal de reset. Quando o sistema está em estado de reset (rst = 0), os sinais min_low, min_high e hr_inc são imediatamente atribuídos ao valor zero. Isso garante a reinicialização do contador, independentemente do estado anterior.

Por fim, o último bloco de operação é o módulo HourCounter que realiza a contagem das horas no formato de 24 horas, indo de 00 a 23. A estrutura de contagem é semelhante aos módulos anteriores, utilizando BCD para separar unidades (hr_low) e dezenas (hr_high). O contador reinicia automaticamente ao passar das 23 horas.

Figura 6 – Bloco HourCounter

```
Clock.sv
                          Clockp2.sv
                                         cbd_7segmentos.sv <a>S</a>
                                                             ClockDivider
 1
   AA CA 存 存 存
                         10 0
     ⊟module HourCounter (
  1
  2
           input rst,
  3
           input clk,
  4
           input enable,
  5
           input hr inc,
  6
           output logic [3:0] hr low,
  7
           output logic [1:0] hr high
  8
      );
  9
 10
         logic carry;
         always ff @(posedge clk or negedge rst) begin
 11
     12
           if (!rst) begin
     hr_low <= 4'd3; // Reseta o dígito das unidades
 13
             hr high <= 2'd2; // Reseta o dígito das dezenas
 14
 15
             carry
                       <= 1'b0; // Reseta o sinal de carry
 16
           else if (enable && hr inc) begin
 17
     if (hr high == 2'd2 && hr low == 4'd3) begin
 18
     // Reinicia o contador quando atinge 23 horas
 19
 20
               hr low <= 4'd0;
 21
               hr high <= 2'd0;
 22
             end
 23
             else if (hr low == 4'd9) begin
     24
               // Incrementa as dezenas quando as unidades atingem 9
 25
               hr low <= 4'd0;
               hr high <= hr high + 1'd1;
 26
 27
             end
 28
     else begin
 29
               // Incrementa as unidades
 30
              hr low <= hr low + 1'd1;
 31
             end
 32
           end
 33
         end
 34
       endmodule
<
```

Fonte: Elaborado pelo autor (2025)

Novamente na linha inicial, ocorre a definição do módulo do bloco e as respectivas entradas e saídas. A partir de então, entra-se no loop de funcionamento do sistema, em que é ativo para cada ciclo positivo do relógio. Nele, é feito a manipulação das horas, caso o enable esteja ativo, se não, ele é reiniciado.

Por fim, o módulo principal Clock foi responsável por instanciar e conectar todos os módulos anteriores, garantindo que os sinais de controle fossem corretamente propagados e que os dados estivessem sincronizados. Cada valor de tempo é representado em formato BCD e pode ser facilmente convertido para exibição em displays de sete segmentos.

Figura 7 – Bloco Topo Clock Clock.sv Clockp2.sv A Mar 作 作 年 0 0 0 0 1 ⊟module Clock (2 input rst, 3 input clk, 4 /*output logic [6:0] sec low, 5 output logic [6:0] sec high, */ output logic [3:0] sec low bcd, 6 7 output logic [2:0] sec high bcd, /*output logic [6:0] min low, 8 9 output logic [6:0] min high, */ 10 output logic [3:0] min low bcd, 11 output logic [2:0] min high bcd, 12 /*output logic [6:0] hr low, 13 output logic [6:0] hr high*/ 14 output logic [3:0] hr low bcd, 15 output logic [1:0] hr high bcd 16); 17 18 logic pulse 1hz; 19 20 ClockDivider 1Hz clock divider (21 .clk(clk), 22 .rst(rst), 23 .pulse out (pulse 1hz) 24); 25 26 /*logic [3:0] sec low bcd; 27 logic [2:0] sec high bcd; */ 28 logic min inc; 29 30 SecondCounter sec counter (31 .clk(clk), 32 .rst(rst), 33 .enable(clk), .sec low(sec low bcd), 34 25 ear high/ear high hadl <


```
Figura 8 – Continuação do bloco Clock
35
            .sec high (sec high bcd),
36
            .min inc(min inc)
37
        );
38
      /* cbd 7segmentos sec low display (
39
40
            .bcd input (sec low bcd),
41
            .seg output (sec low)
42
       );
43
44
       cbd 7segmentos sec high display (
45
            .bcd input({1'b0, sec high bcd}),
            .seg output (sec high)
46
47
       );
48
49
        //logic [3:0] min low bcd;
50
        //logic [2:0] min high bcd;
51
       logic hr inc;
52
       MinuteCounter min counter (
53
    \Box
54
            .clk(clk),
55
            .rst(rst),
            .enable(clk),
56
57
            .min inc(min inc),
            .min low (min low bcd),
58
            .min high (min high bcd),
59
            .hr inc(hr inc)
60
61
        );
```


Figura 9 - Continuação do bloco Clock


```
62
        /*cbd 7segmentos min low display (
 63
 64
             .bcd input (min low bcd),
             .seg output (min low)
 65
 66
        );
 67
         cbd 7segmentos min high display (
 68
             .bcd input({1'b0, min high bcd}),
 69
 70
             .seg output (min high)
 71
        );
 72
 73
       // logic [3:0] hr low bcd;
 74
        //logic [1:0] hr high bcd;
 75
        HourCounter hr counter (
 76
     77
             .clk(clk),
 78
             .rst(rst),
 79
             .enable(clk),
 80
             .hr inc(hr inc),
             .hr low(hr low bcd),
 81
 82
             .hr high (hr high bcd)
 83
        );
 84
       /* cbd 7segmentos hr low display (
 85
             .bcd input (hr low bcd),
 86
 87
             .seg output (hr low)
 88
        );
 89
        cbd 7segmentos hr high display (
 90
             .bcd input({2'd0, hr high bcd}),
 91
 92
             .seg output (hr high)
 93
        );*/
 94
 95
      endmodule
<
```


4 RESULTADOS


Após a implementação dos módulos em SystemVerilog e realização das simulações, foi possível verificar o funcionamento correto do relógio digital proposto. A divisão do projeto em módulos independentes divisor de frequência, contador de segundos, contador de minutos e contador de horas permitiu uma melhor organização do sistema e facilitou o processo de verificação. O divisor de frequência foi capaz de gerar um pulso com período aproximado de um segundo a partir de um sinal de entrada com frequência de 50 MHz. Esse pulso foi utilizado para habilitar os contadores de tempo, simulando o avanço real dos segundos. O contador de segundos e o de minutos apresentou funcionamento conforme esperado, realizando a contagem de 0 a 59 e gerando um sinal de incremento ao final do ciclo, sinalizando o avanço dos minutos e das horas quando necessário e o contador de horas foi projetado para operar dentro do intervalo de 0 a 23, reiniciando automaticamente ao atingir o valor de 24 horas. Todas as saídas foram representadas em formato BCD (Binary-Coded Decimal), garantindo compatibilidade com displays de sete segmentos. Nas figuras abaixo pode-se ver o funcionamento do relogio.











5 CONCLUSÃO

O projeto do relógio digital em SystemVerilog foi concluído com sucesso, demonstrando a eficácia do uso de HDL para a construção de sistemas digitais temporizados. A divisão em módulos claros e reutilizáveis facilita a manutenção e a expansão do projeto, como a inclusão de displays ou alarmes. O uso de BCD torna a interface com hardware de exibição simples e direta. O relógio digital atingiu todos os objetivos propostos, sendo capaz de exibir corretamente as horas, minutos e segundos em displays de 7 segmentos, com base em um sinal de clock de 1 Hz gerado a partir de uma frequencia de entrada de 50 MHz. A estabilidade do sistema foi comprovada atraves de testes, nos quais o relógio manteve a precisão na contagem do tempo, sem falhas ou perda de sincronia. Em resumo, este trabalho proporcionou uma experi^encia pr´atica valiosa em design de programação em SystemVerilog. O relógio digital projetado, cumpre com exito seus objetivos e pode servir como base para sistemas que envolvem temporização ou controle baseado em tempo.