

# Verificación Funcional de Circuitos Integrados

## Tecnológico de Costa Rica

### Proyecto I - TestPlan

Hernández Zárate Amanda

Pérez Ramírez Gabriel

## 1 Funcionamiento

A continuación se trata de resumir el funcionamiento general que tiene el DUT.

- El DUT tiene como objetivo general el recibir paquetes de datos sin un orden definido, y dar como salida estos mismos paquetes pero ordenados. La distribución que se va a seguir para el proceso de ordenamiento está definida en el registro de control. Los bits de “SIZE” corresponden a la cantidad de paquetes que hay por columna, siendo `SIZE = 1`, cuatro columnas de un solo paquete, `SIZE = 2`, dos columnas con dos paquetes y `SIZE = 4`, una única columna con los 4 paquetes recibidos. Mencionar que solo estos tres datos son válidos, en caso de ingresar algún otro, resultará en un error por parte del DUT. Ahora, los bits de “OFFSET” definen dicho parámetro para los datos que se envían. Para un `SIZE = 1` son válidos valores de `OFFSET = {0, 1, 2, 3}`, para un `SIZE = 2` son válidos valores de `OFFSET = {0, 2}` y con un `SIZE = 4` es válido el valor de `OFFSET = {0}`.

Ahora se van a mostrar algunas funcionalidades concretas que tiene el dispositivo en cuestión.

- Se pueden parametrizar los módulos, siendo `ALGN_DATA_WIDTH` el ancho de los datos y `FIFO_DEPTH` la profundidad de las dos FIFOs.
- Con la señal `md_rx_valid`, el usuario indica que quiere iniciar una transacción para enviar paquetes a ordenar. Este bit debe mantenerse en alto hasta que la señal `md_rx_ready` se ponga también en alto.
- Cuando se quiere enviar un dato desde la RX FIFO para que sea ordenado, si este es válido la señal `md_rx_ready` se pone en alto, indicando que se va a proceder con la transacción. De mantenerse en bajo, se detiene el tráfico de entrada. Para que una señal se considere válida, debe cumplir con  $((\text{ALGN\_DATA\_WIDTH} / 8) + \text{offset}) \% \text{size} == 0$ .
- Con el registro de control se pueden definir ciertos criterios como el tamaño, en bytes, de los datos a alinear, `SIZE`. El offset, en bytes, de los datos a alinear, `OFFSET`. Y también un bit, `CLR`, para limpiar el contador de solicitudes inválidas `CNT_DROP`.
- Con el registro de estatus se pueden observar ciertos valores de interés. En primera instancia, el contador de solicitudes inválidas, `CNT_DROP`. Una vez este llegue a su valor máximo, va a mantenerse en este, hasta que se reinicie por medio de escribir un 1 en `CTRL.CRL`. Cada vez que este contador alcanza su valor máximo, se dispara una interrupción. En segunda instancia, el estado de capacidad en la que se encuentra la RX FIFO, `RX_LVL`. En tercera instancia, el estado de capacidad en la que se encuentra la TX FIFO, `TX_LVL`.
- Se tiene también el registro habilitador de solicitudes de interrupción. En este se pueden habilitar las solicitudes de interrupción que se muestran en el registro de solicitudes de interrupción. Este registro está compuesto por: `IRQEN.RX_FIFO_EMPTY`, `IRQEN.RX_FIFO_FULL`, `IRQEN.TX_FIFO_EMPTY`, `IRQEN.TX_FIFO_FULL` y `IRQEN.MAX_DROP`.
- Además, está el registro de solicitudes de interrupción. Estos son: `IRQ.RX_FIFO_EMPTY`, `IRQ.RX_FIFO_FULL`, `IRQ.TX_FIFO_EMPTY`, `IRQ.TX_FIFO_FULL` y `IRQ.MAX_DROP`. Mencionar que estos funcionan con una lógica “sticky”, la cual indica que una vez el bit se ponga en alto, la única forma de bajarlo es manualmente. Esto por medio de escribir en el respectivo campo, por ejemplo `IRQ.TX_FIFO_EMPTY`, un uno.
- El “Controller” es el responsable de realizar el alineamiento en sí, usando como parámetros `CTRL.SIZE` y `CTRL.OFFSET`. Cada vez que el RX FIFO tiene datos disponibles, este módulo los toma y los envía al TX FIFO.

- En el acceso de registro, dado requisitos de sincronización, se pueden dar estados de espera antes de brindar los datos consultados. Sin embargo, una transferencia en el APB no puede tener más de 5 estados de espera, de lo contrario se considera como ilegal.
- Detección y contador de datos inválidos y errores.
- Acceso al registro de archivo, para leer información sobre las FIFO, escribir parámetros de control e interrupciones.
- Hay interfases para leer y escribir datos.

## 2 TestPlan

A continuación se muestra el testplan planteado, este dividido en los casos de uso general y los casos de esquina.

- Casos de uso común:
  - Aleatorizar atributos de RX.
    - \* `md_rx_valid`. Este corresponde a un bit que indica cuándo se quiere iniciar una transferencia de un dato para que sea alineado.
    - \* `md_rx_data`. Corresponde al dato que se va a enviar para ordenar. Tiene 32 bits.
    - \* `md_rx_offset`. Indica el offset, en bytes, en el bus del `md_rx_data`, a partir de dónde los datos válidos empiezan.
    - \* `md_rx_size`. Representa el tamaño, en bytes, de los datos válidos en el bus del `md_rx_data`.
  - Aleatorizar atributos de TX.
    - \* `md_tx_ready`. Bit que le indica al transmisor cuando ya se quiere iniciar a recibir datos.
  - Acceder a información de los distintos módulos del DUT a través del “STATUS register”. Por ejemplo, `RX_FIFO_EMPTY` que indica cuando este FIFO está vacío, `RX_FIFO_FULL` que indica cuando este FIFO se llena, entre otros.
  - Overflow y Underflow. Se trata de ingresar un nuevo dato mientras la FIFO (RX o TX) está llena. No se considera caso de esquina, dado que el DUT tiene previsiones para que no se pierdan datos. Esto es, que el `md_rx_ready` se mantiene en 0, para que una transacción aunque el usuario la quiera iniciar, el DUT no la acepta.
- Casos de esquina:
  - Realizar transferencias ilegales. Por ejemplo, poner un `SIZE` y o `OFFSET` que no sean válidos, como un  $SIZE = 4 \wedge OFFSET = 2$ . Ver que esto va a resultar en un aumento del contador de transacciones inválidas, `CNT_DROP`.
  - Forzar que indicadores que usan una lógica “sticky” se pongan en uno. Por ejemplo, los indicadores de cuando cualquiera de las dos FIFO estén ya sea vacías o llenas o el contador de transacciones ilegales se llene, se van a poner en alto y aunque su estado real cambie, este indicador no se va a actualizar hasta que el usuario lo fuerce así. Puede ser el caso en el que la RX FIFO se llene, entonces el indicador `IRQ.RX_FIFO_FULL` se va a poner en uno. Aunque después se saque un dato de esta, dejando esta de estar llena, este indicador se va a mantener en alto hasta que se baje de manera manual, por medio de escribir en `IRQ.RX_FIFO_FULL` un 1.
  - Resetear indicadores con una lógica “sticky” mientras la condición sigue siendo cierta. Por ejemplo, poner el `IRQ.RX_FIFO_FULL` en 1 mientras la RX FIFO está llena.
  - Forzar error en la interfaz APB, esto por medio de alguna de estas tres acciones:
    1. Acceso a una dirección de memoria inválida (no mapeada).
    2. Tratar de escribir el registro “STATUS”.
    3. Tratar de escribir en “CTRL” con una combinación ilegal de valores en `CTRL.OFFSET` y `CTRL.SIZE`.
  - Forzar el tener un número ilegal de estados de espera en una transferencia de APB, es decir, tener más de 5.
  - Forzar a que ambos FIFOS (RX Y TX) tomen el estado de full simultáneamente.
  - Desactivar `md_rx_valid` antes de que `md_rx_ready` se ponga en 1.
  - Aplicar reset por ciertos ciclos, mientras que `md_rx_valid=1`, y las FIFOS se encuentran con datos y liberar el reset luego.

## 3 Estructura del ambiente

### 3.1 Paquetes de transacción