Diseño e implementación en FPGA de un sistema de comunicación l²C y generación de barrido de tensión para control digital en la plataforma Nexys A7 Presentación Final Proyecto Laboratorio de Circuitos Digitales

Gabriel Siles Chaves - C17530 Jorge Loría Chaves - C04406



02 de julio del 2025

Objetivo General

Diseñar e implementar un sistema en FPGA que habilite la comunicación l²C mediante pines físicos y permita generar un barrido controlado de tensión como parte de una lógica programada en hardware.


Objetivos Específicos

- \bullet Módulo maestro I ^2C en FPGA que genere señales por SDA y SCL cumpliendo el protocolo.
- Barrido de tensión programable desde la FPGA mediante salidas variables.
- Arquitectura base para integración futura con controladores externos (C o RISC-V) vía I²C.

Contexto y Motivación


- Se eligió l²C por ser un protocolo utilizado en la industria actual.
- La compatibilidad de I²C bajo uso de pines y compatibilidad con sensores, microcontroladores y periféricos comunes.

Trama típica del protocolo I²C




Cada byte transmitido está sincronizado con el reloj SCL y confirmado con un bit de ACK.

Escritura I²C




El maestro envía dirección + datos, el esclavo responde con ACK tras cada byte.

Lectura I²C



El maestro solicita datos y el esclavo responde, cada byte puede ser confirmado con ACK o finalizado con NACK.


Comparación visual: I²C vs SPI



I²C: 2 líneas. SDA v SCL

SPI: más líneas, comunicación full-duplex

Recepción I²C en FPGA (8 \rightarrow 32 bits)



Los datos I^2C se amplían a 32 bits con ceros para alinearse al bus interno.

Módulos I²C


Revisión de módulos en OpenCores:

Se evaluaron diseños disponibles para FPGA, entre ellos:

- I2C Slave Core
- I2C Core
- I2C Master/Slave Core
- I2C Master/Slave Core (mejorado)
- I2C to Wishbone Interface
- I2C Parallel Master
- IICMB (I2C Message Block)

Se seleccionó **12C Slave Core** como base para el diseño del esclavo l²C.

Diagrama I²C Primario (Master)



Módulo a implementar i2c_master_top.v

Controladores Byte/Bit I²C Primario (Master)

Controlador de Byte

- Coordina la transmisión de datos byte por byte usando una máquina de estados.
- Envía comandos como START, STOP, WRITE y READ al controlador de bit.

Controlador de Bit

- Manipula directamente las líneas SDA y SCL para realizar las operaciones físicas.
- Ejecuta cada comando a nivel de bits (lectura, escritura, inicio, parada).

Ambos trabajan en conjunto para implementar el protocolo l²C en hardware.

Implementación I²C Primario (Master)

```
. . .
            .wb adr i (wb m2s 12c accel adr[2:0]). // Dirección
```

Dirección: 32'h00002800

Mask: 32'hfffff000

PIN L14 (SCL)/ PIN M14 (SDA)

```
1 assign io_i2c_scl = 12c_scl_oe ? 1'bz : i2c_scl_o;
2 assign io_i2c_sda = 12c_sda_oe ? 1'bz : i2c_sda_o;
3 assign i2c_scl_i = io_i2c_scl;
5 assign i2c_sda_i = io_i2c_sda;
```

Conexiones en RVFPGA nexys

Instancia en el Swerlyolf core

Diagrama I²C Secundario (Slave)



Módulo a implementar i2cSlaveTop.v

Módulos I²C Secundario (Slave)

registerInterface

- Gestiona un conjunto de registros direccionables para lectura y escritura.
- Conecta la lógica de comunicación serial con la lógica funcional del sistema.

serialInterface


- Interpreta el protocolo I²C, detectando condiciones START, STOP y decodificando direcciones.
- Genera señales de control para acceder a los registros internos (regAddr, writeEn, dataOut).

Implementación I²C Secundario (Slave)


```
wire [7:0] slave debug data;
   i2cSlaveTop i2c_slave_inst (
     .clk (clk_core),
     .rst (~rst_core),
     .sda (io_i2c_sda),
    .scl (io_i2c_scl),
     .myReg0 (slave_debug_data)
```

Instancia del Slave

Síntesis e Implementación del I²C en la Nexys



Generación Bitstream correcto



Implementación Final

Código de prueba del I²C

```
int main(void) {

wRITE(I2C_PRER_LO, 249);
wRITE(I2C_PRER_HI, 0x00);
wRITE(I2C_CTR, 0x80); // Habilitar modulo I2C

// Configurar todos los pines GPIO como salidas
wRITE(GPIO_INOUT, 0xFFFF);

unsigned char value = 0;
```

```
while (1) {
   // Enviar valor al registro 0 del esclavo I2C
   ioc_write_byte(I2C_SLAVE_ADDR, 0x00, value);

   // Mostrar mismo valor en los LEDs de la FPGA
   WRITE(GPIO_LEDs, value);

   // Incrementar valor
   value++;

   // Espera para que el cambio sea visible
   delay(10000000);
}
```

Código de Barrido por medio de SWs y 7SegDisplay

```
while (1) {
    sw_values = (READ(GPIO_SWs) >> 16) & 0xFFFF;
    WRITE(GPIO_LEDs, sw_values);
    sw_count = count_active_switches(sw_values);
    WRITE(SepIO_ADOR, sw_count);
    i2c_write_byte(I2C_SLAVE_ADOR, 0x00, (unsigned char)sw_count);
    delay();
}
```

Conclusiones

- Se logró implementar un módulo maestro l²C funcional, respetando el protocolo y controlando líneas SDA/SCL desde la FPGA.
- Se permite comunicación con otros componentes por medio de I²C para realizar barridos de voltaje por medio de comunicación de pines SDA/SCL.
- Se estableció una arquitectura modular, lista para integrarse con software en C/RISC-V.