

Relatório

Patrick F. Braz*, Gabriel Gazola Milan†

Departamento de Engenharia Eletrônica e da Computação

Escola Politécnica

Universidade Federal do Rio de Janeiro

Rio de Janeiro, RJ

Email:patrickfbraz@poli.ufrj.br*, gabriel.gazola@poli.ufrj.br†

DRE:116105403*, 116034377†

Resumo—O objetivo deste presente relatório é apresentar as etapas de desenvolvimento de uma unidade lógica e aritmética para a disciplina de sistemas digitais.

I. INTRODUÇÃO

A unidade lógica e aritmética (ULA) é um dispositivo digital capaz de realizar operações lógicas e aritméticas. É um circuito de importância fundamental em unidades centrais de processamento (UCP), até dos mais simples microprocessadores. Consiste numa grande "calculadora eletrônica" a qual sua tecnologia já estava disponível antes mesmo dos primeiros computadores.

A tecnologia utilizada foi inicialmente relés e posteriormente válvulas. Com o aparecimento dos transistores, e depois dos circuitos integrados, os circuitos da unidade aritmética e lógica passaram a ser implementados com a tecnologia de semicondutores.

Muitas das ações dos computadores são executadas pela ULA. Esta recebe dados dos registradores, que são processados e os resultados da operação são armazenados nos registradores de saída. Outros mecanismos movem os dados entre esses registradores e a memória. Uma unidade de controle controla a ULA através de circuitos que dizem que operações a ULA deve realizar. As entradas para a ULA são os dados a serem operados e o código da unidade de controle indicando as operações para executar. As saídas são os resultados da computação.

Neste trabalho foi utilizado uma FPGA e a linguagem de descrição de hardware (VHDL) para implementar uma unidade lógica e aritmética. A FPGA é um chip que suporta a implementação de circuitos lógicos relativamente grandes. Consiste de um grande arranjo de células lógicas ou blocos lógicos configuráveis contidos em um único circuito integrado. Cada célula contém capacidade computacional para implementar funções lógicas e realizar roteamento para comunicação entre elas. A primeiro FPGA disponível comercialmente foi desenvolvido pela empresa Xilinx Inc, em 1983.

A. Especificações do trabalho

Implementar e testar uma unidade lógica e aritmética capaz de realizar as seguintes operações:

- A ULA deve realizar 8 operações incluindo soma, subtração e multiplicação, além de operações lógicas básicas como AND, OR e XOR.
- Deve conter um sistema de interface de testes.
- Os valores de entrada devem ser inseridos pelas chaves da placa FPGA.

II. IMPLEMENTAÇÃO DOS BLOCOS MAIS BÁSICOS

Para implementar a ULA, a equipe decidiu separar o projeto em blocos básicos e depois implementar blocos mais complexos e um controlador capaz de ordenar os elementos para realizar a operação pedida. Os blocos de circuitos mais básicos são:

A. Somador de 1 bit

Para a futura implementação do somador, foi escolhido utilizar o projeto de circuitos expansíveis. Para tal, foi implementado o somador completo de 1 bit para depois organizar os blocos em cascata com a finalidade de somar entradas com maior número de bits.

```
32 entity ADDER_1BIT is
33     Port ( I0 : in  STD_LOGIC;
34           I1 : in  STD_LOGIC;
35           Cin : in  STD_LOGIC;
36           S : out  STD_LOGIC;
37           Cout : out STD_LOGIC);
38 end ADDER_1BIT;
39
40 architecture Behavioral of ADDER_1BIT is
41
42 begin
43
44     S <= (I0 xor I1) xor Cin;
45     Cout <= ((I0 and I1) or (I0 and Cin)) or (I1 and Cin);
46
47 end Behavioral;
```

Figura 1. Código VHDL do somador completo.

B. Comparador de 1 bit

Da mesma forma que o somador, para a implementação futura do comparador foi utilizada o projeto de circuitos expansíveis. A seguir será apresentado a implementação do comparador de 1 bit.

```
32 entity COMPARADOR_1BIT is
33     Port ( Gin : in  STD_LOGIC;
34           Ein : in  STD_LOGIC;
35           Sin : in  STD_LOGIC;
36           A : in  STD_LOGIC;
37           B : in  STD_LOGIC;
38           Gout : out STD_LOGIC;
39           Eout : out STD_LOGIC;
40           Sout : out STD_LOGIC);
41 end COMPARADOR_1BIT;
42
43 architecture Behavioral of COMPARADOR_1BIT is
44
45     signal equal : STD_LOGIC;
46
47 begin
48
49     equal <= A xnor B;
50
51     process (equal, Gin, Ein, Sin, A, B)
52     begin
53         if (equal = '1') then
54             Gout <= Gin;
55             Eout <= Ein;
56             Sout <= Sin;
57         else
58             Gout <= A and (Not B);
59             Eout <= '0';
60             Sout <= B and (Not A);
61         end if;
62     end process;
63
64 end Behavioral;
```

Figura 2. Código VHDL do comparador.

C. Complementador

O complementador será um bloco essencial na composição do subtrator. Dado a entrada de controle referente a subtração, a saída do complementador será encaminhada para a entrada do somador. Dessa maneira, o bloco somador irá efetuar a subtração.

```
32 entity COMPLEMENTADOR_4BITS is
33     Port ( I : in  STD_LOGIC_VECTOR(3 downto 0) ;
34           K : in  STD_LOGIC;
35           Z : out STD_LOGIC_VECTOR (3 downto 0));
36 end COMPLEMENTADOR_4BITS;
37
38 architecture Behavioral of COMPLEMENTADOR_4BITS is
39
40 begin
41
42     compl4: process (I, K)
43     begin
44         if (K = '1') then
45             Z <= not I;
46         else
47             Z <= I;
48         end if;
49     end process compl4;
50
51 end Behavioral;
```

Figura 3. Código VHDL do complementador.

III. IMPLEMENTAÇÃO DAS OPERAÇÕES DA ULA

A ULA projetada será capaz de efetuar 8 operações:

- Complemento a 2 da primeira entrada
- Soma
- Multiplicação
- Subtração
- AND bit a bit
- OR bit a bit
- XOR bit a bit
- Comparação entre as entradas

A seguir serão mostradas as implementações das operações da ULA.

A. AND

Código que implementa a função AND bit-a-bit.

```
14 entity AND_4BIT is
15     Port ( x: in  STD_LOGIC_VECTOR (3 downto 0);
16           y: in  STD_LOGIC_VECTOR (3 downto 0);
17           z: out STD_LOGIC_VECTOR (3 downto 0));
18 end AND_4BIT;
19
20 architecture Behavioral of AND_4BIT is
21
22 begin
23     --> Pega cada entrada e tira os and's individuais
24     process (x,y)
25     begin
26         --Z <= x and y;
27         z(0) <= x(0) and y(0);
28         z(1) <= x(1) and y(1);
29         z(2) <= x(2) and y(2);
30         z(3) <= x(3) and y(3);
31     end process;
32 end Behavioral;
```

Figura 4. Código VHDL do AND.

B. OR

Código que implementa a função OR bit-a-bit.

```
entity OR_4BITS is
    Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
          B : in STD_LOGIC_VECTOR (3 downto 0);
          Z : out STD_LOGIC_VECTOR (3 downto 0));
end OR_4BITS;

architecture Behavioral of OR_4BITS is

begin
    Z(0) <= A(0) or B(0);
    Z(1) <= A(1) or B(1);
    Z(2) <= A(2) or B(2);
    Z(3) <= A(3) or B(3);

end Behavioral;
```

Figura 5. Código VHDL do OR.

C. XOR

Código que implementa a função XOR bit-a-bit.

```
24 entity XOR_4BITS is
25     Port ( A : in STD_LOGIC_VECTOR(3 downto 0);
26           --B : in STD_LOGIC_VECTOR (3 downto 0);
27           Z : out STD_LOGIC_VECTOR(3 downto 0));
28 end XOR_4BITS;
29
30 architecture Behavioral of XOR_4BITS is
31
32     signal B : STD_LOGIC_VECTOR (3 downto 0);
33
34     begin
35
36         B <= "1010";
37
38         Z <= A xor B;
39
40     end Behavioral;
```

Figura 6. Código VHDL do XOR.

D. Subtrator

```
architecture Behavioral of SUBTRATOR is

component COMPLEMENTADOR_4BITS is
    Port ( I : in STD_LOGIC_VECTOR(3 downto 0) ;
          K : in STD_LOGIC;
          Z : out STD_LOGIC_VECTOR (3 downto 0));
end component COMPLEMENTADOR_4BITS;
component FULL_ADDER_4BITS is
    Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
          B : in STD_LOGIC_VECTOR (3 downto 0);
          Cin : in STD_LOGIC;
          Cout : out STD_LOGIC;
          Cout2 : out STD_LOGIC;
          Z : out STD_LOGIC_VECTOR (3 downto 0));
end component FULL_ADDER_4BITS;

signal Bcomplementado: STD_LOGIC_VECTOR (3 downto 0);
signal cout, cout2: STD_LOGIC;

begin
U0: COMPLEMENTADOR_4BITS port map(EntradaB, '1', Bcomplementado);
U1: FULL_ADDER_4BITS port map(EntradaA,Bcomplementado, '1', cout, cout2, ResultadoSUBTRACAO);
end be Behavioral;
```

Figura 7. Código VHDL do Subtrator.

E. Comparador

```
32 entity COMPARADOR_4BITS is
33     Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
34           B : in STD_LOGIC_VECTOR (3 downto 0);
35           Gout : out STD_LOGIC;
36           Eout : out STD_LOGIC;
37           Sout : out STD_LOGIC);
38 end COMPARADOR_4BITS;
39
40 architecture Behavioral of COMPARADOR_4BITS is
41
42     -- Incluindo comparador 1 bit
43     component COMPARADOR_1BIT
44         port (Gin, Ein, Sin, A, B: in STD_LOGIC;
45              Gout, Eout, Sout: out STD_LOGIC);
46     end component;
47
48     -- Sinais dos comparadores intermediários
49     signal outc1, outc2, outc3 : STD_LOGIC_VECTOR (2 downto 0);
50
51     begin
52
53         -- Comparando o LSB
54         U1: COMPARADOR_1BIT port map ('0', '1', '0', A(0), B(0), outc1(0), outc1(1), outc1(2));
55         U2: COMPARADOR_1BIT port map (outc1(0), outc1(1), outc1(2), A(1), B(1), outc2(0), outc2(1), outc2(2));
56         U3: COMPARADOR_1BIT port map (outc2(0), outc2(1), outc2(2), A(2), B(2), outc3(0), outc3(1), outc3(2));
57         U4: COMPARADOR_1BIT port map (outc3(0), outc3(1), outc3(2), A(3), B(3), Gout, Eout, Sout);
58
59     end Behavioral;
```

Figura 8. Código VHDL do Comparador.

F. Multiplicador

```

32 entity MULTIPLICADOR_4BITS is
33   Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);
34         B : in  STD_LOGIC_VECTOR (3 downto 0);
35         Z : out STD_LOGIC_VECTOR (3 downto 0));
36 end MULTIPLICADOR_4BITS;
37
38 architecture Behavioral of MULTIPLICADOR_4BITS is
39
40   -- 1-bit adder component
41   component ADDER_1BIT
42     port (I0, I1, Cin : in STD_LOGIC;
43          S, Cout: out STD_LOGIC);
44   end component;
45
46   signal tmp1, tmp2, tmp3, tmp4, tmp5, tmp6, tmp7, tmp8, tmp9 : STD_LOGIC;
47   signal CoutZ1, CoutZ2, Cout2, Cout4, Cout5 : STD_LOGIC;
48   signal sum2, sum4, sum5 : STD_LOGIC;
49
50   begin
51
52     Z(0) <= A(0) and B(0);
53     tmp1 <= A(1) and B(0);
54     tmp2 <= A(0) and B(1);
55     tmp3 <= A(2) and B(0);
56     tmp4 <= A(1) and B(1);
57     tmp5 <= A(0) and B(2);
58     tmp6 <= A(3) and B(0);
59     tmp7 <= A(2) and B(1);
60     tmp8 <= A(1) and B(2);
61     tmp9 <= A(0) and B(3);
62     U1: ADDER_1BIT port map (tmp1, tmp2, '0', Z(1), CoutZ1);
63     U2: ADDER_1BIT port map (tmp3, tmp4, CoutZ1, sum2, Cout2);
64     U3: ADDER_1BIT port map (sum2, tmp5, Cout2, Z(2), CoutZ2);
65     U4: ADDER_1BIT port map (tmp6, tmp7, CoutZ2, sum4, Cout4);
66     U5: ADDER_1BIT port map (sum4, tmp8, Cout4, sum5, Cout5);
67     U6: ADDER_1BIT port map (sum5, tmp9, Cout5, Z(3));
68
69   end Behavioral;

```

Figura 9. Código VHDL do Multiplicador.

G. Somador

```

32 entity FULL_ADDER_4BITS is
33   Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);
34         B : in  STD_LOGIC_VECTOR (3 downto 0);
35         Cin : in  STD_LOGIC;
36         S : out STD_LOGIC_VECTOR (3 downto 0);
37         Cout : out STD_LOGIC);
38 end FULL_ADDER_4BITS;
39
40 architecture Behavioral of FULL_ADDER_4BITS is
41
42   -- 1-bit adder component
43   component ADDER_1BIT
44     port (I0, I1, Cin : in STD_LOGIC;
45          S, Cout: out STD_LOGIC);
46   end component;
47
48   -- Signals
49   signal Cout0, Cout1, Cout2 : STD_LOGIC;
50
51   begin
52
53     U0: ADDER_1BIT port map (A(0), B(0), Cin, S(0), Cout0);
54     U1: ADDER_1BIT port map (A(1), B(1), Cout0, S(1), Cout1);
55     U2: ADDER_1BIT port map (A(2), B(2), Cout1, S(2), Cout2);
56     U3: ADDER_1BIT port map (A(3), B(3), Cout2, S(3), Cout);
57
58   end Behavioral;

```

Figura 10. Código VHDL do Somador.

IV. IMPLEMENTAÇÃO DA INTERFACE COM O USUÁRIO

A seguir será apresentada a implementação da interface com o usuário. Como o código é grande para ser apresentado em uma única imagem, a implementação será mostrada em quatro partes:

```

24 entity INTERFACE_USUARIO is
25   port (
26     clock, reset, buttonA, buttonB, buttonop : in  STD_LOGIC;
27     input : in  STD_LOGIC_VECTOR (3 downto 0);
28     ledA, ledB, ledOp : out STD_LOGIC; -- Vou usar esse ledOp pa
29     output : out STD_LOGIC_VECTOR (3 downto 0)
30   );
31 end INTERFACE_USUARIO;
32
33 -- Arquitetura
34 architecture Behavioral of INTERFACE_USUARIO is
35
36   -- Componente do contador
37   component CONTADOR
38     port (
39       load : in  STD_LOGIC;
40       clock : in  STD_LOGIC;
41       reset : in  STD_LOGIC;
42       data: in  INTEGER RANGE 300000000 DOWNT0 0;
43       output : out INTEGER RANGE 300000000 DOWNT0 0
44     );
45   end component;
46
47   -- Componente da ULA
48   component ULA
49     port (
50       A : in  STD_LOGIC_VECTOR (3 downto 0);
51       B : in  STD_LOGIC_VECTOR (3 downto 0);
52       Operation : in  STD_LOGIC_VECTOR (3 downto 0);
53       Z : out STD_LOGIC_VECTOR (3 downto 0)
54     );
55   end component;

```

Figura 11. Primeira parte do código da interface.

```

58   type stateType is (stateInput, stateOutput);
59
60   -- Signals
61   signal state : stateType;
62   signal inputsDone : STD_LOGIC_VECTOR (2 downto 0); -- 2 = LedA, 1 = Led
63   signal inputA, inputB, inputOp : STD_LOGIC_VECTOR (3 downto 0);
64   signal counterOutput : INTEGER RANGE 300000000 DOWNT0 0;
65   signal outputULA : STD_LOGIC_VECTOR (3 downto 0);
66
67   begin
68
69     -- Chamando os componentes da ULA e do contador
70     U0: ULA port map (inputA, inputB, inputOp, outputULA);
71     U1: CONTADOR port map ('0', clock, reset, 0, counterOutput);
72
73     -- Implementando a máquina de estados
74     FSM: process (clock, reset)
75     begin
76
77       if (reset = '1') then
78         inputA <= "0000";
79         inputB <= "0000";
80         output <= "0000";
81         ledA <= '0';
82         ledB <= '0';
83         ledOp <= '0';
84         state <= stateInput;
85         inputsDone <= "000";
86
87       elsif (clock'event and clock = '1') then
88         case state is
89
90           when stateInput =>
91             output <= input;
92             if (buttonA = '1') then

```

Figura 12. Segunda parte do código da interface.

```

124 if (buttonA = '1') then
125     inputA <= input;
126     ledA <= '1';
127     inputsDone (2) <= '1';
128 elseif (buttonB = '1') then
129     inputB <= input;
130     ledB <= '1';
131     inputsDone (1) <= '1';
132 elseif (buttonOp = '1') then
133     inputOp <= input;
134     ledOp <= '1';
135     inputsDone (0) <= '1';
136 elseif (inputsDone = "111") then
137     ledA <= '0';
138     ledB <= '0';
139     ledOp <= '0';
140     state <= stateOutput;
141 else
142     state <= stateInput;
143 end if;
144
145 when stateOutput =>
146     if (counterOutput < 100000000) then
147         ledA <= '1';
148         ledB <= '0';
149         ledOp <= '0';
150         output <= inputA;
151     elsif ((counterOutput >= 100000000) and (counterOutput < 200000000)) then
152         ledA <= '0';
153         ledB <= '1';
154         ledOp <= '0';
155         output <= inputB;
156     elsif (counterOutput >= 200000000) then
157         ledA <= '0';
158         ledB <= '0';
159         ledOp <= '1';
160         output <= outputULA;
161     end if;
162     state <= stateOutput;
163 end case;
164 end if;
165 end process;
166 end Behavioral;
167

```

Figura 13. Terceira parte do código da interface.

```

124
125
126
127
128
129
130
131
132
133
134
135
136
137

```

Figura 14. Quarta parte do código da interface.

Caso a visualização do código seja prejudicada, é possível acessá-lo pelo link do GitHub disponível no apêndice.

V. COMPONENTES DA INTERFACE

A. Componente: ULA

As imagens que serão mostradas a seguir não possuem a parte da implementação onde são citados todos os componentes necessários para a ULA. Como já foram mostrados as implementações de cada componenete de operação lógica e aritmética, parte do código foi retirado para que apenas o funcionamento da entidade fosse mostrado. Este componente coleta as entradas fornecidas à interface pelo usuário e efetua a operação escolhida, retornando para a interface o resultado da operação.

```

86 -- Comportamento da ULA
87 begin
88
89     -- Declarando os componentes
90     U1: COMPLEMENTADOR_4BITS port map (A, '1', Not_A); -- Para operação 1
91     U2: FULL_ADDER_4BITS port map (Not_A, "0000", '1', Compl_A); -- Para operação 1
92     U3: FULL_ADDER_4BITS port map (A, B, '0', A_plus_B); -- Para operação 2
93     U4: MULTIPLICADOR_4BITS port map (A, B, A_times_B); -- Para operação 3
94     U5: COMPLEMENTADOR_4BITS port map (B, '1', Not_B); -- Para operação 4
95     U6: FULL_ADDER_4BITS port map (A, Not_B, '1', A_minus_B); -- Para operação 4
96     U7: AND_4BIT port map (A, B, A_and_B); -- Para operação 5
97     U8: XOR_4BITS port map (A, B, A_xor_B); -- Para operação 6
98     U9: OR_4BITS port map (A, B, A_or_B); -- Para operação 7
99     U10: COMPARADOR_4BITS port map (A, B, A_compare_B(2), A_compare_B(1), A_compare_B(0)); -- Para opera
100     A_compare_B(3) <= '0'; -- Para operação 8
101
102     -- Dando as saídas baseadas na escolha da operação
103     process (operation, Compl_A, A_plus_B, A_times_B, A_minus_B, A_and_B, A_xor_B, A_or_B, A_compare_B)
104     begin
105         case operation is
106             when "0000" =>
107                 Z <= Compl_A;
108             when "1000" =>
109                 Z <= Compl_A;
110             when "0001" =>
111                 Z <= A_plus_B;
112             when "1001" =>
113                 Z <= A_plus_B;
114             when "0010" =>
115                 Z <= A_times_B;

```

Figura 15. Primeira parte do código do componente ULA.

```

114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144

```

Figura 16. Segunda parte do código do componente ULA

Caso a visualização do código seja prejudicada, é possível acessá-lo pelo link do GitHub disponível no apêndice.

B. Componente: Contador

O contador esta sendo utilizado como um divisor de frequência para efetuar a contagem de dois segundos na amostragem das entradas, operação e resultados, assim como especificado no projeto.

```

24 entity CONTADOR is
25     Port (
26         load : in STD_LOGIC;
27         clock: in STD_LOGIC;
28         reset: in STD_LOGIC;
29         data: in INTEGER RANGE 300000000 DOWNT0 0;
30         output: out INTEGER RANGE 300000000 DOWNT0 0
31     );
32     -- Valores devido ao clock de 50MHz (6s = 300000000 clocks)
33 end CONTADOR;
34
35 architecture Behavioral of CONTADOR is
36 begin
37     count: process (clock, reset)
38     variable counting : INTEGER RANGE 300000000 DOWNT0 0;
39     begin
40         if (reset = '1') then
41             counting := 0;
42         elsif (clock'event and clock = '1') then
43             if (load = '1') then
44                 counting := data;
45             else
46                 if (counting >= 300000000) then
47                     counting := 0;
48                 else
49                     counting := counting + 1;
50                 end if;
51             end if;
52             output <= counting;
53         end process;
54     end Behavioral;
55
56
57
58

```

Figura 17. Implementação do contador.

VI. RESULTADOS

Para executar as simulações foram atribuídos valores fixos para as entradas da ULA, exceto a entrada da operação. Essas entradas fixas foram denominadas A e B e os valores fixados são mostrados na figura a seguir:

Object Name	Value
a[3:0]	0101
b[3:0]	0001

Figura 18. Valores fixados para as entradas para realizar as simulações

A. Operação 1: Complemento a 2 da entrada A




Figura 19. Resultado no tempo para o complemento a 2 da entrada A.

B. Operação 2: Soma das entradas

A saída não possui nenhuma informação sobre o 'Carry' por decisão de projeto.




Figura 20. Resultado no tempo para a soma das entradas.

C. Operação 3: Multiplicação das entradas

Como no projeto a saída foi especificada como sendo um vetor de 4 bits, a saída será os 4 bits menos significativos oriundos da multiplicação.




Figura 21. Resultado no tempo para a multiplicação das entradas.

D. Operação 4: Subtração das entradas

Por decisão de projeto, a saída não apresenta informações sobre o 'borrow'.




Figura 22. Resultado no tempo para a subtração das entradas.

E. Operação 5: A AND B

A operação é realizada bit-a-bit.




Figura 23. Resultado no tempo para a aplicação da função AND entre as entradas.

F. Operação 6: A XOR B

A operação é realizada bit-a-bit.




Figura 24. Resultado no tempo para a aplicação da função XOR entre as entradas.

G. Operação 7: A OR B

A operação é realizada bit-a-bit.




Figura 25. Resultado no tempo para a aplicação da função OR entre as entradas.

H. Operação 8: Comparação entre A e B

Os resultados dessa operação devem ser interpretados da seguinte maneira: O bit menos significativo, à direita, indica que a entrada A é menor que a entrada B. O segundo bit, à esquerda, indica que A é igual a B. O terceiro bit, à esquerda, indica que A é maior que B. O bit mais significativo, à esquerda, sempre estará em nível baixo.




Figura 26. Resultado no tempo para a comparação das entradas.

VII. CONCLUSÃO

Ao longo do projeto a equipe foi capaz de notar a praticidade de trabalhar com dispositivos programáveis. A flexibilidade do dispositivo, com o auxílio da linguagem de descrição de hardware, possibilitou a equipe projetar desde componentes básicos como o somador, até máquinas de estado mais robustas. Desse modo, foi possível colocar em prática tanto técnicas de projeto, como conteúdo teórico da disciplina de sistemas digitais. Os resultados obtidos pela simulação e os testes no laboratório comprovaram o bom funcionamento da ULA projetada.

VIII. APÊNDICE

A. Link para acesso aos códigos no github

<https://github.com/gabriel-milan/digitalsystems-01>