

UNIVERSIDADE DE SÃO PAULO
ENGENHARIA DE COMPUTAÇÃO
SISTEMAS DIGITAIS

Exercício-Programa 1: PCS3100

Gabriel Agra de Castro Motta


São Paulo, Outubro de 2024

Parte A:

Desenvolvimento e equação algébrica do circuito:

Para análise lógica do sistema, montamos um mapa de karnaugh a partir do Digital.

$$Y = (\bar{A} \wedge C) \vee (\bar{A} \wedge B) \vee (B \wedge C)$$




Mapa de Karnaugh da função

Assim, concluímos a expressão lógica do circuito como sendo:

$$f = AB + AC + BC$$

Seguindo as regras do EP de máximo de 2 inputs por porta lógica e limite de 4 portas lógicas, substituímos essa expressão por:

$$f = ((B + C) * A) + (B * C)$$



Círculo representante de $((B + C) * A) + (B * C)$

Descrição do Verilog do circuito:

A partir disso, montamos um código em Verilog com os inputs que atribui ao output f a expressão “ $((B + C) * A) + (B * C)$ ”

```
1 module ep01A (a, b, c, f);
2     input a, b, c;
3     output f;
4
5     // coloque aqui a descrição do circuito
6     assign f = ((b | c) & a) | (b & c);
7 endmodule
```

$$\text{Output } f = ((B + C) * A) + (B * C)$$

Testbench criado para testar o circuito:

Para o testbench, testamos as 9 possibilidades de permutações distintas de inputs para testar cada output, caso-a-caso, e usamos monitor para verificar os resultados




```
1  module tb_ep01A;
2      reg a, b, c;
3      wire f;
4
5      ep01A uut (
6          .a(a),
7          .b(b),
8          .c(c),
9          .f(f)
10     );
11
12    initial begin
13        $monitor("a = %b, b = %b, c = %b, f = %b", a, b, c, f);
14
15        a = 0; b = 0; c = 0; #10;
16        a = 0; b = 0; c = 1; #10;
17        a = 0; b = 1; c = 0; #10;
18        a = 0; b = 1; c = 1; #10;
19        a = 1; b = 0; c = 0; #10;
20        a = 1; b = 0; c = 1; #10;
21        a = 1; b = 1; c = 0; #10;
22        a = 1; b = 1; c = 1; #10;
23
24        $finish;
25    end
26 endmodule
```

Testbench para as 9 possibilidades com atraso adicionado

Parte B:


Desenvolvimento e equação algébrica do circuito:

Para análise lógica do sistema, montamos um mapa de karnaugh a partir do Digital.



Pelos implicantes primos essenciais, concluímos $f = AB + AC + BC + BD$

E, novamente, para cumprir com as regras do EP e também não degradar muito o sinal, descrevemos o circuito de forma alternativa, como $f = (AB + AC) + BC + CD$. Assim, reduzindo o input da última porta lógica OR de 4 bits para 3 bits.



Circuito representante de $(AB + AC) + BC + CD$

Descrição do Verilog do circuito:

A partir disso, montamos um código em Verilog com os inputs que atribui ao output f a expressão “ $(AB + AC) + BC + CD$ ”

```
1 module ep01B (a, b, c, d, f);
2     input a, b, c, d;
3     output f;
4
5     // coloque aqui a descrição do circuito
6     assign f = (a & b) | (a & c) | (b & c) | (b & d);
7 endmodule
8
```

Testbench criado para testar o circuito:

Para o testbench, testamos as 16 possibilidades de permutações distintas de inputs para testar cada output, caso-a-caso, e usamos monitor para verificar os resultados

```
● ● ●  
1  module tb_ep01B;  
2      reg a, b, c, d;  
3      wire f;  
4  
5      ep01B uut (  
6          .a(a),  
7          .b(b),  
8          .c(c),  
9          .d(d),  
10         .f(f)  
11     );  
12  
13     initial begin  
14         $monitor("a = %b, b = %b, c = %b, d = %b, f = %b", a, b, c, d, f);  
15  
16         a = 0; b = 0; c = 0; d = 0; #10;  
17         a = 0; b = 0; c = 0; d = 1; #10;  
18         a = 0; b = 0; c = 1; d = 0; #10;  
19         a = 0; b = 0; c = 1; d = 1; #10;  
20         a = 0; b = 1; c = 0; d = 0; #10;  
21         a = 0; b = 1; c = 0; d = 1; #10;  
22         a = 0; b = 1; c = 1; d = 0; #10;  
23         a = 0; b = 1; c = 1; d = 1; #10;  
24         a = 1; b = 0; c = 0; d = 0; #10;  
25         a = 1; b = 0; c = 0; d = 1; #10;  
26         a = 1; b = 0; c = 1; d = 0; #10;  
27         a = 1; b = 0; c = 1; d = 1; #10;  
28         a = 1; b = 1; c = 0; d = 0; #10;  
29         a = 1; b = 1; c = 0; d = 1; #10;  
30         a = 1; b = 1; c = 1; d = 0; #10;  
31         a = 1; b = 1; c = 1; d = 1; #10;  
32  
33         $finish;  
34     end  
35 endmodule
```

Parte C:

Desenvolvimento e equação algébrica do circuito:


Para o circuito, utilizaremos um multiplexador tal que 'a' e 'c' sejam seletores, sendo 'a' o bit de maior significância. Dessa forma, tratamos o circuito em 4 casos, a partir da função da parte B.

a	b	c	d	f
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Isto é, vemos quando f é 1 nos casos quando AC = 00, AC= 01, AC =10, AC=11

- Sendo o primeiro caso AC = 00, B & D = 1
- No segundo caso AC =01 , B = 1
- No terceiro caso AC = 10, A + B = 1
- No quarto caso AC = 11, e f sempre será 1


Logo, as entradas do mux ficam "B & D", "B", "B | D, "1".



Descrição do Verilog do circuito:

Para o MUX 4:1, colocamos um fio de 4 bits de input e outro fio para 2 bits de seletores. A partir disso, atribuímos a AC = 00 a expressão “B & D”, e assim por diante de acordo com o caso.

Atribuímos os dois bits seletores a e c e atribuímos ao output f a posição do mux inputs definida pelo seletor ac.



```
● ● ●

1  module ep01C (a, b, c, d, f);
2      input a, b, c, d;
3      output f;
4
5      // coloque aqui a descricao do circuito
6      wire [3:0] mux_inputs;
7      wire [1:0] sel;
8
9      assign mux_inputs[0] = b & d; // 00
10     assign mux_inputs[1] = b | d; // 01
11     assign mux_inputs[2] = b;    // 10
12     assign mux_inputs[3] = 1'b1; // 11
13
14    assign sel = {a, c};
15
16    assign f = mux_inputs[sel];
17
18  endmodule
```

Testbench criado para testar o circuito:

O testbench continua o mesmo da questão anterior, testando as 16 possibilidades e verificando o resultado.

```
● ● ●
```

```
1  module tb_ep01B;
2      reg a, b, c, d;
3      wire f;
4
5      ep01B uut (
6          .a(a),
7          .b(b),
8          .c(c),
9          .d(d),
10         .f(f)
11     );
12
13     initial begin
14         $monitor("a = %b, b = %b, c = %b, d = %b, f = %b", a, b, c, d, f);
15
16         a = 0; b = 0; c = 0; d = 0; #10;
17         a = 0; b = 0; c = 0; d = 1; #10;
18         a = 0; b = 0; c = 1; d = 0; #10;
19         a = 0; b = 0; c = 1; d = 1; #10;
20         a = 0; b = 1; c = 0; d = 0; #10;
21         a = 0; b = 1; c = 0; d = 1; #10;
22         a = 0; b = 1; c = 1; d = 0; #10;
23         a = 0; b = 1; c = 1; d = 1; #10;
24         a = 1; b = 0; c = 0; d = 0; #10;
25         a = 1; b = 0; c = 0; d = 1; #10;
26         a = 1; b = 0; c = 1; d = 0; #10;
27         a = 1; b = 0; c = 1; d = 1; #10;
28         a = 1; b = 1; c = 0; d = 0; #10;
29         a = 1; b = 1; c = 0; d = 1; #10;
30         a = 1; b = 1; c = 1; d = 0; #10;
31         a = 1; b = 1; c = 1; d = 1; #10;
32
33         $finish;
34     end
35 endmodule
```