Lista subiecte examen 15 iunie 2018


Subjecte 2p

 Explicati de ce este necesar un circuit 74HC541 pentru interfatarea iesirii unui convertor AD la magistrala de date.

Circuitul 74HC541 (Un buffer extern) este folosit impreuna cu un ADC pentru a furniza iesiri de tip 3-state si pentru a prevevi cuplarea zgomotului in ADC.

2. Care sunt semnalele prin intermediul carora comunica un bloc de memorie cu sistemul din care face parte?

Cel mai simplu sistem cu microprocesor este prezentat în urmatoarea figura:



Acest sistem cuprinde pe lângã procesor, un bloc de memorie fixã (ROM), un bloc de RAM şi decodificatorul de memorie pentru blocurile de memorie existente.

Orice circuit de memorie sau bloc de memorie are nevoie de un <u>semnal de selecţie</u> pentru a putea răspunde procesorului la operaţia cerută. Fiecare din aceste semnale de selecţie este o ieşire din <u>decodificatorul de memorie (DEC).</u>

Există mai multe tehnici pentru generarea semnalelor de selecţie a circuitelor de memorie. De obicei blocul de circuite care generează aceste semnale se numeşte <u>decodificator de adrese de memorie</u> şi are ca intrări linii din magistrala de adrese şi eventual semnale de comandă generate de către procesor.

3. Un DAC de 8 biti are pasul de 10mV. Care este cea mai mare valoare a iesirii ? Cat este rezolutia in procente?


Rezolvare

FS(cea mai mare valoare a iesirii)=(2^B-1)*pasul(mV)=(2⁸-1)*10mV=25.50V

b) Rezolutia[%]= 1/255*100=0.39% aprox 0.4%

- 4. Avem un ADC cu rampa digitala exemplu pe 8 biti cu LSB=20mV si FS=5.1V. a) Cat este timpul de conversie maxim, daca frecventa de CLOCK este 1MHz? b) Cat este eroarea de conversie daca tensiunea de masurat este 2.512V
- a) Cat este timpul de conversie maxim, daca frecventa de CLOCK este 1MHz? b) Cat este eroarea de conversie daca tensiunea de masurat este 2.512V

Multiplii unităților de măsură	Submultiplii unităților de măsur			
101 deca (da)	10-1 deci (d)			
102 hecto (h)	10-2 centi (c)			
103 kilo (k)	10-3 milli (m)			
106 mega (M)	10-6 micro (μ)			
109 giga (G)	10-9 nano (n)			
1012 tera (T)	10-12 pico (p)			
1015 peta (P)	10-15 femto (f)			
10 ¹⁸ exa (E)	10-18 atto (a)			



B = 8; LSB = 20mV; FS = 5.1V

Tclock = $1/\text{freeventa clock} = 1/10^6 \text{ s} = 10^(-6) \text{ s}$

Timp de conversie maxim:

$$Tc = 2^B * Tclock = 2^8 * 10^{-6} s = 0.256 ms$$

Eroarea de conversie:

Vmas = 2.512V;

Ec = |Vmas - Ns*LSB|

Ns(Nr de trepte necesare) = Vmas/LSB = $2.512/20m = 125.6 \rightarrow$ rotunjit superior = 126 Ec = |2.512V - 126*20mV| = |2.512V - 2.52V| = <math>2.52V - 2.512V = 0.008V = 8mV


Daca ar fi cerut timp de conversie:

Tc - timpul de conversie = Ns * TCLOCK = $126* 10^{\circ}(-6) = 0.126$ ms


Sau timp de conversie mediu :

 $Tc = 2^B * Tclock / 2 = 0.128 ms$

5. Cum verificam functionarea ca DMUX a circuitului 74ALS138?




Demultiplexor de ceas: Aplicatie




O modalitate de verificarea a functiei DEMUX a circuitului 74ALS138 este de a conecta semnalul de ceas pe poarta E1 a circuitului, E2 la GND si E3 la +5V, iar pe selectie alegem un numar aleator (de ex. 010 -> 2). Daca totul functioneaza corect, iesirea O2 va avea valoarea (0 - LOW), iar celelalte iesiri (1-HIGH).

6. Explicati functionarea registrului de deplasare folosit in laborator. (2p)

Registrul de deplasare poate fi folosit la stocarea de biţi informaţionali. Biţii informaţionali pot fi transferaţi într-un alt registru identic cu primul. Transferul poate fi serial (bit după bit) sau paralel (toţi biţii deodată). În cazul transferului paralel, circuitele basculante din componenţa registrului trebuie să aibă intrări asincrone. Registrul de deplasare de bază este alcătuit dintr-un număr de CBB conectate în cascadă (serie), ieşirea fiecăruia fiind conectată la intrarea următorului. El are calitatea de a memora un număr de biţi informaţionali egal cu numărul de CBB. În figura este prezentat un registru de deplasare pe patru






Impulsurile de comandă se aplică simultan pe cele patru intrări de tact prin conectarea lor împreună. Informația (în cazul de față succesiunea de biți 1101) se aplică succesiv (în serie) la intrarea primului CBB. La aplicarea fiecărui impuls de tact informația prezentă la intrarea fiecărui bistabil este transferată la ieșirea lui

Astfel, după aplicarea a patru impulsuri de tact cei patru biți aplicați la intrare vor forma conținutului registrului de deplasare. Această informație, odată înmagazinată, poate fi "citită" la ieșirea ultimului CBB, sau poate fi transferată serial unui alt registru de deplasare pe patru biți prin aplicarea a încă patru impulsuri de tact. În cazul în care se dorește transferul informației către un alt registru identic cu primul (registru destinație), intrarea acestuia se conectează la ieșirea serială a registrului sursă.

7. Descrieti o procedura de testare a care pune in evidenta diferenta dintre un bistabil sincron de tip D si un D latch (transparent lacth) (2p)

Raspuns:In cazul stimulilor de intrare prezentati in figura formele de unda ale bistabilului D si D latch sunt urmatoarele




8. Explicati principiul de functionare al convertorului Tensiune-Frecventa. (2p)

Un convertor tensiune-frecvență este deseori folosit ca etaj de intrare în sistemele de măsură digitale. El este alcătuit din două etaje (fig.1): un *circuit de integrare* a cărui tensiune de ieșire este:


$$\mathbf{v}_1 = -\frac{u_{in}}{R_1 C} t$$

în care u_{in} este o tensiune constantă, și un *circuit comparator* care lucrează fără reacție negativă dar cu o reacție pozitivă puternică Neavând reacție negativă, ieșirea sa nu poate fi decât în saturație pozitivă ($v_2 = V_{11}$) sau negativă ($v_2 = V_{12}$) în funcție de relația existentă la un moment dat între tensiunile de la intrările lui, u_{2+} și u_{2-} . Momentele de timp în care ieșirea comparatorului comută dintr-o stare în alta pot fi calculate din relația:

$$\mathbf{v}_2 = \frac{u_{in}}{R_1 C} \cdot \frac{R_4}{R_3} t$$



Dioda D şi rezistenţa R2 constituie o cale de descărcare a condensatorului C, care permite ieşirii integratorului să-şi crească tensiunea până în punctul în care ieşirea comparatorului trece în saturaţie pozitivă. În acest moment dioda se va bloca (anodul ei este la potenţialul masei) şi condensatorul C se va reîncărca de la tensiunea de intrare. Apoi ciclul se va repeta. Formele de undă ale semnalelor la ieşirile circuitului de integrare, respective comparatorului, sunt prezentate în figura urmatoare



Se poate observa că semnalul de ieșire este unul periodic, cu o frecvență care depinde de timpul de încărcare și descărcare a condensatorului și de valoarea tensiunii de intrare. Cu o bună aproximație, expresia frecvenței semnalului de ieșire poate fi calculată cu relația:


$$f = \frac{u_{in}}{CR_1} \cdot \frac{R_4}{R_3(V_{11} - V_{12})}$$


în care V_{11} și V_{12} sunt tensiunile de saturație pozitivă și negativă ale comparatorului. Se poate observa dependența liniară dintre frecvența semnalului de ieșire și tensiunea de intrare.

9. Explicati functionarea bistabilului construit cu Timerul 555. (2p)

Caracteristici:

- •Timp minim în starea LOW de 2 microsecunde
- •Frecvență maximă de funcționare de 500 KHz.
- •Timpi de creştere/descreştere ai tensiunii de ieşire t_R / t_F de 100 ns (R Rise, F Fall)
- •Pulsuri de întârziere de la microsecunde la ore.
- •Functioneaza atat ca monostabil cat si ca astabil.
- •Asigură curent de ieșire mare de până la ±200 mA
- •Factor de umplere programabil.
- •Compatibil cu familia TTL, atunci când este alimentat la 5V
- •Stabilitate cu temperatura: 0.005% per °C →50ppm/ °C.ppm→ parts-per-million






10. Explicati de ce oscileaza (si in ce situatie) NAND LATCH-ul — S'R' LATCH (2p)

Circuitul basculant bistabil SR asincron, cunoscut - datorită proprietăților sale de a memora - și sub denumirea de latch (zăvor), poate fi realizat cu NOR-uri sau cu NAND-uri.

Schema circuitului basculant bistabil SR asincron realizat cu NAND-uri este prezentată în fig1, iar tabelul de tranziție

este tab. .2.



- a) schema logică
- b) schema bloc

Fig.1. CBB-SR asincron, varianta NAND

Tab.2. Tabel de tranziție al CBB-SR asincron, varianta NAND

\overline{S}_n	\overline{R}_n	Q_{n+1}
1	1	Qn
1	0	0
0	1	1
0	0	X

Pe schema din fig. 1 putem scrie:

$$Q_{n+1} = \overline{S_n} \cdot \left(\overline{\overline{R_n} \cdot Q_n}\right) = S_n + \overline{R_n} \cdot Q_n$$
,

relație identică cu relatia obținută în cazul circuitului basculant bistabil SR realizat cu NOR-uri.

Aceeași relație se obține și în urma minimizării funcției logice Q_{n+1} cu ajutorul diagramei VK din fig. 2.




Fig. 2 Diagrama VK pentru CBB-SR asincron, varianta NAND

Indiferent de varianta de implementare adoptată, CBB-SR asincron prezintă următoarele deficiențe:

- aceleași semnale care indică modul *cum* (în care) trebuie să se facă înscrierea, dictează și momentul *când* trebuie să aibă loc aceasta;
 - pentru anumite tranziții ale intrărilor circuitului, starea ieșirilor este imprevizibilă.

11. Explicati de ce oscileaza (si in ce situatie) NOR LATCH-ul — SR LATCH. (2p)

Circuitul basculant bistabil SR asincron realizat cu NOR-uri prezintă schema din fig. 1 și tabelul de tranziție – tab. 1, în care s-a notat cu indice n - valoarea logică prezentă și cu n+1 - valoarea logică viitoare.

Expresia ieșirii Q a circuitului poate fi obținută din schema din fig. 1, astfel:

$$\overline{Q_{n+1}} = \overline{S_n + \left(\overline{R_n + \overline{Q_n}}\right)} = \overline{S_n + \overline{R_n} \cdot Q_n} \ .$$

Eliminând negația în ambii membri ai relației obținem:

$$Q_{n+1} = S_n + \overline{R_n} \cdot Q_n.$$

Un alt mod de a obține expresia îl reprezintă utilizarea diagramei VK din fig. 2 în locațiile căreia au fost trecute valorile logice ale lui Q_{n+1} .

Completarea locațiilor diagramei s-a făcut ținând seama de tabelul de tranziție, tab. 2, astfel:




Fig. 2. CBB-SR asincron, varianta NOR

Tab.2 Tabel de tranziție al CBB-SR asincron, varianta NOR

S_n	R_n	Q_{n+1}
0	0	Qn
0	1	0
1	0	1
1	1	X




Fig. 3. Diagrama VK pentru CBB-SR asincron - varianta NOR

- pentru $S_nR_n=00$, $Q_{n+1}=Q_n$ (prima linie a tabelului de tranziție), deci valorile logice ale lui Q_n se trec în coloana $S_nR_n=00$ a diagramei VK;
- pentru S_nR_n =01(10), Q_{n+1} =0(1) indiferent de valorile lui Q_n și locațiile din coloana a doua (a patra) a diagramei VK se completează cu 0(1).
- pentru S_nR_n =11, ieșirile celor două porți sunt forțate simultan în 0 logic, deci s-ar ajunge la situația inadmisibilă în care:

$$Q_{n+1} = \overline{Q}_{n+1} = 0.$$

Din acest motiv combinația de intrare S_nR_n =11 este interzisă (de obicei prin logică suplimentară) iar în locațiile corespunzătoare ale tab. 2și diagramei VK din fig.3, se pune semnul "x", specific locațiilor în care funcția este nedefinită.

În urma minimizării, se obține relația dorita

Denumirile S (SET) și R (RESET) ale intrărilor latch-ului SR asincron provin din limba engleză și au semnificațiile: *înscriere*, respectiv *ștergere*.

Într-adevăr, observăm că pentru $S_nR_n=10$, intrarea de înscriere S_n este activată și în memoria elementară se înscrie 1 logic, deci $Q_{n+1}=1$.

Similar, pentru $S_nR_n=01$, intrarea de ștergere R_n este activată și memoria este ștearsă: $Q_{n+1}=0$.

Relația 3 se verifică cu ușurință pentru primele 3 linii ale tab. 2

- 12. Un astabil construit cu circuitul 555 are RA=10k, RB=50K si C=100nF. Cat este durata T_{Hi} / T_{Lo}?
- 13. Un monostabil construit cu circuitul 555 are R=1.5k si C=1 μ F. Cat este durata programata de acest monostabil?

Subjecte 3p

- 1. Un circuit cu 3 BB de tip JK constituie un NR care are circuitele de reactie: Jx=F(Qx);Kx=G(Qx). Sa se alcatuiasca diagrama starilor.
- 2. Un circuit cu 4 BB de tip D constituie un NR pentru care circuitele de reactie sunt Dx=F(Qx). Sa se alcatuiasca diagrama starilor.


Aici se face un tabel in care completam valorile lui J, K sau D in functie de bistabil si de functiile primite.


De ex.:

- ₂ Ja=Ka=1
- Jb=Kb=AX'


Jc=Kc=ABC

X	A	В	С	Ja	Ka	Jb	Kb	Jc	Kc
0	0	0	0	1	1	0	0	0	0
0	0	0	1	1	1	0	0	0	0
0	0	1	0	1	1	0	0	0	0
0	0	1	1	1	1	0	0	0	0
0	1	0	0	1	1	1	1	0	0
0	1	0	1	1	1	1	1	0	0
0	1	1	0	1	1	1	1	0	0
0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	0	0	0	0
1	0	0	1	1	1	0	0	0	0
1	0	1	0	1	1	0	0	0	0
1	0	1	1	1	1	0	0	0	0
1	1	0	0	1	1	0	0	0	0
1	1	0	1	1	1	0	0	0	0
1	1	1	0	1	1	0	0	0	0
1	1	1	1	1	1	0	0	1	1






Explicati functionarea unui numarator sincron MOD 16. (3p)



- Toti bistabilii primese simultan semnalul de ceas
 Exista Circ. Logic Comb. pentru controlul numararii
- $\label{eq:JKB} \begin{tabular}{l} \bullet \ JK_B = \ Q_A \\ \bullet \ JK_C = \ Q_B \ Q_A \\ \end{tabular}$
- $JK_D = Q_C Q_B Q_A$


BB JK schimba starea numai cand JK=1



Count	D	C	В	Α
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	0 1 0 1
8	1	0	0	0
9	1	0 0	0	0
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
0	0	0	0	0

Fiecare BB are intrarile JK in HIGH numai cand toti bistabilii anteriori sunt in HIGH.

4. Explicati functionarea astabilului cu 555. (3p)



Nivelul logic al ieșirii complementare a circuitului basculant bistabil este determinat de combinația nivelelor logice ale ieșirilor celor două comparatoare. Rețeaua rezistivă formată din cele trei rezistențe *R* conectate între borna de alimentare și masă formează un divizor de tensiune de pe care se iau tensiunile de referință pentru intrările comparatoarelor. Aceste tensiuni au un rol hotărâtor în funcționarea circuitului. În aplicațiile în care dorim o comandă electronică a temporizatorului se aplică o tensiune modulatoare pe borna "tensiune de control". În caz contrar se recomandă conectarea unui condensator de 0,01µF între această bornă și masă.

Ieșirea circuitului ia întotdeauna nivelul logic al ieșirii complementare a circuitului basculant bistabil. Etajul tampon care le separă permite un consum de până la 200 mA la ieșire, furnizând nivele logice compatibile TTL.

Tensiunile la intrările de prag și trigger variază ca urmare a încărcării sau descărcării unui condensator conectat în exteriorul circuitului. În timpul descreșterii tensiunii pe intrarea trigger (borna 2), atunci când ea scade sub V /3, ieșirea comparatorului de nivel inferior (pragul de jos) va forța ieșirea complementară a circuitului basculant

bistabil în starea 0 (nivel coborât de tensiune). În consecință, ieșirea circuitului va fi la un nivel ridicat de tensiune. În timpul creșterii tensiunii pe intrarea de prag superior (borna 6), atunci când ea depășește valoarea $2V_{_+}/3$, ieșirea comparatorului de nivel superior va forța ieșirea complementară a circuitului basculant bistabil în starea 1 (nivel ridicat de tensiune). În consecință, ieșirea circuitului va fi la un nivel coborât de tensiune. Intrarea de ștergere, RESET (borna 4), permite resetarea circuitului basculant bistabil în orice moment de timp, indiferent de stările ieșirilor comparatoarelor. Intrarea de ștergere devine activă ori de câte ori tensiunea ei scade sub 0,4V, astfel încât joncțiunea bază-emitor a tranzistorului $T_{_1}$ să fie polarizată direct cu tensiunea de dschidere. Când nu se folosește, ea se conectează la tensiunea de alimentare.


Atunci când între borna 7 (descărcare) și masă este conectat un condensator de temporizare, tranzistorul T_2 permite descărcarea prin el a acestuia, atunci când ieșirea complemetară a CBB este la un nivel ridicat de tensiune, astfel încât tranzistorul să fie deschis. În caz contrar, condensatorul se poate încărca de la sursa de alimentare printro rezistență externă. Procesul de încărcare poate fi stopat în orice moment de timp prin aplicarea unui potențial de 0.4V pe intrarea de stergere 4.

Circuitul 555 are două moduri operaționale de bază: modul **monostabil** și modul **astabil**. În modul monostabil, circuitul 555 se comportă ca un multivibrator monostabil. Se știe că un multivibrator monostabil are o singură stare stabilă. De câte ori se aplică un puls trigger la intrare, monostabilul trece din starea stabilă într-una temporară, rămâne în acea stare un interval de timp, care este stabilit de rețeaua RC, iar apoi revine în starea sa stabilă. Cu alte cuvinte, circuitul monostabil generează un singur puls de durată fixă, ori de câte ori primește un semnal trigger la intrare, de aici îi vine și numele de "one-shot". Multivibratorii "one-shot" sunt folosiți pentru a porni sau opri anumite circuite sau componente externe pentru o anumită perioadă de timp. Este folosit de asemenea pentru a genera întârzieri. Când mai mulți asemenea multivibratori sunt conectați în cascadă, pot fi generate diverse forme de pulsuri secvențiale cu factori de umplere variabili. Al doilea mod operațional de bază al circuitului 555 este modul astabil. Un multivibrator astabil este de fapt un oscilator. Multivibratorul astabil generează un șir continuu de pulsuri off-on rectangulare între doua nivele de tensiune. Frecvența pulsului și ciclul de sarcină sunt dependente de valorile rețelei RC.


5. Explicati functionarea monostabilului cu 555. (3p)

Circuitul 555 are două moduri operaționale de bază: modul **monostabil** și modul **astabil**. În modul monostabil, circuitul 555 se comportă ca un multivibrator monostabil. Se știe că un multivibrator monostabil are o singură stare stabilă. De câte ori se aplică un puls trigger la intrare, monostabilul trece din starea stabilă într-una temporară, rămâne în acea stare un interval de timp, care este stabilit de rețeaua *RC*, iar apoi revine în starea sa stabilă. Cu alte cuvinte, circuitul monostabil generează un singur puls de durată fixă, ori de câte ori primește un semnal trigger la intrare, de aici îi vine și numele de "*one-shot*". Multivibratorii "one-shot" sunt folosiți pentru a porni sau opri anumite circuite sau componente externe pentru o anumită perioadă de timp. Este folosit de asemenea pentru a genera întârzieri. Când mai mulți asemenea multivibratori sunt conectați în cascadă, pot fi generate diverse forme de pulsuri secvențiale cu factori de umplere variabili.

6. Proiectati unui numarator asincron MOD 7 folosind BB de tip (D,JK sau T). (3p)



7. Explicati functionarea unui numarator MOD 5 construit cu circuitul 74ALS193 (3p)



8. Proiectati un numarator sincron (crescator/descrescator) folosind registrul de deplasare SN7495. (3p)

Acest lucru se poate face folosind functia de registru paralel a circuitului SN7495. Ideea aici este de a implementa un numarator care sa numere crescator de la 0 la F. Pentru aceasta este necesara o poarta de functii care sa preia valorile de la iesirea registrului (Qa - Qb) si sa scoata pe output valoarea urmatorului numar, valori care vor fi puse in pinii A-D ai registrului.

Primul pas este de a construi tabelul de valori si de a folosi diagrama Karnaugh pentru a deduce formulele necesare.

A	В	С	D	Qa	QЬ	Qc	Qd
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0

Ulterior se va face diagrama Karnaugh pentru a deduce fiecare din cele 4 functii pentru rezolvarea viitoarelor valori a portilor A-D:	

Diagrame Karnaugh

O Doua Variabile O Trei Variabile Patru Variabile Permiteti "NU CONTEAZA"

Tabela de adevar								
Α	В	С	D	F (ABCD)				
0	0	0	0	0				
0	0	0	1	0				
0	0	1	0	0				
0	0	1	1	0				
0	1	0	0	0				
0	1	0	1	0				
0	1	1	0	0				
0	1	1	1	1				
1	0	0	0	1				
1	0	0	1	1				
1	0	1	0	1				
1	0	1	1	1				
1	1	0	0	11				
1	1	0	1	1				
1	1	1	0	1				
1	1	1	1	0				


			A	В	
		00	01	11	10
	00	0	0	1	1
CID.	01	0	0	1	1
CD	11	0	1	0	1
202	10	0	0	1	1

 $\mathbf{F}(\mathbf{A}\mathbf{B}\mathbf{C}\mathbf{D}) = \mathbf{A} \ \overline{\mathbf{B}} + \mathbf{A} \ \overline{\mathbf{C}} + \mathbf{A} \ \overline{\mathbf{D}} + \overline{\mathbf{A}} \ \mathbf{B} \ \mathbf{C} \ \mathbf{D}$

Faceti clic pe butoanele din tabelul de adevar sau din diagrama Karnaugh pentru a modifica valoarea. Atunci cand indexul mouse este deasupra unui minterm al functiei F sunt evidentiate cu galben celulele care dau acest minterm.


Unde F(ABCD) reprezinta functia prin care calculam rezultatul, iar A, B, C si D din poza de mai sus reprezinta iesirile registrului folosit (Qa, Qb, Qc, Qd). Se repeta pentru B, C si D.


Dupa deducerea formulelor se va implementa poarta functiilor:



9. Explicati functionarea ADC-ului cu rampa digitala. (3p)

- Cel mai simplu convertor D/A
- Necesita semnal de CLOCK
- Start initiaza conversia






Odata cu aplicarea comenzii start bistabilul(ala unde intra ceasu de zici ca e poarta AND) trece in starea 1 si se permite accesul impulsurilor de ceas catre numarator. Acesta incepe sa numere pronind din starea 0 iar numarul respectiv este aplicat pe intrarile convertorului.

La iesirea convertorului va rezulta o tensiune de forma unei rampe in trepte. Cand tensiunea depaseste un anumit nivel, comparatorul trece in starea 1 si reseteaza bistabilul.

10. Explicati functionarea unui numarator asincron descrescator facut cu bistabili de tip JK. (3p)



11. Explicati functionarea numaratorului 74ALS193 (3p)

Un exemplu de numărător sincron este circuitul 74193. Acesta este un numărător binar reversibil de 4 biți, cu posibilitatea de încărcare paralelă (Figura 3.79).





Figura 3.79. Numărătorul binar reversibil de 4 biți 74193.

Există două intrări de tact, pentru cele două sensuri de numărare: CU (Count Up), pentru numărarea directă, și CD (Count Down), pentru numărarea inversă. Numărarea are loc pe frontul anterior al semnalului de tact. Intrarea de tact neutilizată se conectează la nivelul 1 logic. Intrarea \overline{LD} (Load) se folosește pentru încărcare paralelă, iar CL (Clear) se folosește pentru ștergere. Dacă \overline{LD} = 0, se validează operația de încărcare paralelă, independent de semnalul de tact și de starea numărătorului. Pentru numărare \overline{LD} trebuie să fie 1 logic. Pentru ștergere se aplică 1 logic pe intrarea CL.

Pentru conectarea mai multor numărătoare sunt prevăzute ieșirile \overline{CR} (Carry) și \overline{BR} (Borrow). \overline{CR} se activează atunci când se ajunge la numărul maxim și CU=0 (la numărare directă), iar \overline{BR} se activează atunci când se ajunge la 0 și CD=0 (la numărare inversă).


O secvență de numărare mai scurtă se poate obține conectând la intrarea \overline{LD} ieșirea de transport \overline{CR} sau cea de împrumut \overline{BR} , după cum numărarea se realizează în sens direct sau în sens invers. La intrările D, C, B, A se aplică valorile corespunzătoare stării în care trebuie să se realizeze tranziția atunci când se ajunge la numărul maxim, respectiv la 0.

12. Explicati functionarea unui divizor cu 10 bazat pe circuitul 74LS293. (3p)



CP este frecventa care dorim sa o divizam. MRsi MR sunt intrarile intr-un NAND care formeaza blocul de control al integratului 74LS293, care reseteaza iesirile Q3-Q0 cand MR=MR=1. Deoarece MR1 este legat la Q1 si MR2 este legat la Q3 in momentul cand Q3=Q1=1 adica la nr 10b=1010 blocul de control reseteaza iesirile Q3-Q0.

13. Explicati schema care permite detectarea ordinei in care vin doua semnale (3p)




Sistemul de la punctul 'a' se poate considera un detector de stare HIGH cu intrarea pe semnalul J. Stim despre bistabilul JK ca acesta actioneaza pe frontul pozitiv al semnalului clock, prin urmare singurul mod ca semnalul rezultat Q sa fie HIGH ar fi acela in care A ar ajunge HIGH inaintea lui B (precum se vede in figura 'b').

Daca totusi B ajunge HIGH inaintea lui A, bistabilul nu va mai observa modificarea lui A deoarece nu va mai exista niciun front pozitiv al semnalului clock din acel moment (figura 'c').

Prin urmare, ne putem da seama care dintre A si B a fost detectat primul ca fiind HIGH dupa valoarea lui Q:

- Q = HIGH => A ajunge HIGH inaintea lui B
- Q = LOW => B ajunge HIGH inaintea lui A

14. Explicati principiul de functionare al unui ADC cu urmarire continua. (3p)




In schema data comparatorul schimba sensul de numarare (up/down) al numaratorului, astfel ca semnalul de ieșire al DAC sa urmareasca semnalul de intrare.


Pentru ca acest tip de DAC sa functioneze corect, este necesara existenta unei corelatii intre perioada impulsurilor de tact si viteza de variatie a semnalului de intrare si anume: variatia semnalului de intrare pe durata unei perioade de tact trebuie sa nu depaseasca valoarea unei trepte de cuantificare (LSB). In acest scop, pentru o frecventa de tact precizata, se pune problema stabilirii componentei de frecventa maxima care poate exista in spectrul semnalului de intrare. Altfel spus, conditia de urmarire este urmatoarea:

$$\left|\frac{\Delta V}{T}\right| > \left|\frac{dVin}{dt}\right|$$

15. Explicati functionarea unui numarator up - down construit cu bistabili de tip JK (3p)



Semnalul UP/DOWN impreuna cu (adica functia SI) iesirile NE/INVERSATE ale BB anteriori formeaza semnalul JK pentru bistabilul curent



Subjecte 4p

- 1. Proiectati un numarator asincron MOD X (x>16) folosind 2 integrate '293.
- 2. Proiectati un numarator asincron folosind 2 integrate '293 astfel incât sa se obtina frecventele f/7, f/14, f/28 si f/84, unde f este frecventa semnalului de ceas.


3. Proiectati un NR cu 3BB de tip JK care sa numere in ordinea xxxxxxxxxx.

Exemplu de ordine : 1 4 2 5 0 3 6 7

Descifrare in biti a secventei :

32	61	60	dec
0	0	(1
1	O	0	4
	-(0	2 5
t 0	0	(5
Ó	0	Ó	0
0	j	'	0 3 6
1	ţ	0	4
ì	l	1	4

Reguli ale bistabilului JK:



Starile de tranzitie (gen de la 1 la 4 sau 5 la 0):

	Sta	le im	tial	ξ.	Stare	mila	oro	
	Q,	0,	00		Q_{i}	Q,	Q _o	
0	D	Đ	0	\rightarrow	0	(1	
1	0	0	($\stackrel{\longrightarrow}{\longrightarrow}$	-	0	0	
2	0	(0	\rightarrow	ł	(0	
34	0	(6		. 0	(0	
	(0	(0	0	0	
E	ι	į,	0		-> (1	(
4	((1		> 0	0	(·	
4	(`	,					

Acum ne folosim de tabelul cu regulile bistabilului JK ca sa putem construi tabelulul variabilelor J si K. Tabelul acesta este determinat cu ajutorul tabelului de tranzitii de mai sus.

J2,K2 apartin lui Q2.

J1,K1 apartin lui Q1.


Samd.

binar	J2	K2	J1	K1	Ј0	K0
000	0	1	1	0	1	0
001	1	0	0	1	0	1
010	1	0	0	1	1	0
011	1	0	1	0	0	1
100	0	1	1	0	0	1
101	0	1	0	1	0	1
110	1	0	1	0	1	0
111	0	1	0	1	1	0

Si din tabel, facem reprezentarile Karnaugh.

Acum, din tabelele Karnaugh scoatem ecuatiile fiecarei intrari (J2,K2,J1,etc).

Acum facem modulele J1K1, J2K2, J0K0 - astea sunt module in care se tine "logica" secventei.



Idem si pentru J0K0.

Acum, in schema logica inseram 3 bistabili de tip JK, la care adaugam cele 3 module (J2K2,J1K1,J0K0). La fiecare modul JiKi conectam cei 3 pin de intrare Q0,Q1,Q2 la iesirile celor 3 bistabili, in mod corespunzator.

- 4. Proiectati un ASF cu 2 BB de tip JK care sa numere in ordinea ZZZZ/YYYY dupa cum X= L/H
- 5. Un circuit cu 3 BB de tip JK constituie un ASF care are circuitele de reactie: Jx=F(Qx,X); Kx=G(Qx,X), unde X este intrarea de control. Sa se alcatuiasca diagrama starilor.

6. Un circuit cu 4 BB de tip D constituie un ASF care are circuitele de reactie: Dx=F(Qx,X), unde X este intrarea de control. Sa se alcatuiasca diagrama starilor.

Aici se face un tabel in care completam valorile lui J, K sau D in functie de bistabil si de functiile primite.


De ex.:


Ja=Ka=1

Jb=Kb=AX'

Jc=Kc=ABC

X	A	В	С	Ja	Ka	Jb	Kb	Jc	Kc
0	0	0	0	1	1	0	0	0	0
0	0	0	1	1	1	0	0	0	0
0	0	1	0	1	1	0	0	0	0
0	0	1	1	1	1	0	0	0	0
0	1	0	0	1	1	1	1	0	0
0	1	0	1	1	1	1	1	0	0
0	1	1	0	1	1	1	1	0	0
0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	0	0	0	0
1	0	0	1	1	1	0	0	0	0
1	0	1	0	1	1	0	0	0	0
1	0	1	1	1	1	0	0	0	0
1	1	0	0	1	1	0	0	0	0
1	1	0	1	1	1	0	0	0	0
1	1	1	0	1	1	0	0	0	0
1	1	1	1	1	1	0	0	1	1





- 7. Proiectati un MUX 8-1 folosind circuitele '153 si 257.
- 8. Implementati functia ai carei mintermeni sunt m(x,x,x,x,x,x) folosind un MUX 8-1
- 9. Determinati secventa de numarare a numaratorului cu 4 bistabili de tip JK (notati cu A,B,C si D, sensibili la tranzitia negativa a semnalului de clock), guvernat de urmatoarele ecuatii: JA=KA=1, JB=KB=AD, JC=KC=AB, JD=CJC si KD=A. A=LSB.

Rescriem ecuatiile:

JA = KA = 1

JB = KB = AD'

JC = KC = AB

JD = CJC = ABC

KD = A

A = LSB-ul (cel mai putin semnificativ bit - adica e cel din dreapta de tot)

Acum, cream tabelele Karnaugh folosindu-ne de ecuatiile de mai sus.

Pentru JB si KB

QaQb \ QcQd	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	0	0	1
10	1	0	0	1

Pentru JC si KC

QaQb \ QcQd	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	1
10	0	0	0	0


Pentru JD

QaQb \ QcQd	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	1
10	0	0	0	0


Pentru KD

QaQb \ QcQd	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	1	0	0	p0

Tabelul pentru tranzitiile J-urilor si a K-urilor.



Si apoi determinam tabelul corespondentelor.



Secventele determinate sunt urmatoarele:

$$0 \rightarrow 1 \rightarrow 0$$

 $2 \rightarrow 3 \rightarrow 2$
 $4 \rightarrow 6 \rightarrow 4$
 $6 \rightarrow 4 \rightarrow 6$
 $9 \rightarrow 9 \rightarrow 16 \rightarrow 16 \rightarrow 12 \rightarrow 7$
 $10 \rightarrow 9 \rightarrow -$
 $12 \rightarrow 10 \rightarrow 0$
 $12 \rightarrow 10 \rightarrow 0$
 $12 \rightarrow 10 \rightarrow 0$
 $11 \rightarrow 10 \rightarrow 9 \rightarrow 8 \rightarrow 16 \rightarrow 16 \rightarrow 16 \rightarrow 12 \rightarrow 7 \rightarrow 6$ (3) 40 April $11 \rightarrow 10 \rightarrow 9 \rightarrow 8 \rightarrow 16 \rightarrow 16 \rightarrow 16 \rightarrow 12 \rightarrow 7 \rightarrow 6$ (3) 41 April $11 \rightarrow 10 \rightarrow 9 \rightarrow 8 \rightarrow 16 \rightarrow 16 \rightarrow 16 \rightarrow 12 \rightarrow 7 \rightarrow 6$ (3) 41 April $11 \rightarrow 10 \rightarrow 9 \rightarrow 8 \rightarrow 16 \rightarrow 16 \rightarrow 16 \rightarrow 12 \rightarrow 7 \rightarrow 6$ (3) 41 April $11 \rightarrow 10 \rightarrow 9 \rightarrow 8 \rightarrow 16 \rightarrow 16 \rightarrow 16 \rightarrow 12 \rightarrow 7 \rightarrow 6$ (3) 41 April $11 \rightarrow 10 \rightarrow 9 \rightarrow 8 \rightarrow 16 \rightarrow 16 \rightarrow 16 \rightarrow 12 \rightarrow 7 \rightarrow 6$

10. Explicati functionarea unui DAC cu rezistente ponderate 2ⁿ

Alegând anumite valori pentru rezistențele din montaj, și anume :

$$R_f = R_0 = R$$
, $R_1 = \frac{R}{2}$, $R_2 = \frac{R}{2^2}$, ... $R_k = \frac{R}{2^k}$,... $R_{n-1} = \frac{R}{2^{n-1}}$ (5.6)

În fig.5.13. se prezintă schema unui CNA care utilizează rezistențe ponderate conform (5.6). Fixarea valorii fiecărui bit se face prin comutatoarele $K_0...K_{n-1}$ care pot conecta intrarea fie la tensiunea de referință care indică nivelul 1 logic, fie la masă pentru nivelul 0 logic.




Fig. 5.13. Schema CNA cu rezistoare ponderate și comutatoare.

Pentru a obține o valoare corectă a conversiei trebuie ca rezistoarele folosite să fie de precizie ridicată pentru a satisface condițiile (5.6) și de asemenea tensiunea de referință trebuie să aibă o

stabilitate foarte mare. Legea de variație a rezistențelor este exponențială ceea ce conduce la un domeniu larg de valori în cazul unor conversii cu un număr mare de biți. Este dificil ca prin tehnologie monolitică să se realizeze rezistoare de valori mari și precizie ridicată.

În fig.5.14. se prezintă caracteristica de transfer a unui CNA pe trei biți.




Fig.5.14. Caracteristica de transfer a unui CNA pe trei biți.


Ca și în cele prezentate până acum rezoluția unui CNA este dată de numărul de biți pe care lucrează, mărimea treptei de cuantizare fiind :

Unde U max este valoarea maximă a mărimii analogice studiate care se notează uneori FS (full scale).

11. Explicati functionarea unui ADC cu Registru de Aproximatii Succesive.

ADC cu RAS (SAR)

- RAS Registru de
 Aproximatii Succesive
 (Successive Approximation Register)
- Bitii se seteaza pe rand de la cel mai semnificativ in jos.
- Timpul de convesie este proportional cu numarul de biti ai convertorului.



Circuitul de convertizor analogic-digital de aproximare succesiv consta, in mod obisnuit, din patru subcircuite principale:

- Un circuit de esantionare si de asteptare pentru a obtine tensiunea de intrare (Vin).
- Un comparator de tensiune analogic care compara Vin cu iesirea DAC intern si transmite rezultatul comparatției catre registrul de aproximare succesiva (SAR).
- Subcircuit de registru de aproximare succesiv conceput pentru a furniza un cod digital aproximativ al lui Vin la DAC intern.
- Un DAC intern de referinta care, pentru comparatie cu VREF, furnizeaza comparatorul cu o tensiune analogica egala cu ieșirea de cod digital a SARin.

Registrul de aproximare succesiv este inițializat astfel încât cel mai semnificativ bit (MSB) să fie egal cu un digital 1. Acest cod este introdus în DAC, care furnizează apoi echivalentul analog al acestui cod digital (Vref / 2) în circuitul de comparator pentru Comparație cu tensiunea de intrare eșantionată. Dacă această tensiune analogică depășește valoarea Vin, comparatorul determină ca SAR să reseteze acest bit; În caz contrar, bitul este lăsat un 1. Apoi următorul bit este setat la 1 și se efectuează același test, continuând această căutare binară până când fiecare bit din SAR a fost testat. Codul rezultat este aproximarea digitală a tensiunii de intrare eșantionate și este în final produs de SAR la sfârșitul conversiei (EOC).

12. Explicati principiul de functionare al convertorului Tensiune-Perioada cu oglinda de curent.

VFC produce un tren impuls cu o frecvență proporțională cu tensiunea de intrare. Apoi, un microcontroler sau o logică convertește frecvența într-un număr, deschizând o poartă pentru o perioadă fixă de timp și număra câte impulsuri trec prin poartă pentru acel moment.

O oglindă de curent este un circuit conceput pentru a copia un curent printr-un dispozitiv activ, prin controlul curentului într-un alt dispozitiv activ al unui circuit, menținând constant curentul de ieșire, indiferent de încărcare.

Actualul curent fiind "copiat" poate fi, și uneori este, un curent de semnal variabil.

Conceptual, o oglindă ideală de curent este pur și simplu un amplificator ideal pentru inversarea curentului care inversează direcția curentă sau este [clarificată] o sursă de curent controlată de curent (CCCS).

Oglinda curentă este utilizată pentru a furniza curenți de polarizare și sarcini active la circuite. De asemenea, poate fi folosit pentru a modela o sursă de curent mai realistă (din moment ce sursele de curent ideale nu există).

- 13. Proiectati un numarator care se numere in ordinea 12-11-10-9-9-7 folosind '193 si '138. Care este diagrama de functionare a acestui numarator?
- 14. Proiectati un numarator care se numere in ordinea 5-6-7-8-9-10-11 folosind '193 si '138. Care este diagrama de functionare a acestui numarator?