## PCS3225 - Sistemas Digitais II Projeto 1 - Mínimo Múltiplo Comum

Glauber De Bona

Prazo: 15/09/2021

O objetivo deste trabalho é a prática da metodologia de projeto via Fluxo de Dados e Unidade de Controle com diagramas ASM.

## Introdução

O Mínimo Múltiplo Comum (MMC) de um conjunto de números naturais positivos é definido como o menor número natural positivo que é divisível por cada número deste conjunto. Encontrar o MMC de um conjunto de números é uma tarefa comum na matemática, quando somamos frações, por exemplo. Na prática, o MMC tem várias aplicações e, por exemplo, pode nos dizer quando um conjunto de planetas que orbita uma mesma estrela com períodos diferentes estarão alinhados.

O MMC pode ser calculado de diferentes maneiras, usando por exemplo fatoração ou o máximo divisor comum e multiplicação. No entanto, estas duas maneiras envolvem multiplicações ou divisões, o que é relativamente difícil de se implementar em hardware. Numa abordagem mais trabalhosa para humanos, mas mais simples para um hardware, o MMC pode ser calculado utilizando apenas somas e comparações. O algoritmo abaixo, descrito na linguagem C, usa tal abordagem para o cálculo do MMC de dois números.

```
int MMC (int A, int B) {
   int mA = A;
   int mB = B;
   while (mA != mB) {
      if (mA < mB) mA = mA + A;
      else mB = mB + B;
   }
   return mA;
}</pre>
```

As variáveis mA e mB no algoritmo acima percorrerão a sequência de múltiplos de A e de B, respectivamente. O algoritmo simplesmente toma o menor entre estes dois múltiplos (mA ou mB) e calcula o próximo múltiplo. Esses múltiplos serão iguais pela primeira vez no MMC, quando o algoritmo termina. A tabela abaixo mostra um exemplo da execução do algoritmo, para entradas A=12 e B=16, contando o número de somas executadas.

mA	mB	# somas
12	16	0
24	16	1
24 36	32	2
36	32	3
36	48	4
48	48	5

Na execução ilustrada pela tabela acima, o algorimo realizou 5 somas, até que ambos os múltiplos ficaram iguais, ao número 48, retornando tal valor.

Note que o algoritmo acima pressupõe entradas positivas (nãonulas!) e entra em loop infinito quando exatamente uma das entradas é igual a zero. Teoricamente, o MMC de um conjunto é indefinido quando um dos seus elementos é zero, e isso deverá ser tratado separadamente.

Sua tarefa será desenvolver um sistema digital que implementa o algoritmo acima para calcular o MMC de dois números, enquanto conta o número de somas realizadas, utilizando a metodologia de projeto estruturado em Unidade de Controle e Fluxo de Dados, partindo de um diagrama ASM.

## **Atividades**

T4A1 (10 pontos) Implemente um componente em VHDL (com a entidade abaixo) que calcule o mínimo múltiplo comum de dois números naturais através do algoritmo listado acima.

Trabalho 1, Atividade 1

```
entity mmc is
   port (
       reset, clock:
                          in bit;
       inicia:
                           in bit;
                          in bit_vector(7 downto 0);
       A, B:
       fim:
                          out bit;
       nSomas:
                           out bit_vector(8 downto 0);
       MMC:
                           out bit_vector(15 downto 0)
    );
end mmc;
```

A ativação da entrada reset, assíncrona, leva o sistema a um estado inicial, onde ele deve permanecer enquanto a entrada inicia for igual a zero. As entradas de dados A e B especificam, em binário sem sinal, os números cujo MMC será calculado. Para iniciar uma operação, a entrada de controle inicia deve ser ativada. Sempre que uma operação está em andamento, a saída de controle fim deve ser igual a zero, sendo ativada apenas quando uma operação termina. Se uma das entradas (A ou B) for igual a zero, a operação iniciada deve terminar com as saídas de dados MMC e nSomas (ambas representadas em binário sem sinal) iguais a zero e com a saída fim igual a um. Se as duas entradas forem diferentes de zero, então, iniciada uma operação, o sistema deve calcular o MMC correspondente utilizando o algoritmo fornecido, contando o número de somas rea-

Matematicamente, o MMC é indefinido quando um dos operandos é igual a zero.

As entradas podem mudar durante uma operação, então é importante registrá-las.

lizadas. Ao final da operação, o MMC e o número de somas devem ser apresentados nas saídas MMC e nSomas, e a saída fim deve ser igual a um. Após o término de uma operação, o sistema deve voltar ao estado inicial, de onde uma nova operação poderá ser iniciada. A menos do reset, que é assíncrono, o sistema deve ser síncrono, com a entrada inicia fazendo efeito na borda de subida de clock. Cada operação deve tomar no máximo 2000 ciclos de clock para ser realizada.

## Instruções para Entrega

Você deve acessar o link específico para a tarefa T1A1 dentro do tópico "Projetos" no e-Disciplinas, já logado com seu usuário e senha, que levará à página apropriada do juiz eletrônico. Em cada atividade, você pode enviar apenas um único arquivo codificado em UTF-8. Se o seu sistema fizer uso de subcomponentes desenvolvidos por você (como Fluxo de Dados, Unidade de Controle, regitradores, etc), estes deverão estar descritos (entidade e arquitetura) no mesmo único arquivo a ser submetido. O nome do arquivo não importa, mas sim a descrição VHDL que está dentro. As entidades nas suas soluções devem ser idênticas àquelas neste enunciado ou o juiz não irá processar seu arquivo.

Quando acessar o link no e-Disciplinas, o navegador abrirá uma janela para envio do arquivo. Selecione-o e envie para o juiz. Jamais recarregue a página de submissão pois seu navegador pode enviar o arquivo novamente, o que vai ser considerado pelo juiz como um novo envio e pode prejudicar sua nota final. Caso desista do envio, simplesmente feche a janela. Depois do envio, a página carregará automaticamente o resultado do juiz, quando você poderá fechar a janela. A nota dada pelo juiz é somente para a submissão que acabou de fazer.

O prazo para a submissão das soluções no Juiz é 15 de setembro de 2021, quarta-feira, às 23:59. O Juiz aceitará até 5 submissões para cada atividade deste projeto. Sua submissão será corrigida imediatamente e sua nota será apresentada. A maior nota dentre as submissões será considerada. Como boa prática de engenharia, faça seus test-benches e utilize o GHDL ou o EDA Playground para validar suas soluções antes de postá-las no juiz.

Atenção: Está proibido o uso das bibliotecas std\_logic\_1164 e textio, ou de qualquer biblioteca não padronizada. Se seu arquivo mencionar essas bibliotecas, mesmo em um comentário, sua submissão nem será avaliada pelo juiz e ficará com nota o (zero).

Se cada soma for realizada em até 3 ciclos de clock, a operação não deve demorar mais de 2000 ciclos.