PCS3225 - Sistemas Digitais II Projeto 6 - Processador Monociclo PoliLEG

Deadline: 8/12/2021

Nos projetos anteriores, você construiu a memória de instruções (rom), a memória de dados (ram), o Program Counter (reg), o banco de registradores (regfile), a Unidade Lógico-Aritmética (alu), a unidade funcional signExtend, a Unidade de Controle (controlunit) e o controle da ULA (alucontrol) do processador monociclo PoliLEG. O objetivo deste trabalho é completar o PoliLEG, instanciando e conectando componentes de projetos anteriores para construir o fluxo de dados (datapath) e interligá-lo com a unidade de controle. O teste do processador será feito através da execução de um programa instalado na rom, junto com os dados colocados na ram.

Introdução

Conforme foi explicado no trabalho anterior, o processador PoliLEG usa o paradigma de Unidade de Controle e Fluxo de Dados. Na Figura 1, podemos observar o diagrama de blocos, com as interligações entre a unidade de controle e o fluxo de dados. É importante lembrar que as memórias de instruções e de dados são componentes externos ao processador.




Figura 1: Diagrama do PoliLEG

Para facilitar o projeto dos circuitos deste trabalho, será bom rever o funcionamento e o formato das instruções do PoliLEG. A leitura recomendada são os Capítulos 2 (Seções 2.1 a 2.10), 4 (Seções 4.1 a 4.4) e o Apêndice A5 do livro texto da disciplina (*Computer Organization and Design - The Hardware/Software Interface, ARM Edition*, de David Patterson & John Hennessy).

Atividades

P6A1 (8 pontos) Implementação do Processador Monociclo PoliLEG.

Para implementar o PoliLEG, siga os passos explicados a seguir.

(a) Inicialmente implemente o componente correspondente ao fluxo de dados (datapath). O fluxo de dados é composto pelo banco de registradores (regfile), a Unidade Lógico-Aritmética (alu), dois somadores (alu), a unidade funcional signExtend, o Shiftleft2 e o registrador Program Counter (reg), além de multiplexadores 2-para-1. A entidade datapath é mostrada na listagem da Figura 2.

Projeto 6, Atividade 1

Os somadores podem ser implementados com ULAs na função de adição.

```
entity datapath is
  port (
    — Common
    clock: in bit;
    reset : in bit;
   - From Control Unit
    reg2loc : in bit;
    pcsrc: in bit;
    memToReg: in bit;
    aluCtrl: in bit_vector(3 downto 0);
    aluSrc: in bit;
    regWrite: in bit;
     – To Control Unit
    opcode: out bit_vector(10 downto 0);
            out bit;
    — IM interface
   imAddr: out bit_vector(63 downto o);
    imOut: in bit_vector(31 downto 0);
   - DM interface
   dmAddr: out bit_vector(63 downto o);
    dmIn:
            out bit_vector(63 downto o);
    dmOut: in bit_vector(63 downto o)
  ):
end entity datapath;
```

Figura 2: Entidade datapath

tarão habilitadas por default.

(b) No próximo passo, implemente o componente do PoliLEG, cuja entidade é denominada polilegse e cuja descrição está na Figura 3. O polilegse essencialmente contém a interligação do fluxo de dados datapath com a unidade de controle controlunit. Observe que as interligações entre o fluxo de dados e a unidade de controle correspondem aos sinais com cor azul na Figura 1. Também observe que as memórias ROM e RAM não fazerm parte do processador e, portanto, são interligadas externamente ao polilegsc.

Usaremos memórias com 8 bits de endereço nesta atividade, com palavras de 32 (ROM) e 64 (RAM) bits, conforme explicação na seção "Modelo de Memória do PoliLEG".

Note na entidade que não saem do processador sinais que habilitam leituras

nas memórias (como MemRead), que es-

São fornecidos os arquivos rom.dat e ram.dat que contêm as instruções e os dados do programa em Assembly do PoliLEG que calcula o Máximo Divisor Comum (MDC) de dois números positivos. Este programa implementa o algoritmo de Euclides

```
entity polilegsc is
    port (
      clock, reset: in bit;
      — Data Memory
      dmem_addr:
                         out
                                 bit_vector(63 downto o);
      dmem_dati:
                                 bit_vector(63 downto o);
                         out
      dmem\_dato:
                        in
                                 bit_vector(63 downto o);
      dmem_we: out
                         bit;
      - Instruction Memory
      imem_addr:
                                 bit_vector(63 downto o);
                         out
      imem\_data:
                                 bit_vector(31 downto o)
                         in
end entity;
```

Figura 3: Entidade polilegsc

(Figura 4). Use o conteúdo desses arquivos dat para testar a sua implementação do polilegsc.

```
int MDC(int a, int b){
    while(a!=b){
        if(a>b) a = a-b;
        else b = b-a;
    return a;
}
```


Figura 4: Algoritmo de Euclides

O conteúdo da rom corresponde ao conteúdo binário da implementação do algoritmo de Euclides em Assembly do PoliLEG, conforme é mostrado na Figura 5. Esta implementação assume que a memória de dados contém os valores 80000000000000000₁₆, a e b, respectivamente nas posições o, 8 e 16 da memória de dados. No arquivo ram.dat fornecido para testes, os valores de a e b são 9 e 15 respectivamente. Para entender como criar uma memória RAM com valores pré-carregados de um arquivo dat, leia as explicações disponíveis em https://balbertini.github. io/vhdl_mem-pt_BR.html.

```
LDUR X1,[XZR,0]
                                             -- X_1 = 8000000000000000
                  LDUR X2,[XZR,8]
                                             --X_2 = a
                  LDUR X3,[XZR,16]
                                             --X_3 = b
L1:
                  SUB X4, X2, X3
                                             --X_4 = temp1
                  CBZ X4, Lo
                  AND X_5, X_4, X_1
                                             --X_5 = temp_2
                  CBZ X5, L3
                  SUB X3, X3, X2
                  B L1
L3:
                  SUB X2, X2, X3
                  B L1
Lo:
                  STUR X2, [XZR,8]
L2:
                  B L<sub>2</sub>
                                             - Loop eterno.
```

Figura 5: Algoritmo de Euclides em Assembly do PoliLEG

Prepare o seu testbench para o testar e depurar o funcionamento do polilegsc. Também faça uso de ferramentas como GTKWave ou EPWave (no EDA) para analisar o funcionamento do seu projeto através de cartas de tempos (ver Figura 6).



Seu testbench deverá verificar se o processador está escrevendo o MDC correto na memória. Figura 6: Carta de Tempos no **GTKWave**

Você deverá submeter ao Juiz o arquivo VHDL da descrição (entidade e arquitetura) do polilegsc. O arquivo polilegsc.vhd deverá conter todos os componentes que utilizou para implementar o polilegsc, mas você não deve incluir as memórias rom ou ram nem os arquivos rom.dat e ram.dat que foram fornecidos para o teste do circuito. Os arquivos rom.dat e ram.dat já estão presentes no Juiz, que executará o MDC com outros valores de a e b para avaliar a sua implementação.

P6A2 (2 pontos) Implementação do programa Fibonacci para o Poli-LEG.

Projeto 6, Atividade 2

Na Figura 7 temos a listagem de uma implementação em assembly do PoliLEG de um programa para o cálculo dos valores da sequência de Fibonacci (https://www.mathsisfun.com/numbers/ fibonacci-sequence.html). Esta implementação assume que nas posições o, 8, 16 e 24 da memória de dados temos inicialmente o primeiro número da sequência, o segundo número, a quantidade de números a serem calculados e a constante 1 (um), respectivamente. Sugerimos calcular ao menos 13 números da sequência de Fibonacci nos testes com o seu testbench.

```
LDUR Xo,[XZR,o]
                                   — 10. numero da sequencia
        LDUR X_1, [XZR, 8]
                                   — 20. numero da sequencia
        LDUR X_2, [XZR, 16]
                                   - Quantidade de numeros a serem calculados
                                   -- Constante 1
        LDUR X_3, [XZR,24]
Lo:
        ADD X_5, X_1, X_0
        ADD Xo, X1, XZR
        ADD X1, X5, XZR
        SUB X2, X2, X3
        CBZ X2, L1
         B Lo
L1:
        STUR X1,[XZR,32]
L2:
         B L<sub>2</sub>
                 -- Loop eterno
```

Figura 7: Algoritmo Fibonacci em Assembly do PoliLEG

A tarefa a ser feita nesta Atividade é traduzir as instruções do programa da Figura 7 para a forma binária e colocar as instruções no arquivo rom. vhd (não confundir com o arquivo rom. dat fornecido para a Atividade 1). O arquivo template rom.vhd contém o código do programa MDC. Você deve substituir as instruções pelo código do programa Fibonacci. Para os seus testes, você também deverá adaptar os seguintes itens:

Teste se o PoliLEG escreve corretamente na memória o n-ésimo número da sequência de Fibonacci.

• O conteúdo da memória de dados no arquivo ram.dat;

• A componente ROM no seu testbench, que deverá ter a entidade do template rom. vhd fornecido.

Você deverá submeter ao Juiz apenas o arquivo rom. vhd. Não é preciso submeter a sua implementação do processador monociclo (o arquivo polilegsc.vhd), assim como o arquivo ram.dat. Esses arquivos estarão presentes no Juiz.

ROM tem apenas 4 bits de endereço. Veja a seção "Modelo de Memória do PoliLEG.

Note que nesta atividade a memória

Modelo de Memória do PoliLEG

O objetivo desta seção é explicar em detalhe alguns aspectos do modelo de memória do PoliLEG, para facilitar o entendimento para a implementação do processador, os testes e a depuração do circuito.

O PoliLEG possui dois alinhamentos de memória: o de instruções (IM) e o de dados (DM). As memórias na arquitetura ARMv8 possuem palavras de 8 bits (o endereçamento é de byte em byte), mas lemos instruções de 32 e dados de 64 bits. Note que o ARM real não possui alinhamento para a memória de dados.

O alinhamento no PoliLEG impõe uma restrição no acesso a ambas memórias: endereços ser múltiplos de 4 para a memória de instruções e de 8 para a memória de dados. No caso da memória ROM, quando um acesso a uma instrução é feito, devido ao alinhamento, os dois bits menos significativos do endereço são ignorados, já que devem ser sempre 00. Isso acontece pois a memória precisa de 4 palavras de 8 bits para formar uma palavra de 32 bits. Dessa forma, quando acessa-se a posição oxo da memória de instruções (IM), a memória sempre retornará uma palavra de 32 bits formada pelas palavras oxo, ox1, ox2 e ox3. Essas quatro palavras de 8 bits formam a instrução de 32 bits esperada pelo processador, sendo que os bits menos significativos da instrução estão na posição ox3, e os mais significativos, na posição oxo. A próxima instrução começa na posição de memória ox4, a seguinte na ox8, depois oxC e assim por diante. Assim, todos os endereços de instrução do PoliLEG serão múltiplos de 4, sempre terminando em 00₂ (os bits "ignorados"). Se o seu processador tentar um acesso de memória que não termina em oo, há algo errado! Eis um exemplo de conteúdo da ROM de instruções:

O prefixo ox indica notação hexademical, típica em endeços de memória.

- ox3 ...
- 0X4 11111000
- 0X5 01000000
- 0x6 10000011
- 0X7 11100010
- ox8 ...

Quando o PoliLEG acessar a posição ox4, a memória de instruções retornará a palavra: 11111000 01000000 10000011 11100010. Esta é a segunda instrução do MDC, correspondente ao LDUR.

Dado este alinhamento, a memória ROM acoplada ao PoliLEG na prática pode endereçar de 32 bits em 32 bits, em vez de endeçar byte a byte, dividindo os endereços vindos do processador por 4, o que corresponde a ignorar os 2 bits menos significativos. Se o processador acessar a posição ox4 da memória de instruções, a ROM acoplada, com posições de 32 bits, devolverá a instrução na sua posição ox1, que correponde aos bytes ox4, ox5, ox6 e ox7. Ou seja, o processador "vê" um endereçamento de byte em byte, mas a ROM acoplada na prática endereça de 32 bits em 32 bits.

O mesmo acontece com a memória de dados (DM), mas neste caso o alinhamento é de 64 bits (8 bytes), então os 3 bits menos significativos do endereço serão desconsiderados pela RAM acomplada ao PoliLEG na prática. Nessa memória, para acessar a primeira palavra de 64 bits, o processador usa o endereço oxo, mas a segunda está no endereço ox8, que na prática será o endereço ox1 na RAM! A palavra seguinte estará na posição ox10 para o PoliLEG (ox2 na prática), depois ox18 (ox3 na prática) e assim por diante. Novamente, o PoliLEG "vê" um endeçamento byte a byte, mas a RAM acoplada na prática usa um endereçamento de 64 em 64 bits.

Finalmente, embora as saídas de endereço de memória do PoliLEG (imAddr e dmAddr) tenham 64 bits cada, é inviável simular memórias deste tamanho na prática. Portanto, na Atividade 1, ignoraremos os bits mais significativos (assumindo que serão iguais a zero), ficando com 10 bits para endereçar a ROM e 11 para a RAM. Na prática, ainda descartaremos os 2 bits menos significativos de imAddr e os 3 menos significativos de dmAddr, de forma a ficar com 8 bits de endereço entrando de fato em cada uma das memórias, conforme explicado acima. Ou seja, na Atividade 1, para testar seu processador, instancie uma memória ROM de 256×4 bytes, usando imAddr(9 downto 2) como entrada de endereco, e uma memória RAM de 256 × 8 bytes, usando dmAddr (10 downto 3) como endereço. Para a Atividade 2, analogamente, a ROM será de 16 × 4 bytes, e sua entrada de endereço será imAddr (5 downto 2).

Aqui também o PoliLEG está "vendo" um endereçamento de 64 bits para ambas as memórias.

Instruções para Entrega

Há um link específico no e-Disciplinas para submissão de cada atividade deste projeto. Acesse-o somente quando estiver confortável para enviar sua solução. Em cada atividade, você pode enviar apenas um único arquivo codificado em UTF-8. O nome do arquivo não importa, mas sim a descrição VHDL que está dentro. A entidade da síntese (implementação) que você submeterá precisa estar, obrigatoriamente, de acordo com o que foi definido/especificado no enunciado e deve ser idêntica na sua solução ou o juiz não irá processar seu arquivo.

O juiz corrigirá imediatamente sua submissão e retornará com a nota. Caso não esteja satisfeito com a nota, você pode enviar novamente e somente a maior nota para aquele problema será considerada. A nota para este trabalho é composta pela soma ponderada das

Qualquer editor de código moderno suporta UTF-8 (e.g. Atom, Sublime, Notepad++, etc)

A quantidade de submissões para este problema é limitada a 5 por atividade.

notas dadas pelo juiz para cada atividade. Faça seu testbench e utilize um simulador de VHDL para validar sua solução antes de postá-la para o juiz.

Não use a biblioteca std_logic_1164 nem qualquer outra biblioteca não padronizada, para minimizar possível fonte de problemas. Também se certifique que não imprime nada na saída da simulação.

Atenção: não atualize a página de envio e não envie a partir de conexões instáveis (e.g. móveis) para evitar que seu arquivo chegue corrompido no juiz.