

Sistemas Reconfiguráveis – Eng. de Computação

Especificações para o primeiro projeto

1º semestre de 2025

1. Objetivo

Descrever em linguagem VHDL, comentar o código, simular o funcionamento e descrever os casos de teste e os resultados da simulação de uma unidade lógica e aritmética (ALU na sigla em inglês), conforme especificado a seguir.

Deverá ser entregue um relatório do trabalho na forma de um documento padrão ABNT para trabalhos acadêmicos (Capa, folha de rosto, índice de figuras, etc) em um arquivo no formato pdf, via Canvas. Além do relatório, deverá ser entregue um arquivo compactado (.zip ou .rar), com todos os arquivos do projeto gerados no ambiente Quartus. Obrigatoriamente deverá ser usada a **versão 9.1sp2** do *software* Quartus. Essa versão poderá ser baixada do *link*:

<https://1drv.ms/u/s!AvS7tfohiU-IgZJ4cWPDZ1UQexI0fw>

2. ALU

Faz operações lógicas e aritméticas em palavras de 8 bits. Realiza 16 funções diferentes, entre operações lógicas, aritméticas, de rotação e de deslocamento. O circuito deverá ser totalmente combinacional e deverá ser descrito usando exclusivamente **código concorrente**, ou seja, não tem *latches* nem *flip-flops*. Todas as entradas e saídas deverão usar o tipo STD_LOGIC ou STD_LOGIC_VECTOR.

2.1. Entradas

a_in[7..0]	Entrada “a” de dados.
b_in[7..0]	Entrada “b” de dados. Usada nas operações que envolvem dois operandos.
c_in	Entrada de <i>carry</i> (usada em algumas operações aritméticas e de rotação)
op_sel[3..0]	Entrada de seleção da operação a ser realizada.

2.2. Saídas


r_out[7..0]	Saída do resultado.
c_out	Saída de <i>carry/borrow</i> . Nas operações aritméticas de soma, este sinal é o <i>carry out</i> (vai um) no bit mais significativo. Nas operações de subtração, este sinal é o <i>borrow out</i> (empréstimo). Este sinal também é usado nas operações de rotação.
z_out	Saída de zero. Sinaliza (z_out = ‘1’) quando o resultado da operação é zero.
v_out	Saída de <i>overflow</i> . Sinaliza (v_out = ‘1’) quando há um <i>overflow</i> nas operações de soma e subtração. Um overflow ocorre quando: soma de dois números positivos com resultado negativo, soma de dois números negativos com resultado positivo, um número positivo menos um negativo com resultado negativo ou um número negativo menos um positivo com resultado positivo.

2.3. Operações

op_sel[3..0]	Mnemônico	Operação
0000	ADD	Soma sem <i>carry in</i> : $r_out = a_in + b_in$ $c_out = '1'$ se houver <i>carry</i> no bit mais significativo $z_out = '1'$ se o resultado for igual a zero $v_out = '1'$ se ocorreu <i>overflow</i>
0001	ADDC	Soma com <i>carry in</i> : $r_out = a_in + b_in + c_in$ $c_out = '1'$ se houver <i>carry</i> no bit mais significativo $z_out = '1'$ se o resultado for igual a zero $v_out = '1'$ se ocorreu <i>overflow</i>
0010	SUB	Subtração sem <i>carry in</i> : $r_out = a_in - b_in$ $c_out = '1'$ se houver <i>borrow</i> no bit mais significativo $z_out = '1'$ se o resultado for igual a zero $v_out = '1'$ se ocorreu <i>overflow</i>
0011	SUBC	Subtração com <i>carry in</i> : $r_out = a_in - b_in - c_in$ $c_out = '1'$ se houver <i>borrow</i> no bit mais significativo $z_out = '1'$ se o resultado for igual a zero $v_out = '1'$ se ocorreu <i>overflow</i>
0100	AND	AND lógico bit a bit: $r_out = a_in \text{ AND } b_in$ $c_out = '0'$ $z_out = '1'$ se o resultado for igual a zero $v_out = \text{não interessa (don't care)}$
0101	OR	OR lógico bit a bit: $r_out = a_in \text{ OR } b_in$ $c_out = '0'$ $z_out = '1'$ se o resultado for igual a zero $v_out = \text{não interessa (don't care)}$
0110	XOR	XOR lógico bit a bit: $r_out = a_in \text{ XOR } b_in$ $c_out = '0'$ $z_out = '1'$ se o resultado for igual a zero $v_out = \text{não interessa (don't care)}$
0111	NOT	Complemento (inverte todos os bits) $r_out = \text{NOT } a_in$ $c_in = '0'$ $z_in = '1'$ se o resultado for igual a zero $v_out = \text{não interessa (don't care)}$
1000	RL	Rotação para esquerda: $r_out = a_in[6..0], a_in[7]$ $c_out = a_in[7]$ $z_out = '1'$ se o resultado for igual a zero $v_out = \text{não interessa (don't care)}$
1001	RR	Rotação para direita: $r_out = a_in[0], a_in[7..1]$ $c_out = a_in[0]$ $z_out = '1'$ se o resultado for igual a zero $v_out = \text{não interessa (don't care)}$
1010	RLC	Rotação para esquerda através do <i>carry</i> : $r = a[6..0], c_in$ $c_out = a_in[7]$ $z_out = '1'$ se o resultado for igual a zero $v_out = \text{não interessa (don't care)}$

1011	RRC	Rotação para direita através do <i>carry</i> : $r_out = c_in, a_in[7..1]$ $c_out = a_in[0]$ $z_out = '1'$ se o resultado for igual a zero $v_out =$ não interessa (<i>don't care</i>)
1100	SLL	Deslocamento lógico para esquerda: $r_out = a_in[6..0], '0'$ $c_out = a_in[7]$ $z_out = '1'$ se o resultado for igual a zero $v_out =$ não interessa (<i>don't care</i>)
1101	SRL	Deslocamento lógico para direita: $r_out = '0', a_in[7..1]$ $c_out = a_in[0]$ $z_out = '1'$ se o resultado for igual a zero $v_out =$ não interessa (<i>don't care</i>)
1110	SRA	Deslocamento aritmético para direita: $r_out = a_in[7], a_in[7..1],$ $c_out = a_in[0]$ $z_out = '1'$ se o resultado for igual a zero $v_out =$ não interessa (<i>don't care</i>)
1111	PASS_B	<i>By-pass B</i> $r_out = b_in$ $c_out = '0'$ $z_out = '1'$ se o resultado for igual a zero $v_out =$ não interessa (<i>don't care</i>)

Operações de deslocamento e rotação do operando, conforme o desenho abaixo:



Exemplos para a operação ADD:

- 1) Entradas: $a_{in} = 37h$, $b_{in} = 10h$; Saídas: $r_{out} = 47h$, $c_{out} = '0'$, $z_{out} = '0'$
- 2) Entradas: $a_{in} = 10h$, $b_{in} = F7h$; Saídas: $r_{out} = 07h$, $c_{out} = '1'$, $z_{out} = '0'$
- 3) Entradas: $a_{in} = 70h$, $b_{in} = 90h$; Saídas: $r_{out} = 00h$, $c_{out} = '1'$, $z_{out} = '1'$

Exemplos para a operação SUB:

- 1) Entradas: $a_{in} = 02h$, $b_{in} = 01h$; Saídas: $r_{out} = 01h$, $c_{out} = '0'$, $z_{out} = '0'$
- 2) Entradas: $a_{in} = 02h$, $b_{in} = 02h$; Saídas: $r_{out} = 00h$, $c_{out} = '0'$, $z_{out} = '1'$
- 3) Entradas: $a_{in} = 02h$, $b_{in} = 03h$; Saídas: $r_{out} = FFh$, $c_{out} = '1'$, $z_{out} = '0'$