Tabela de representações Decimal, Binário, Hexa e ASCII

Decimal	hexadecimal	Binário	ASCII
0	0	00000000	
1	1	00000001	
2	2	00000010	
3	3	00000011	
5	5	00000100 00000101	
6	6	00000101	
7	7	00000110	
8	8	0000111	
9	9	00001001	
10	A	00001010	
11	В	00001011	
12	C	00001100	
13	D	00001101	
14	E	00001110	
15	F	00001111	
16	10	00010000	
17	11	00010001	
18	12	00010010	
19 20	13 14	00010011 00010100	
20	14 15	00010100	
22	16	00010101	
23	17	00010111	
24	18	00011000	
25	19	00011001	
26	1A	00011010	
27	1B	00011011	
28	1C	00011100	
29	1D	00011101	
30	1E	00011110	
31	1F	00011111	
		0010000	~
32	20	00100000	Space
33	21	00100001	!
33 34	21 22	00100001 00100010	! "
33 34 35	21 22 23	00100001 00100010 00100011	! " #
33 34 35 36	21 22 23 24	00100001 00100010 00100011 00100100	! " # \$
33 34 35 36 37	21 22 23 24 25	00100001 00100010 00100011	! " # \$
33 34 35 36	21 22 23 24	00100001 00100010 00100011 00100100 001001	! " # \$
33 34 35 36 37 38	21 22 23 24 25 26	00100001 00100010 00100011 00100100 001001	! " # \$ %
33 34 35 36 37 38 39	21 22 23 24 25 26 27	00100001 00100010 00100011 00100100 001001	! " # \$ % &
33 34 35 36 37 38 39 40 41 42	21 22 23 24 25 26 27 28 29 2A	00100001 00100010 00100011 00100100 00100101 00100110 00100111 00101000 00101001 00101010	! " " \$ % &
33 34 35 36 37 38 39 40 41	21 22 23 24 25 26 27 28 29	00100001 00100010 00100011 00100100 00100101 00100110 00100111 00101000 00101001	! # \$ % &
33 34 35 36 37 38 39 40 41 42 43 44	21 22 23 24 25 26 27 28 29 2A 2B 2C	00100001 00100010 00100011 00100100 00100101 00100110 00100111 00101000 00101010 00101010 00101011 00101010	! " * * &
33 34 35 36 37 38 39 40 41 42 43 44 45	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D	00100001 00100010 00100011 00100100 00100101 00100110 00100111 00101000 00101010 00101011 00101100 00101101	! "" \$ % & () +
33 34 35 36 37 38 39 40 41 42 43 44 45 46	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E	00100001 00100010 00100011 00100100 00100101 00100110 00100111 00101000 00101010 00101011 00101100 00101101 00101101	! # \$ % & () * +
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E	00100001 00100010 00100011 00100100 00100101 00100110 00100111 00101001 00101010 00101011 00101101 00101101 00101101 00101111	! # \$ % & () * + ,
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30	00100001 00100010 00100010 00100101 00100101 00100110 00100111 00101000 00101010 00101010 00101101 00101101 00101111 001011110	! " # \$ % & . () * +
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31	00100001 00100010 00100010 00100101 00100101 00100110 00100111 00101010 00101010 00101011 00101101 00101111 00101111 001011111	! "" # "
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30	00100001 00100010 00100010 00100101 001001	! "" # \$ % & " () * + 0 1 2
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31	00100001 00100010 00100010 00100101 001001	! "" # "
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33	00100001 00100010 00100010 00100101 001001	! "" # "
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34	00100001 00100010 00100010 00100101 001001	! "" # \$ % &
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37	00100001 00100010 00100010 00100101 001001	! "" # \$ % &
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37	00100001 00100010 00100010 00100101 001001	! "" # \$ % &
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38	00100001 00100010 00100010 00100101 001001	! "" # \$ % & ()) ** + , , / 0 0 1 1 2 3 3 4 5 5 6 7 7 8 9 9
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A	00100001 00100010 00100010 00100101 001001	! "" # \$ % & ()) * + + , , / 0
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A	00100001 00100010 00100010 00100101 001001	! "" # \$ % & ()) * + + , / 0
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C	00100001 00100010 00100010 00100101 001001	! "" # \$ % & ()) * + + , , / 0
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D	00100001 00100010 00100010 00100101 001001	! "" # \$ % & ()) * + + , , / 0
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E	00100001 00100010 00100101 00100101 001001	! "" # \$ % & ()) * + , / 0 1 2 3 4 5 6 7 8 9 : ; < = >
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61	21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D	00100001 00100010 00100010 00100101 001001	! "" # \$ % & ()) * + + / O

65	41	01000001	A
66	42	01000010	В
67	43	01000011	C
68	44	01000100	D
69	45	01000101	E
70	46	01000110	F
71	47	01000111	G
72	48	01001000	Н
73	49	01001001	I
74	4A	01001010	J
75	4B	01001011	K
76	4C	01001100	L
77	4D	01001101	M
78	4E	01001110	N
79	4F	01001111	0
80	50	01010000	P
81	51	01010001	Q
82	52	01010010	R
83	53	01010011	S
84	54	01010100	T
85	55	01010101	U
86	56	01010110	V
87	57	01010111	W
88	58	01011000	X
89	59	01011001	Y
90	5A	01011010	Z
91	5B	01011011	L
92	5C	01011100	\
93	5D 5E	01011101 01011110	J
95	5E 5F	01011110	
96	60	01100000	
96	61	0110000	a
98	62	0110001	a b
99	63	01100010	c
100	64	01100111	d
101	65	01100101	e
102	66	01100110	f
103	67	01100111	g
104	68	01101111	h
105	69	01101001	i
106	6A	01101010	j
107	6B	01101011	k
108	6C	01101100	l
109	6D	01101101	m
110	6E	01101110	n
111	6F	01101111	0
112	70	01110000	p
113	77	01110001	q
114	78	01110010	r
115	79	01110011	S
116	7ª	01110100	t
117	7B	01110101	u
118	7C	01110110	v
119	7D	01110111	W
120	7E	01111000	X
121	7F	01111001	y
122	80	01111010	Z
123	81	01111011	{
124	82	01111100	1
125	83	01111101	}
126	84	01111110	~
127	85	01111111	DELETE
128	86	10000000	

Diretivas MPASM – Palavra de configuração.


__CONFIG _CP_OFF & _WDT_OFF & _PWRTE_OFF & _BODEN_OFF & _MCLRE_OFF & _INTRC_OSC_NOCLKOUT & _LVP_OFF

_BODEN_ON	Reset do PIC se a tensão cair abaixo de 4 Volts.
_BODEN_OFF	Reset por baixa tensão desabilitada.
_CP_ALL	Proteção total contra leitura de código do pic.
_CP_75	Proteção parcial do código.
_CP_50	Proteção parcial do código.
_CP_OFF	Proteção de código desligada.
_PWRTE_ON	Retardo de 72 milissegundos para inicialização.
_PWRTE_OFF	Retardo desligado
_WDT_ON	Watchdog habilitado
_WDT_OFF	Watchdog desabilitado
_LVP_ON	Programação com baixa tensão habilitada
_LVP_OFF	Programação com baixa tensão desabilitada
_MCLRE_ON	Pino RA5 = entrada de reset externo (MCLRE)
_MCLRE_OFF	Pino RA5 = E/S (MCLR conectado internamente)
_ER_OSC_CLKOUT	Oscilador por resistor externo com saída de <i>clock</i>
_ER_OSC_NOCLKOUT	Oscilador por resistor externo sem saída de <i>clock</i>
_INTRC_OSC_CLKOUT	Oscilador RC interno com saída de <i>clock</i>
_INTRC_OSC_NOCLKOUT	Oscilador RC interno sem saída de <i>clock</i>
_EXTCLK_OSC	Oscilador externo
_LP_OSC	Cristal <200 kHz
_XT_OSC	Cristal entre 200 kHz e 4 MHz
_HS_OSC	Cristal entre 4 MHz e 20 MHz

Memória de Dados.

ndirect addr. ⁽¹⁾	00h	Indirect addr.(1)	80h	Indirect addr.(1)	100h	Indirect addr.(1)
TMR0	01h	OPTION	81h	TMR0	101h	OPTION
PCL	02h	PCL	82h	PCL	102h	PCL
STATUS	03h	STATUS	83h	STATUS	103h	STATUS
FSR	04h	FSR	84h	FSR	104h	FSR
PORTA	05h	TRISA	85h		105h	
PORTB	06h	TRISB	86h	PORTB	106h	TRISB
	07h		87h		107h	
	08h		88h		108h	
23	09h		89h		109h	12
PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH
INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON
PIR1	0Ch	PIE1	8Ch		10Ch	
	0Dh	19000000	8Dh		10Dh	
TMR1L	0Eh	PCON	8Eh		10Eh	
TMR1H	0Fh		8Fh		10Fh	
T1CON	10h		90h		200000	
TMR2	11h		91h			
T2CON	12h	PR2	92h			
=1	13h		93h			
	14h		94h			
CCPR1L	15h		95h			
CCPR1H	16h		96h			
CCP1CON	17h		97h			
RCSTA	18h	TXSTA	98h			
TXREG	19h	SPBRG	99h			
RCREG	1Ah	EEDATA	9Ah			
	1Bh	EEADR	9Bh			
	1Ch	EECON1	9Ch			
	1Dh	EECON2(1)	9Dh			
	1Eh		9Eh			
CMCON	1Fh	VRCON	9Fh		11Fh	
CINICOIT	20h	VILOUIT		General	120h	
General		General	A0h	Purpose		
Purpose		Purpose		Register 48 Bytes	14Fh	
Register		Register 80 Bytes		,	150h	
80 Bytes		80 Bytes				
,	ec.		EFh		1055	
	6Fh 70h	1	F0h		16Fh 170h	
16 Bytes		accesses	7 511	accesses	17011	accesses
Si.		70h-7Fh		70h-7Fh		70h-7Fh
Bank 0	7Fh	Bank 1	FFh	Bank 2	17Fh	Bank 3

Pinos de entrada/ Saída do PIC 16F628



Sintaxe de instruções do PIC.

Operando	Descrição
b	Um dos 8 bits de um registrador.
d	Destino do resultado 0 ou W resultado em w 1 ou f resultado no registrador.
f	Registrador (file) no endereço 0x00 a 0xFF
k	Literal - número (Constante)
Composição da instrução	Descrição
1 3 3	Descrição
L	Literal
	<u>, </u>
L	Literal
L W	Literal Acumulador – Registrador de trabalho (work)
L W S	Literal Acumulador – Registrador de trabalho (work) Set =1 ou Skip = pule a próxima linha

		Operações orientadas a Bytes
ADDWF	f, d	Adiciona o valor de W ao registrador f, destino: d = f+W
ANDWF	f, d	AND lógico bit a bit entre W e F, destino: d = f AND W
CLRF	f	Limpa o conteúdo de f (f = 0)
CLRW		Limpa o conteúdo de W (W = 0)
COMF	f, d	Complementa (inverte os bits) de f, d = f com os bits invertidos
DECF	f, d	Decrementa f, $d = f-1$
DECFSZ	f, d	Decrementa f, d = f-1 e salta a próxima instrução se f=0
INCF	f, d	Incrementa f, $d = f+1$
INCFSZ	f, d	Incrementa f, d = f+1 e salta a próxima instrução se f=0
IORWF	f, d	OR lógico bit a bit entre W e F, destino: d = f OR W
MOVF	f, d	Copia o valor de f para o destino d (d = f)
MOVWF	f	Copia o valor de W para f $(f = W)$
NOP		Nenhuma operação
RLF	f, d	Desloca os bits de f uma posição para a esquerda
RRF	f, d	Desloca os bits de f uma posição para a direita
SUBWF	f, d	Subtrai o valor de f do acumulador W, destino: d = f - W
SWAPF	f,d	Troca os nibles de f, destino: d = f com os nibles trocados
XORWF	f, d	XOR lógico bit a bit entre W e F, destino: d = f XOR W

Operações orientadas a Bits			
BCF	f, b	Limpa (0) o bit b do registrador f	
BSF	f, b	Seta (1) o bit b do registrador f	
BTFSC	f, b	Testa o bit b do registrador f e pula próxima instrução se igual a 0	
BTFSS	f, b	Testa o bit b do registrador f e pula próxima instrução se igual a 1	

	Operações de controle e com constantes					
ADDLW	k	Soma a constante k ao acumulador W $(W = W + k)$				
ANDLW	k	AND lógico entre k e W (W = W AND k)				
CALL	k	Chama a sub-rotina especificada por k (retorna na próxima linha)				
CLRWDT		Limpa a contagem no Watchdog				
GOTO	k	Desvia a execução do programa para a rotina especificada por k				
IORLW	k	OR lógico entre k e W (W = W OR k)				
MOVLW	k	Copia a constante k para o registrador W (W = k)				
RETFIE		Retorna da interrupção (GIE = 1)				
RETLW	k	Retorna da sub-rotina com o valor de k em W				
RETURN		Retorna da sub-rotina				
SLEEP		Ativa o modo de hibernação (economia de energia)				
SUBLW	k	Subtrai W de k $(W = k - W)$				
XORLW	k	XOR lógico entre k e W (W = W XOR k)				

Registradores

NOME DO REGISTRADOR - Utilidade / funcionalidade.

Modo de acesso -R = Somente leitura R/W = Leitura

Estado da inicialização -0 = desligado 1 = ligado

Modo de acesso – Estado na inicialização ou reset do PIC							
bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0

CMCON - Configuração dos comparadores analógico digital.

R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
C2OUT	C1OUT	C2INV	C1INV	CIS	CM1	CM2	CM0

C2OUT - Bit de saída do comparador 2.

1 = C2 in + > C2 in

0 = C2 in + < C2 in

C1OUT - Bit de inversão da saída do comparador 1.

1 = C1 in + > C1 in

0 = C1 in + < C1 in

C2OUT - Bit de inversão da saída do comparador 2.

1 = Saída invertida em C2

0 = Saída normal em C2

C1OUT - Bit de inversão da saída do comparador 1.

1 = Saída invertida em C1

0 = Saída normal em C1

CIS – Bit de chaveamento de entrada dos comparadores.

1 = C1 in- conectado ao pino RA3


C2 in- conectado ao pino RA2

0 = C1 in+ conectado ao pino RA1

C2 in+ conectado ao pino RA0

CM2, CM1, CM0 – Bits de configuração do módulo comparador.

000	RA0	RA1	RA2	RA3
001	A	A	A	A
010	A	A	A	A
011	A	A	A	D
100	A	A	A	A
101	D	A	A	D
110	A	A	A	D
111	D	D	D	D



TRISA – Configuração dos pinos (ports) como entrada ou saída.

	0		<u> </u>				
R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0

Bit 0 a bit 7

0 = out - saída.

1 = in - entrada.

Idem para TRISB.

PORTA - Leitura ou escrita de informações nos pinos

| R/W-1 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| bit 7 | bit 6 | bit 5 | bit 4 | bit 3 | bit 2 | bit 1 | bit 0 |

Bit 0 a bit 7

0 = 0 Volts.

1 = 5 Volts.

Idem para PORTB.

RA1 / AN1- E/S digital ou entrada 1 do comparador analógico.

RA2 / AN2 Vref– E/S digital ou entrada 2 do comparador analógico ou tensão de referência do comparador analógico).

RA3 / AN3 /CMP1– E/S digital ou entrada 2 do comparador analógico ou saída do comparador 1).

RA4 / T0CK1 /CMP1– E/S digital ou entrada de *clock* para o TMR0 ou saída do comparador 1).

RA5 / MCLR\ /THV- E digital ou reset ou tensão de programação (13 Volts).

RA6 / OSC2 /CLKOUT – E/S digital ou entrada osc2 ou saída de *clock* (f/4).

RA7 / OSC1 /CLKIN- E/S digital ou entrada osc1 ou entrada de *clock* ext.

RB0 / INT – E/S digital ou entrada de interrupção externa.

RB1 / RX / DT – E/S digital ou entrada USART ou dados da comunicação síncrona.

RB2 / TX / CK - E/S digital ou saída USART ou clock da comunicação síncrona

RB3 / CMP1- E/S digital ou E/S módulo Compare/capture/PWM

RB4 / PGM – E/S digital ou entrada de programação por baixa tensão.

RB5 / T1OSO / T1CKL / PGC – E/S digital ou reset ou tensão de programação(13 Volts).

RB6 / OSC2 /CLKOUT- E/S digital ou entrada osc2 ou saída de *clock* (f/4).

RB7 / OSC1 /CLKIN– E/S digital ou entrada osc1 ou entrada de *clock* externo.

STATUS - Armazena flags matemáticos e de estados da CPU.

R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
IRP	RP0	RP1	TO\	PD\	Z	DC	C

IRP – *Bit* de seleção do banco para endereçamento indireto.

1 = Banco 2 e 3

0 = Banco 1 e 0

RP0 e RP1 - Seleção do banco de memória.

0.0 = Banco 0.

0.1 = Banco.1.

10 = Banco 2.

1.1 = Banco 3.

TO\ – *Bit* indicador de final de tempo do *watchdog*.

1 = Ocorreu uma instrução CLRWDT

0 = Ocorreu a interrupção por estouro do watchdog.

PD − *Bit* do modo de economia de energia

1 = Não ocorreu uma instrução sleep

0 = Ocorreu uma instrução *sleep*.

Z – *Bit* sinalizador de resultado zero

1 = A operação anterior resultou em zero.

0 = A operação anterior não resultou em zero.

DC – *Bit* sinalizador de transporte ou empréstimo de *bit* no nibble.

1 = Ocorreu o transporte / empréstimo do 3º para o 4º bit.

0 = Não ocorreu o transporte / empréstimo do 3º para o 4º bit.

C – *Bit* sinalizador de transporte ou empréstimo de *bit* no *byte*.

1 = Ocorreu o transporte / empréstimo no *byte*.

0 = Não ocorreu o transporte / empréstimo no *byte*.

T1CON - Configuração do Timer 1.

NI	NI	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		T1CKPS1	T1CKPS0	T10SCEN	T1SYNC\	TMR1CS	TMR10N

T1CKPS1 e T1CKPS0 – Fator de divisão do prescaler do Timer 1

0.0 = 1:1.

0.1 = 1:2.

1.0 = 1:4.

 $1\ 1 = 1:8.$

T10SCEN - Habilitação do oscilador externo do Timer 1

0 = Oscilador desabilitado.

1 = Oscilador habilitado.

T1SYNC\ - Seleção de sincronização externa do Timer 1

0 = Clock sincronizado com o oscilador interno

1 = Clock assíncrono

TMR1CS - Seleção de clock do Timer 1

0 = Clock interno (Fosc/4).

1 = Clock externo (via T1OSO/T1CKI).

TMR10N – Bit de habilitação do Timer 1

0 = Timer 1 desabilitado

1 = Timer 1 habilitado.

PIE1 - Controle de interrupções dos periféricos.

R/W-0	R/W-0	R/W-0	R/W-0	NI	R/W-0	R/W-0	R/W-0
EEIE	CMIE	RCIE	TXIE		CCP1IE	TMR2IE	TMR1IE

EEIE – Habilitação de interrupção por término de escrita na EEPROM

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

CMIE - Habilitação de interrupção por mudança estado nos comparadores analógicos

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

RCIE - Habilitação de interrupção por recepção de dados na USART

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

TXIE – Habilitação de interrupção por transmissão de dados na USART.

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

CCPIE – Habilitação de interrupção no módulo CCP.

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

TMR2IE – Habilitação de interrupção por transbordo no Timer 2.

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

TMR1IE – Habilitação de interrupção por transbordo no Timer 1.

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

PIR1 – Flags sinalizadores de interrupções dos periféricos.

			<u> </u>				
R/W-0	R/W-0	R/W-0	R/W-0	NI	R/W-0	R/W-0	R/W-0
EEIF	CMIF	RCIF	TXIF		CCP1IF	TMR2IF	TMR1IF

EEIE - Bit sinalizador de término de escrita na EEPROM

0 = A escrita ainda não terminou ou não foi iniciada

1 = A escrita terminou.

CMIF – Bit sinalizador de mudança estado nos comparadores analógicos

0 = Não houve mudança de estado.

1 = Houve mudança de estado.

RCIF - Bit sinalizador de recepção de dados na USART

0 = Não houve a recepção de novo caractere.

1 = Houve a recepção de novo caractere

TXIF – *Bit* sinalizador de transmissão de dados na USART.

0 = Não houve transmissão ou o registrador de saída está ocupado.

1 = O caractere foi transmitido.

CCPIF – *Bit* sinalizador de comparação/captura no módulo CCP.

0 = Não houve comparação/captura.

1 = Houve comparação/captura

TMR2IF – *Bit* sinalizador de transbordo no Timer 2.

0 = Não houve estouro do contador Timer2.

1 = Houve estouro do contador Timer2.

TMR1IF – *Bit* sinalizador de transbordo no Timer 1.

0 = Não houve estouro do contador Timer1.

1 = Houve estouro do contador Timer1.

INTCON - Controle de interrupções.

R/W-0	R/W-0	R/W-0	R/W-0	NI	R/W-0	R/W-0	R/W-0
GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF

GIE – Habilitação geral das interrupções

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

PEIE – Habilitação das interrupções periféricas.

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

T0IE – Habilitação da interrupção por transbordamento do TMR0 (Timer 0).

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

INTE – Habilitação de interrupção externa (pino INT).

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

RBIE - Habilitação de interrupção por mudança de nível nos pinos RB4 a RB7.

0 = Interrupção desabilitada.

1 = Interrupção habilitada.

T0IF – *Flag* sinalizador de transbordamento do TMR0 (Timer 0).

0 = Não houve o transbordamento

1 = Houve o transbordamento.

INTF – *Flag* sinalizador de interrupção externa.

0 = Não houve interrupção externa


1 = Houve interrupção externa

RBIF – *Flag* sinalizador de alteração de nível nos pinos RB4 a RB7.

0 = Não houve alteração nos pinos.

1 = Houve alteração nos pinos.

Mapa de interrupções:



- Configurar os parâmetros da fonte de interrupções.
- Habilitar a fonte de interrupção.
- Habilitar a interrupções dos periféricos.
- Habilitar a interrupção geral.
- Após a interrupção limpar o flag sinalizador.

Interrupções por estouro de Timer:

Uma forma muito utilizada é a interrupção por transbordamento dos Timers, especialmente o Timer 1 por possuir os registradores TMR1L e TMR1H, cada um com 8 bits.

O timer 1 estoura quando a sua contagem atinge 65536 e esse evento dispara uma interrupção. Porém esse valor pode ser alterado se os registradores forem inicializados com valores pré-definidos. A rotina a seguir inicializa os registradores com o valor 15.535 configurando uma interrupção a cada 50.000 microssegundos.

MOVLW B'10101111'
MOVWF TMR1L
MOVLW B'00111100'
MOVWF TMR1H

Controle de display LCD.

DESCRIÇÃO	MODO	RS	R/W	Código h
Display	Liga (sem cursor)	0	0	0C
	Desliga	0	0	0A / 08
Limpa Display com		0	0	01
Home cursor				
Controle do Cursor	Liga	0	0	0E
	Desliga	0	0	0C
	Desloca para Esquerda	0	0	10
	Desloca para Direita	0	0	14
	Cursor Home	0	0	02
	Cursor Piscante	0	0	0D
	Cursor com Alternância	0	0	0F
Sentido de deslocamento do	Para a esquerda	0	0	04
cursor ao entrar com caracter	Para a direita	0	0	06
Deslocamento da mensagem	Para a esquerda	0	0	07
ao entrar com caracter	Para a direita	0	0	05
Deslocamento da mensagem	Para a esquerda	0	0	18
sem entrada de caracter	Para a direita	0	0	1C
End. da primeira posição	primeira linha	0	0	80
	segunda linha	0	0	C0

Coluna	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
Linha 1	80	81	82	83	84	85	86	87	88	89	8A	8B	8C	8D	8E	8F
Linha 2	C0	C1	C2	C3	C4	C5	C6	C7	C8	C9	CA	СВ	CC	CD	CE	CF

INSTRUÇÃO	R S	R/ W	B 7	В6	В5	B4	В3	В2	Bl	B0	DESCRIÇÃO e tempo de execução (uS)	t
Limpa Display	0	0	0	0	0	0	0	0	0	1	-Limpa todo o display e retorna o cursor para a primeira posição da primeira linha	1.6 mS
Home p/ Cursor	0	0	0	0	0	0	0	0	1	*	-Retorna o cursor para a 1. coluna da 1. Linha -Retorna a mensagem previamente deslocada a sua posição original	1.6 mS
Fixa o modo de funcionamento	0	0	0	0	0	0	0	1	Х	s	-Estabelece o sentido de deslocamento do cursor (X=0 p/ esquerda, X=1 p/ direita) -Estabelece se a mensagem deve ou não ser deslocada com a entrada de um novo caracter (S=1 SIM, X=1 p/ direita) -Esta instrução tem efeito somente durante a leitura e escrita de dados.	40 uS
Controle do Display	0	0	0	0	0	0	1	D	С	В	-Liga (D=1) ou desliga display (D=0) -Liga(C=1) ou desliga cursor (C=0) -Cursor Piscante(B=1) se C=1	40 uS
Desloca cursor ou mensagem	0	0	0	0	0	1	С	R	*	360	-Desloca o cursor (C=0) ou a mensagem (C=1) para a Direita se (R=1) ou esquerda se (R=0) - Desloca sem alterar o conteúdo da DDRAM	40 uS
Fixa o modo de utilização do módulo LCD	0	0	0	0	1	Y	N	F	*	*	-Comunicação do módulo com 8 bits(Y=1) ou 4 bits(Y=0) -Número de linhas: 1 (N=0) e 2 ou mais (N=1) -Matriz do caracter: 5x7(F=0) ou 5x10(F=1) - Esta instrução deve ser ativada durante a inicialização	40 uS
Posiciona no endereço da CGRAM	0	0	0	1		Ende	reço d	la CG	RAM		-Fixa o enderço na CGRAM para posteriormente enviar ou ler o dado (byte)	40 uS
Posiciona no endereço da DDRAM	0	0	1		Endereço da DDRAM			-Fixa o enderço na DDRAM para posteriormente enviar ou ler o dado (byte)	40 uS			

Leitura do Flag Busy	0	1	B F	AC	-Lê o conteúdo do contador de endereços (AC) e o BF. O BF (bit 7) indica se a última operação foi concluída (BF=0 concluída) ou está em execução (BF=1).	0
Escreve dado na CGRAM / DDRAM	0	1		Dado a ser gravado no LCD	- Grava o byte presente nos pinos de dados no local apontado pelo contador de endereços (posição do cursor)	40 uS
Lê Dado na CGRAM / DDRAM	1	1		Dado lido do módulo	- Lê o byte no local apontado pelo contador de endereços (posição do cursor)	40 uS