LABORATÓRIO DE ARQUITETURA DE COMPUTADORES

Experimento 3

Memória de Dados

GRUPO: 5 TURMA: B

Caroline Aparecida de Paula 726506
Gabriel Rodrigues Rocha 726518
Henrique Shinki Kodama 726537
Isabela Sayuri Matsumoto 726539

1. Resumo

O Experimento 3 baseou-se em prosseguir com a descrição, em VHDL, do processador MIPS simplificado. O objetivo do experimento foi adicionar, na parte inicial já descrita nos relatórios dos Experimentos 1 e 2, as operações de carregar (*Load*), gravar (*Store*) e o salto condicional (*Beq*).

Tais operações são do tipo *I-format*: elas possuem 6 bits para código da operação, 5 bits para cada um dos dois registradores e 16 bits para endereços e valores imediatos. A unidade de controle (*Control*), além de habilitar um sinal *Reg_write* que indica quando há escrita nos registradores (*R-format*), habilita também um sinal que indica que a instrução é do tipo *I-format*. O *Load* possui um sinal para leitura da memória e o *Store* possui um sinal de escrita na memória. Esses sinais são acionados em suas devidas instruções, não podendo estarem ativos alto ao mesmo tempo. Foi também adicionado um sinal específico *Branch* que é ativo alto quando a instrução em questão é de salto.

Na unidade de decodificação (*Idecode*), além das ações já descritas no Experimento 2, foi adicionado um multiplexador que seleciona entre o resultado do ULA (Unidade de Lógica Aritmética) e o dado da memória para escrever no registrador.

Na unidade de execução (*Execute*), foi acrescentado um multiplexador que seleciona a entrada do somador entre os sinais *read_data_2* (*R-format*) e *SignExtend* (*I-format*). Além disso, para a instrução *beq* foi criado um sinal *Zero* que é ativo alto quando os conteúdos dos dois registradores são iguais e um sinal *Add_result* recebe a soma do contador de programas (*PC*), já incrementado, com o número contido nos 16 bits menos significativos da instrução com a extensão de sinal.

Na unidade Fetch, foi adicionado um multiplexador que altera o valor do contador de programa (PC) para Add_result quando os sinais Branch e Zero são ativos alto.

Também foi adicionado um módulo de memória de dados, chamado *DMemory*, cujo uso é abstraído no projeto.

O objetivo do experimento foi alcançado, pois as instruções adicionadas funcionaram corretamente, como foi demostrado durante a simulação e execução na placa, no laboratório.




Figura 1: Diagrama do Projeto

2. Código

Segue o código do módulo Control:

```
-- control module
1.
2. LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
3.
4.
5.
   ENTITY control IS
                                : IN STD_LOGIC_VECTOR( 5 DOWNTO 0 );
6.
      PORT( Opcode
                               : OUT STD_LOGIC;
7.
                   RegDst
8.
                   RegWrite
                               : OUT STD_LOGIC;
                                : OUT STD_LOGIC;
9.
                   MemToReg
                                 : OUT STD_LOGIC;
10.
                   MemRead
                                : OUT STD_LOGIC;
11.
                   MemWrite
                               : OUT STD_LOGIC;
12.
                   AluSrc
                   Branch
                                 : OUT STD_LOGIC);
14. END control;
15. ARCHITECTURE behavior OF control IS
      SIGNAL R_format : STD_LOGIC;
                         : STD_LOGIC;
      SIGNAL I_format
17.
18.
      SIGNAL J_format
                          : STD_LOGIC;
19. BEGIN
20.
    R_format <= '1' WHEN Opcode = "000000" ELSE '0';</pre>
```

```
21.
       I_format <= '1' WHEN Opcode = "100011" ELSE --LOAD</pre>
                                   '1' WHEN Opcode = "101011" ELSE --STORE
22.
                                   '1' WHEN Opcode = X"4" ELSE --BEQ
'1' WHEN Opcode = X"5" ELSE --BNEQ
23.
                                   '1' WHEN Opcode = X"5"
24.
                                                            ELSE'0'; --ADDI
                                   '1' WHEN Opcode = X"8"
25.
26.
27.
       RegDst
              <= R_format;
      RegWrite <= '1' WHEN R_format = '1' ELSE
28.
29.
                     '1' WHEN Opcode = "100011" ELSE
                     0';
30.
31.
32.
      MemWrite <= '1' WHEN Opcode = "101011" ELSE '0'; --Store
      MemRead <= '0' WHEN Opcode = "101011" ELSE '1';</pre>
33.
34.
      MemToReg <= '1' WHEN Opcode = "100011" ELSE '0'; --Load
35.
              <= I_Format;
       AluSrc
36.
       37. Branch <= '1' WHEN Opcode = "000100" ELSE '0'; -- BEQ
38.
39. END behavior;
```

Segue o código do módulo Ifetch:

```
1. -- fetch module
   LIBRARY IEEE;
2. USE IEEE.STD_LOGIC_1164.ALL; -- Tipo de sinal STD_LOGIC e
    STD_LOGIC_VECTOR
3. USE IEEE.STD LOGIC ARITH.ALL; -- Operacoes aritmeticas sobre binarios
4. USE IEEE.STD_LOGIC_UNSIGNED.ALL;
5. LIBRARY altera_mf;
6. USE altera_mf.altera_mf_components.ALL;
7. ENTITY Ifetch IS
8.
      PORT( reset
                                : in STD_LOGIC;
9.
                   clock
                                       : in STD_LOGIC;
                                : in STD_LOGIC;
10.
                   Branch
11.
                   Zero
                                      : in STD_LOGIC;
                               : in STD_LOGIC_VECTOR(7 DOWNTO 0);
12.
                   ADDResult
                               : out STD_LOGIC_VECTOR(7 DOWNTO 0);
13.
                   PC out
                   Instruction : out STD_LOGIC_VECTOR(31 DOWNTO 0));
15. END Ifetch;
16. ARCHITECTURE behavior OF Ifetch IS
17. SIGNAL PC
                          : STD_LOGIC_VECTOR(7 DOWNTO 0);
                         : STD_LOGIC_VECTOR(7 DOWNTO 0);
18. SIGNAL Next_PC
19. SIGNAL PC_inc : STD_LOGIC_VECTOR(7 DOWNTO 0);
20. SIGNAL Mem_Addr : STD_LOGIC_VECTOR(7 DOWNTO 0);
21. BEGIN
22.
      --Descricao da Memoria
      data_memory: altsyncram -- Declaracao do compomente de memoria
23.
24.
      GENERIC MAP(
25.
             operation_mode
                                => "ROM",
26.
             width_a
                                      => 32, -- tamanho da palavra (Word)
27.
             widthad_a
                                       -- tamanho do barramento de endereco
                                      => "altsyncram",
28.
             lpm_type
             outdata_reg_a=> "UNREGISTERED",
29.
30.
             init_file
                                => "program.mif", -- arquivo com estado
   inicial
             intended_device_family => "Cyclone")
31.
      PORT MAP(
32.
33.
            address_a
                         => Mem_Addr,
34.
                                => Instruction,
             q_a
35.
             clock0
                          => clock); -- sinal de clock da memoria
36.
37.
      -- Descricao do somador
      PC_inc <= PC+1;
38.
```

```
39.
40.
      -- Descricao do registrador
41.
      PROCESS
42.
             WAIT UNTIL (clock'event AND clock='1');
43.
44.
             IF reset='1' THEN
45.
                    PC <= "00000000";
             ELSE
46.
47.
                    PC <= Next_PC;</pre>
48.
             END IF;
49.
      END PROCESS;
50.
      -- Usar o Next_PC ao inves do PC porque a memoria tem um registrador de
    entrada interno
51.
     -- Entao o PC tem que ser atualizado simultaneamente com o reg interno
    da memoria
52.
      Mem Addr <= Next PC;
53.
      Next_PC <=
                    "00000000" WHEN reset='1' ELSE
                    ADDResult WHEN (Branch = '1' AND Zero = '1') ELSE
54.
55.
                    PC_inc;
56.
      PC_out <= PC;
57. END behavior;
      Segue o código do módulo Idecode:
1. --decode module
   LIBRARY IEEE;
2. USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.STD_LOGIC_ARITH.ALL;
4. USE IEEE.STD_LOGIC_UNSIGNED.ALL;
5. ENTITY Idecode IS
                    read_data_1 : OUT STD_LOGIC_VECTOR( 31 DOWNTO 0 );
read_data_2 : OUT STD_LOGIC_VECTOR( 31 DOWNTO 0 );
6.
        PORT (
7.
                    Instruction : IN STD_LOGIC_VECTOR( 31 DOWNTO 0 );
8.
                    ALU_Result : IN STD_LOGIC_VECTOR( 31 DOWNTO 0 );
9.
                    Data_Mem : IN STD_LOGIC_VECTOR( 31 DOWNTO 0 );
RegWrite : IN STD_LOGIC;
10.
11.
12.
                    RegDst
                                  : IN
                                        STD_LOGIC;
                    Sign_extend : OUT STD_LOGIC_VECTOR( 31 DOWNTO 0 );
13.
                    clock,reset : IN STD_LOGIC;
14.
15.
                    MemToReg
                                 : IN STD_LOGIC;
                                 : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0));
16.
                    MemAddr
17. END Idecode;
18. ARCHITECTURE behavior OF Idecode IS
19. TYPE register_file IS ARRAY ( 0 TO 31 ) OF STD_LOGIC_VECTOR(31 DOWNTO 0);
20.
      SIGNAL reg_bank: register_file;
21.
      SIGNAL write_reg_ID: STD_LOGIC_VECTOR(4 DOWNTO 0);
22.
23.
      SIGNAL write data: STD_LOGIC_VECTOR(31 DOWNTO 0);
24.
      SIGNAL read_Rs_ID: STD_LOGIC_VECTOR(4 DOWNTO 0);
25.
      SIGNAL read_Rt_ID: STD_LOGIC_VECTOR(4 DOWNTO 0);
26.
      SIGNAL write_Rd_ID: STD_LOGIC_VECTOR(4 DOWNTO 0);
      SIGNAL write_Rt_ID: STD_LOGIC_VECTOR(4 DOWNTO 0);
27.
28.
      SIGNAL Immediate_value: STD_LOGIC_VECTOR(15 DOWNTO 0);
      SIGNAL readDataSignal1 : STD_LOGIC_VECTOR(31 DOWNTO 0);
29.
30.
      SIGNAL readDataSignal2 : STD_LOGIC_VECTOR(31 DOWNTO 0);
31.
32. BEGIN
    -- Os sinais abaixo devem receber as identificacoes dos registradores
33.
34.
      -- que estao definidos na instrucao, ou seja, o indice dos registradores
35.
      -- a serem utilizados na execucao da instrucao
```

```
read_Rs_ID <= Instruction(25 DOWNTO 21);</pre>
37.
      read_Rt_ID <= Instruction(20 DOWNTO 16);</pre>
38.
      write_Rd_ID <= Instruction(15 DOWNTO 11);</pre>
39.
       write_Rt_ID <= Instruction(20 DOWNTO 16);</pre>
40.
      Immediate_value <= Instruction(15 DOWNTO 0);</pre>
41.
      readDataSignal1 <= reg_bank(CONV_INTEGER(read_Rs_ID));</pre>
42.
      readDataSignal2 <= reg_bank(CONV_INTEGER(read_Rt_ID));</pre>
43.
      -- Os sinais abaixo devem receber o conteudo dos registradores, reg(i)
44.
      -- USE "CONV_INTEGER(read_Rs_ID)" para converser os bits de indice do
   registrador
45.
      -- para um inteiro a ser usado como indice do vetor de registradores.
      -- Exemplo: dado um sinal X do tipo array de registradores,
      -- X(CONV_INTEGER("00011")) recuperaria o conteudo do registrador 3.
47.
48.
      read_data_1 <= readDataSignal1;</pre>
49.
      read_data_2 <= readDataSignal2;</pre>
50
51.
      -- Crie um multiplexador que seleciona o registrador de escrita de
    acordo com o sinal RegDst
      write_reg_ID <= write_Rd_ID WHEN RegDst = '1' ELSE write_Rt_ID;</pre>
52.
53.
54.
      -- Ligue no sinal abaixo os bits relativos ao valor a ser escrito no
   registrador destino.
      -- adicionar um multiplex que seleciona entre o dado da memoria ou o ULA
55.
56.
      write_data <= ALU_Result WHEN memToReg = '0' ElSE Data_Mem;</pre>
57.
58.
      -- Estenda o sinal de instrucoes do tipo I de 16-bits to 32-bits
59.
      -- Faca isto independente do tipo de instrucao, mas use apenas quando
      -- for instrucao do tipo I.
61.
      Sign_extend <= X"0000" & Immediate_value</pre>
62.
             WHEN Immediate_value(15) = '0'
63.
             ELSE X"FFFF" & Immediate_value;
64.
65.
      MemAddr <= readDataSignal1( 7 DOWNTO 0) + Immediate_value (7 DOWNTO 0);</pre>
66. PROCESS
67.
    BEGIN
68.
             WAIT UNTIL clock'EVENT AND clock = '1';
             IF reset = '1' THEN
69.
70.
                    -- Inicializa os registradores com seu numero
71.
                    FOR i IN 0 TO 31 LOOP
                           reg_bank(i) <= CONV_STD_LOGIC_VECTOR( i, 32 );</pre>
72.
73.
                    END LOOP;
             ELSIF (RegWrite = '1' OR MemToReg = '1') AND write_reg_ID /=
74.
    "00000" THEN
75.
                    reg_bank(CONV_INTEGER(write_reg_ID)) <= write_data;</pre>
76.
             END IF;
77.
78.
      END PROCESS;
79
80. END behavior;
      Segue o código da entidade Execute:
1. --execute module
    LIBRARY IEEE;
2. USE IEEE.STD_LOGIC_1164.ALL;
3. USE IEEE.STD_LOGIC_ARITH.ALL;
4. USE IEEE.STD_LOGIC_SIGNED.ALL;
5. ENTITY Execute IS
                           : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
6.
      PORT( Read_data1
                           : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
7.
             Read_data2
8.
                                         : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
9.
             ALU_Result : OUT STD_LOGIC_VECTOR (31 DOWNTO 0);
             Signal_Ext
                           : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
10.
11.
             Alu_Src
                                  : IN STD_LOGIC;
12.
             Zero
                                  : OUT STD_LOGIC;
```

```
ADDResult : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
13.
14. END Execute;
15. ARCHITECTURE behavior OF Execute IS
16.
      SIGNAL iAux : STD_LOGIC_VECTOR(31 DOWNTO 0);
17.
18.
19.
      iAux <= Read_data2 WHEN Alu_src = '0' ELSE Signal_Ext;</pre>
20.
      ALU_Result <= Read_data1 + iAux;
21.
22.
      Zero <= '0' WHEN (Read_data1 /= Read_data2) ELSE '1';</pre>
23.
24.
      ADDResult <= PC + 1 + Signal_Ext (7 DOWNTO 0);
25.
26.
      --- multiplex ---
27. END behavior;
       Por fim, o código da TLE, Exp03:
1. LIBRARY IEEE;
2. USE IEEE.STD_LOGIC_1164.ALL;
3. ENTITY Exp03 IS
                                    : IN STD_LOGIC;
4.
   PORT( reset
              clock48MHz
5.
                                    : IN STD_LOGIC;
              clock48MHZ : IN SID_LOGIC;
LCD_RS, LCD_E : OUT STD_LOGIC;
LCD_RW, LCD_ON : OUT STD_LOGIC;
6.
7.
              DATA
8.
                                  : INOUT
                                                  STD_LOGIC_VECTOR(7 DOWNTO 0);
                                   : IN STD_LOGIC;
9.
10.
              InstrALU
                                   : IN STD_LOGIC);
11. END Exp03;
12. ARCHITECTURE exec OF Exp03 IS
13. COMPONENT LCD_Display
14. GENERIC(NumHexDig: Integer:= 11);
      PORT( reset, clk_48Mhz : IN STD_LOGIC;
HexDisplayData : IN STD_LOGIC_VECTOR((NumHexDig*4)-1 DOWNTO
15.
16.
   0);
              LCD_RS, LCD_E : OUT STD_LOGIC;
17.
18.
              LCD_RW
                                   : OUT STD_LOGIC;
                                   : INOUT STD LOGIC VECTOR(7 DOWNTO 0));
19.
              DATA BUS
20. END COMPONENT;
21. COMPONENT Ifetch
                            : in STD_LOGIC;
22. PORT( reset
23.
             clock
                            : in STD_LOGIC;
24.
              Branch
                             : in STD_LOGIC;
                            : in STD_LOGIC;
25.
              Zero
            ADDResult : in STD_LOGIC_VECTOR(7 DOWNTO 0);
PC_out : out STD_LOGIC_VECTOR(7 DOWNTO 0);
26.
27.
28.
              Instruction : out STD_LOGIC_VECTOR(31 DOWNTO 0));
29. END COMPONENT;
30. COMPONENT Idecode
31. PORT( read data 1 : OUT STD LOGIC VECTOR( 31 DOWNTO 0 );
32.
              read_data_2 : OUT STD_LOGIC_VECTOR( 31 DOWNTO 0 );
              Instruction : IN STD_LOGIC_VECTOR( 31 DOWNTO 0 );
ALU_Result : IN STD_LOGIC_VECTOR( 31 DOWNTO 0 );
Data_Mem : IN STD_LOGIC_VECTOR( 31 DOWNTO 0 );
33.
34.
35.
              Data_Mem
             RegWrite
36.
                           : IN STD_LOGIC;
37.
             RegDst
                            : IN STD_LOGIC;
38.
             Sign_extend : OUT STD_LOGIC_VECTOR( 31 DOWNTO 0 );
              clock,reset : IN STD_LOGIC;
MemToReg : IN STD_LOGIC;
39.
              MemToReg : IN STD_LOGIC;
MemAddr : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0));
40.
41.
42. END COMPONENT;
```

43. COMPONENT Control

```
PORT( Opcode : IN STD_LOGIC_VECTOR( 5 DOWNTO 0 );
RegDst : OUT STD_LOGIC;
RegWrite : OUT STD_LOGIC;
MemToReg : OUT STD_LOGIC;
MemRead : OUT STD_LOGIC;
MemWrite : OUT STD_LOGIC;
AluSrc : OUT STD_LOGIC;
Branch : OUT STD_LOGIC);
44.
45.
46.
47.
48.
49.
50.
51.
52. END COMPONENT;
53.
54. COMPONENT Execute
55. PORT( Read_data1 : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
56.
                  Read_data2 : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
                PC : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
ALU_Result : OUT STD_LOGIC_VECTOR (31 DOWNTO 0);
Signal_Ext : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
57.
58.
59.
                 Alu_Src : IN STD_LOGIC;
60.
                  Zero
61.
                                    : OUT STD_LOGIC;
                  ADDResult : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
62.
63.
64. END COMPONENT;
65. COMPONENT Dmemory
66. PORT( read_data
                                             : OUT STD_LOGIC_VECTOR( 31 DOWNTO 0 );
                                    : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 );
: IN STD_LOGIC_VECTOR( 31 DOWNTO 0 );
67.
                  address
68.
                   write_data
                   MemRead, Memwrite : IN STD_LOGIC;
69.
                                             : IN STD_LOGIC );
                   clock,reset
71. END COMPONENT;
                                  : STD_LOGIC_VECTOR(31 DOWNTO 0);
: STD_LOGIC_VECTOR(31 DOWNTO 0);
72. SIGNAL DataInstr
73. SIGNAL DisplayData
74. SIGNAL PCAddr : STD_LOGIC_VECTOR(7 DOWNTO 0);
75. SIGNAL RegDst : STD_LOGIC;
76. SIGNAL RegWrite: STD_LOGIC;
77. SIGNAL ALUResult : STD_LOGIC_VECTOR(31 DOWNTO 0);
78. SIGNAL SignExtend : STD_LOGIC_VECTOR(31 DOWNTO 0);
79. SIGNAL readData1 : STD_LOGIC_VECTOR(31 DOWNTO 0); 80. SIGNAL readData2 : STD_LOGIC_VECTOR(31 DOWNTO 0);
81. SIGNAL HexDisplayDT : STD_LOGIC_VECTOR(43 DOWNTO 0);
81. SIGNAL HexDisplayDT : STD_LOGIC_VECTOR(43 DOWNTO 0);
82. SIGNAL auxAluSrc : STD_LOGIC;
83. SIGNAL auxMemWrite : STD_LOGIC;
84. SIGNAL auxMemToReg : STD_LOGIC;
85. SIGNAL auxMemRead : STD_LOGIC;
86. SIGNAL DMemoryOut : STD_LOGIC_VECTOR(31 DOWNTO 0);
87. SIGNAL auxMemAddr : STD_LOGIC_VECTOR(7 DOWNTO 0);
88. SIGNAL auxZero : STD_LOGIC;
89. SIGNAL auxZero : STD_LOGIC;
90. SIGNAL auxAddResult : STD_LOGIC_VECTOR (7 DOWNTO 0);
91. BEGIN
92.
        LCD_ON <= '1';
93.
94.
         -- Inserir MUX para DisplayData
95.
         displayData <= DataInstr WHEN InstrALU = '1' ELSE AluResult;</pre>
96.
         HexDisplayDT <= "0000" & PCAddr & DisplayData;</pre>
97.
98.
         lcd: LCD_Display
99.
         PORT MAP(
100.
                                                        => reset,
                            clk_48Mhz
                                                   => clock48MHz,
=> HexDisplayD
101.
102.
                            HexDisplayData
                                                        => HexDisplayDT.
103.
                            LCD_RS
                                                        => LCD RS,
                                                        => LCD_E,
                            LCD_E
104.
105.
                           LCD_RW
                                                       => LCD_RW,
                            DATA_BUS
106.
                                                        => DATA);
107.
```

```
108.
              IFT: Ifetch
109.
              PORT MAP (
                                      => reset,
=> clock,
110.
                       reset
111.
                        clock
                       PC_out => PCAddr,
112.
                       Instruction => DataInstr,
113.
114.
                       Branch => auxBranch,
                                       => auxZero,
115.
                       Zero
116.
                       AddResult => auxAddResult);
117.
118.
              CTR: Control
119.
              PORT MAP(
120.
                        Opcode
                                      => DataInstr(31 DOWNTO 26),
                                     => RegDst,
=> RegWrite,
=> auxMemToReg,
121.
                        RegDst
122.
                        RegWrite
123.
                      MemToReg
                       MemRead => auxMemRead,
MemWrite => auxMemWrite,
AluSrc => auxAluSrc,
Branch => auxBranch);
124.
                      MemRead
125.
126.
127.
128.
              IDEC: Idecode
129.
              PORT MAP(
                       read_data_1 => readData1,
read_data_2 => readData2,
Instruction => DataInstr,
130.
131.
132.
                      ALU_Result => ALUResult,
Data_Mem => DMemoryOut,
RegWrite => RegWrite,
133.
134.
135.
136.
                       RegDst
                                       => RegDst,
                       Sign_extend => SignExtend,
137.
                                       => clock,
                       clock => clock,
reset => reset,
138.
139.
                       MemToReg => auxMemToReg,
MemAddr => auxMemAddr);
140.
141.
           EXE: Execute
142.
              PORT MAP(
143.
144.
                        Read_data1 => readData1,
                       Read_data2 => readData2,
ALU_Result => ALUResult,
Signal_Ext => signExtend,
145.
146.
147.
                                       => PCAddr,
148.
                       PC
                       PC => PCAGGT,
Alu_Src => auxAluSrc,
Zero => auxZero,
149.
150.
151.
                       AddResult => auxAddResult);
             DMEM: Dmemory
152.
153.
              PORT MAP (
                       read_data => DMemoryOut,
154.
                       address => auxMemAddr,
write_data => readData2,
MemRead => auxMemRead,
155.
156.
                       MemRead => auxmemurite,
157.
158.
159.
                        clock
                                       => clock,
                        reset
160
                                       => reset);
161.
        END exec;
```

O código da nova entidade de memória, *DMemory*, será omitido pois não é relevante para a análise de funcionamento.

3. Simulação e teste




Figura 2: Conteúdo de program.mif




Figura 3: Conteúdo de DMEMORY.mif




Figura 4: Estado inicial dos registradores e memória de dados




Figura 5: Registradores e memória de dados após 1ª instrução




Figura 6: Registradores e memória de dados após 2ª instrução




Figura 7: Registradores e memória de dados após 3ª instrução




Figura 8: Registradores e memória de dados após 4ª instrução




Figura 9: Registradores e memória de dados após 5ª instrução




Figura 10: Registradores e memória de dados após 6ª instrução




Figura 11: Registradores e memória de dados ficam constantes após a execução da 6ª instrução




Figura 12: Waves resultantes da simulação

3.1. Discussão

Ao todo, foram realizadas sete instruções no experimento, como indica o arquivo program.mif da Figura 2. O banco de registradores foi inicializado segundo seus índices no módulo de decodificação (*Idecode*), nas linhas 71 e 72 do respectivo código. A Figura 4 representa o estado dos registradores antes da execução das Instruções.

A primeira instrução realiza simplesmente um load da posição zero da memória, no registrador 0x02 (\$v0), que agora possui o valor 0x55555555 (Figura 5). Logo após, há outro *load* da posição \$zero, mas agora com *offset* de 0x0001, no registrador 0x03 (\$v1), com o valor 0xAAAAAAA (Figura 6).

A terceira instrução faz uma soma entre os valores carregados anteriormente (0xAAAAAAA + 0x55555555), e o resultado (0xFFFFFFF) foi armazenado no registrador 0x01 (\$at), como mostra a Figura 7. A próxima instrução armazena esse valor na posição 0x03 da memória. (Figura 8).

Coerentemente, as waves de simulação apresentam o resultado da soma (ALUResult) na terceira instrução (PCAddr = 02). O sinal RegWrite é ativo alto nas intruções do tipo R-format e no *load*, e passa a ser ativo baixo na instrução de store (PCAddr = 03), como descrito na unidade de controle (*Control*), nas linhas 28 a 30. Já o sinal RegDst é ativo alto nas instruções de R-format, que, por enquanto, só realiza a soma, como descrito na linha 27.

A instrução 04 é do tipo *I-format* e carrega ao registrador 0x04 (\$v2) o conteúdo que está presente no endereço 0x0003 (0xFFFFFFF). Nota-se que foi obtido o resultado desejado, de acordo com a Figura 9 e a simulação (Figura 12), na qual o sinal *MemToReg* passa a ser alto durante a instrução, como descrito na linha 34 do *Control*, e a variável *DMemoryOut* contém o dado da memória desejado.

As instruções 05 e 06 são ambas do tipo *I-format* e realizam um salto condicional. Durante a instrução 05 é verificado se o conteúdo do registrador 0x01 (\$at) é igual ao do registrador 0x02 (\$v0) e caso seja, realiza o salto para a própria instrução, pois 0xFFFF corresponde ao valor decimal -1. Na Figura 10 o primeiro registrador contém o valor 0xFFFFFFFF e o segundo 0x55555555, portanto o salto não é realizado e *Next_PC* recebe *PC_inc* ao invés de *ADDResult*, como descrito nas linhas 53 a 55 do *Ifetch*. Também é possível evidenciar que durante a instrução 05 o sinal *Branch* é ativo alto, porém o sinal *Zero* é ativo baixo, uma vez que é ativo alto apenas quando os conteúdos dos registradores são iguais, linha 22 do *Execute*. Por outro lado, a instrução 06 realiza uma comparação entre dois registradores idênticos, 0x01 (\$at), que contém o valor 0xFFFFFFFF. Nota-se na simulação que durante a instrução 06 o sinal *Zero* é ativo alto e como ambos os sinais, *Branch* e *Zero*, são ativos altos, o salto é realizado. O valor 0xFFFA corresponde ao -6 em decimal, isto faz com que o *endereço* passe a ser 00 novamente e o ciclo seja retomado.

Por último, vale notar que os registradores e memória de dados permanecem constantes (Figura 11) após a instrução 06.

4. Bibliografia

D'Amore, R. VHDL: Descrição e Síntese de Circuitos Digitais. LTC. 2005. Hamblen, J.O; Hall, T.S. & Furman, M.D – Rapid Prototyping of Digital Systems: SOPC Edition. Springer, 2008.