M4 Atividade Vivencial 2 – ARQUITETURA DE SISTEMAS DIGITAIS Projetar, implementar, integrar e simular uma ULA de 8 bits. Gabriel Hoffmann

Link do projeto: https://www.edaplayground.com/x/WHsK

Código testbench.sv

```
$display("\nResultado OR");
$display("A: %b", a);
$display("B: %b", b);
$display("|: %b", s_or);
38
39
 40
 41
 42
              $display("\nResultado NOT");
$display("A: %b", a);
$display ("~: %b", s_n);
 43
 44
45
 46
              $display("\nResultado Comparador");
$display("A: %b", a);
$display("B: %b", b);
$display(">: %b, <: %b, ==: %b, >=: %b, <=: %b", maior, menor, igual, maior_igual, menor_igual);</pre>
 47
 48
 49
50
51
52
              $display("\nResultado MUX");
$display("A: %b", a);
$display("Mux Input: %b", mux_input);
$display("Saida: %b", s_mux);
53
54
 55
56
57
              $display("\nCaso de Teste 2");
 58
              a = 8'b01000111:
 59
              b = 8'b00110100;
 60
               cin= 1'b1;
 61
               mux_input = 3'b001;
 62
 63
              #10:
 64
              $display("\nResultado Somador");
$display("A: %b", a);
$display("B: %b", b);
$display("S: %b", s);
$display("Cin: %b Cout %b", cin, cout);
 65
 66
 67
 68
 69
 70
              $display("\nResultado AND");
$display("A: %b", a);
$display("B: %b", b);
$display("&: %b", s_and);
 71
72
73
74
/4
75
              $015play( &: %b , s_and);
             $display("\nResultado OR");
$display("A: %b", a);
$display("B: %b", b);
$display("|: %b", s_or);
76
77
78
79
80
              $display("\nResultado NOT");
$display("A: %b", a);
$display ("~: %b", s_n);
81
82
83
84
             $display("\nResultado Comparador");
$display("A: %b", a);
$display("B: %b", b);
$display(">: %b, <: %b, ==: %b, >=: %b, <=: %b", maior, menor, igual, maior_igual, menor_igual);</pre>
85
86
87
88
89
             $display("\nResultado MUX");
$display("A: %b", a);
$display("Mux Input: %b", mux_input);
$display("Saida: %b", s_mux);
90
91
92
93
94
95
96
          end
98 endmodule
```

```
module full_adder_1_bit (input a, b, cin, output o, cout);
    wire r_xor1;
   xor xor1 (r_xor1, a, b);
   xor xor2 (o, r_xor1, cin);
   wire r_and1, r_and2;
   and and1 (r_and1, cin, r_xor1);
   and and2 (r_and2, a, b);
   or or1 (cout, r_and1, r_and2);
endmodule
module full_adder_8_bit (a, b, cin, o, cout);
   input [7:0] a, b;
   input cin;
   output [7:0] o;
   output cout;
   wire [6:0] aux_cout;
   full_adder_1_bit fa0 (a[0], b[0], cin, o[0], aux_cout[0]);
   full_adder_1_bit fa1 (a[1], b[1], aux_cout[0], o[1], aux_cout[1]);
    full_adder_1_bit fa2 (a[2], b[2], aux_cout[1], o[2], aux_cout[2]);
    full_adder_1_bit fa3 (a[3], b[3], aux_cout[2], o[3], aux_cout[3]);
   full_adder_1_bit fa4 (a[4], b[4], aux_cout[3], o[4], aux_cout[4]); full_adder_1_bit fa5 (a[5], b[5], aux_cout[4], o[5], aux_cout[5]); full_adder_1_bit fa6 (a[6], b[6], aux_cout[5], o[6], aux_cout[6]);
    full_adder_1_bit fa7 (a[7], b[7], aux_cout[6], o[7], cout);
| endmodule
module and_8_bit (a, b, o);
   input [7:0] a, b;
    output [7:0] o;
   assign o = a \& b;
endmodule
```

```
32
33 module and_8_bit (a, b, o);
34 input [7:0] a, b;
35 output [7:0] o;
36
       assign o = a \& b;
37
38 endmodule
39
0 module or_8_bit (a, b, o);
41 input [7:0] a, b;
42 output [7:0] o;
43
       assign o = a \mid b;
44
45 endmodule
47 module not_8_bit (a, o);
48 input [7:0] a;
49 output [7:0] o;
50
51
       assign o = \sim a;
52 endmodule
54 module comparison_8_bit (input [7:0] a, b, output maior, menor, igual, maior_igual, menor_igual);
     assign maior = a > b;
assign menor = a < b;
55
56
assign igual = a == b;
sassign maior_igual = a >= b;
assign menor_igual = a <= b;
60 endmodule
61
2 module mux_8_bit (input [7:0] a, input [2:0] s, output o);
63 wire [7:0] and_result;
      assign and_result[0] = ~s[0] & ~s[1] & ~s[2] & a[0]; assign and_result[1] = s[0] & ~s[1] & ~s[2] & a[1]; assign and_result[2] = ~s[0] & s[1] & ~s[2] & a[2]; assign and_result[3] = s[0] & s[1] & ~s[2] & a[3]; assign and_result[4] = ~s[0] & ~s[1] & s[2] & a[4]; assign and_result[5] = s[0] & ~s[1] & s[2] & a[5]; assign and_result[6] = ~s[0] & s[1] & s[2] & a[6]; assign and_result[7] = s[0] & s[1] & s[2] & a[7];
66
67
68
69
70
72
73
       assign o = | and_result;
74
75 endmodule
```

Log

Caso de Teste 1

Resultado Somador

A: 10100100 B: 10100101 S: 01001001 Cin: 0 Cout 1

Resultado AND

A: 10100100 B: 10100101 &: 10100100

Resultado OR

A: 10100100 B: 10100101 |: 10100101

Resultado NOT

A: 10100100 ~: 01011011

Resultado Comparador

A: 10100100 B: 10100101

>: 0, <: 1, ==: 0, >=: 0, <=: 1

Resultado MUX A: 10100100 Mux Input: 110

Saida: 0

```
Caso de Teste 2
Resultado Somador
A: 01000111
B: 00110100
5: 01111100
Cin: 1 Cout 0
Resultado AND
A: 01000111
B: 00110100
&: 00000100
Resultado OR
A: 01000111
B: 00110100
|: 01110111
Resultado NOT
A: 01000111
~: 10111000
Resultado Comparador
A: 01000111
B: 00110100
>: 1, <: 0, ==: 0, >=: 1, <=: 0
Resultado MUX
A: 01000111
Mux Input: 001
Saida: 1
Finding VCD file...
./dump.vcd
[2022-11-06 19:47:38 EST] Opening EPWave...
Done
```

Gráfico

