PROCESOARE ÎN SISTEME PARALELE

În trecut, calculatoarele paralele con ineau procesoare proiectate special pentru a deservi sarcina paraleliz rii. Ast zi calculatoarele paralele utilizeaz procesoare obi nuite de uz general, solu ie mult mai convenabil din punct de vedere economic dar i tehnologic computa ional.

Un exemplu de procesor special dezvoltat pentru calcul paralel este **transputerul**, care ap rut in anii 1980. O unitate de calcul bazat pe transputer con ine (Fig. 1):

- un procesor capabil s execute opera ii aritmetice de baz precum i opera ii de intrare/ie ire;
- o memorie local de tip SRAM de dimensiuni mici dar foarte rapid ;
- 4 canale de comunica ie cu exteriorul;
- o interfa a cu memoria extern.




Figura 1. Structura de baz a unui transputer

Pe cele 4 canale de comunica ie se pot lega alte transputere, formându-se o re ea multiprocesor cu topologie (configura ie) divers . Un exemplu de celul cu 5 transputere este ilustrat în figura 2:




Figura 2. O celul format din 5 transputere

Dezavantajul folosirii transputerelor era dat de o putere computa ionala redus , insuficient pentru aplica iile tot mai complexe care au fost dezvoltate.

În anii 1990 au ap rut procesoarele **RISC** (*Reduced Instruction Set Computer* – Calculatoare cu set redus de instruc iuni), spre deosebire de procesoarele **CISC** (*Complex Instruction Set Computer*) care existau pân atunci. Aceste procesoare RISC d deau puterea computa ional de care era nevoie în aplica ie i ele au devenit din ce în ce mai ieftine, fiind produse pe scar larg.

Câteva exemple de procesoare RISC: procesorul MIPS de la SGI, procesorul POWER (IBM), SPARC (SUN), procesorul ALPHA (Cray).

Caracteristici ale procesoarelor RISC:

- au pu ine moduri de adresare;
- au un format fix al instruc iunilor (32b sau 64b);
- au un num r mare de registre care ajut la comutarea rapid a contextului între programe;
- folosesc instruc iuni de tip LOAD / STORE, instruc iuni dedicate pentru înc rcarea / salvarea datelor din memoria calculatorului în registrele procesorului (Fig.3):




Figura 3. Instruc iunile LOAD / STORE

- utilizeaz memoria cache pentru înc rcarea datelor în procesor. Memoria cache aduce în avans instruc iunile procesorului sau datele din memoria sistem DRAM, conferind avantajul unei viteze m rite de acces fa de accesarea direct a datelor din memoria extern . (Fig.4):




Figura 4. Memoria cache

Procesoarele RISC utilizeaz **arhitectura** *pipeline* (band de asamblare), în care o instruc iune sau un task se descompune în mai multe opera ii care sunt executate independent de c tre unit i de execu ie specializate (Fig. 5):




Figura 5. Arhitectura pipeline

În cazul procesoarelor RISC, arhitectura *pipeline* define te mai multe stagii (etape) de execu ie ale unei instruc iuni. De exemplu, putem avea urm toarele 4 stagii (Fig. 6):

Stagiul 1 – IF (*instruction fetch*): înc rearea instruc iunii din memorie

Stagiul 2 – ID (instruction decoding): decodificarea instruc iunii

Stagiul 3 – EX (*execute*): execu ia propriu-zis a instruc iunii

Stagiul 4 – WB (*write back*): scrierea rezultatului în registru sau memorie




Figura 6. Stagiile de execu ie ale unei instruc iuni

Diagrama de func ionare în timp a acestei structuri este ilustrat în figura 7:




Figura 7. Diagrama execu iei în timp pentru structura *pipeline*

Din aceast diagram se poate observa c în orice moment de timp (de exemplu la momentul t4) se execut 4 stagii în paralel pentru 4 instruc iuni diferite, rezultând astfel un paralelism temporal. La fiecare ciclu temporal, structura *pipeline* ob ine un rezultat, astfel c putem executa câte o instruc iune la fiecare ciclu procesor (i nu în 4 cicli cum ar fi fost f r structura *pipeline*). Acest exemplu se aplic pentru <u>procesoarele scalare</u>. În acest caz exist o singur linie *pipeline* i se poate executa maxim o instruc iune pe ciclu.

În prezent, majoritatea procesoarelor au o structur <u>superscalar</u>. La aceast structur exist mai multe linii *pipeline* care opereaz în paralel. Ca rezultat, se pot executa mai multe instruc iuni pe un ciclu procesor.

În figura 8 se prezint o structur superscalar cu 3 linii pipeline:




Figura 8. Diagrama de timp pentru structura superscalar

Câteva caracteristici ale arhitecturii superscalare:

- arhitectura permite executarea în paralel a mai multor instruc iuni;
- se pot executa mai multe instruc iuni pe un ciclu procesor;
- permite execu ia *out of order* (în afara ordinii) a instruc iunilor: instruc iuni independente pot fi executate în afara ordinii normale din program; condi ia pentru execu ia *out of order* este s nu existe dependen e de date între instruc iuni.

O alt metod pentru cre terea eficien ei *pipeline* este folosirea arhitecturii <u>superpipeline</u>. În acest caz se reduce num rul de opera ii care se efectueaz într-un stagiu, dar se m re te num rul de stagii prin împar irea fiec rui stagiu în mai multe substagii. Astfel putem cre te frecven a de tact a procesorului, pentru c se execut mai pu ine opera ii într-un ciclu procesor decât la un stagiu obi nuit.




Figura 9. Diagrama de timp pentru structura *superpipeline*

În exemplul de mai sus, datorit faptului c un stagiu a fost împ r it în 4 substagii, vom putea cre te frecven a procesorului de 4 ori.

Avantajele arhitecturii superpipeline:

- cre te viteza de execu ie a instruc iunilor datorit cre terii frecven ei de ceas a procesorului;
- cre te num rul de opera ii procesate în paralel datorit cre terii num rului de stagii;
- cre te eficien a opera iilor executate într-un stagiu. De exemplu, dac într-un *pipeline* obi nuit avem o opera ie care se execut într-un timp mai mic decât un ciclu procesor, rezultatul va fi disponibil tot la sfâr itul ciclului (Fig. 10 a). În schimb, la arhitectura *superpipeline*, rezultatul unei opera ii este disponibil cu frecven a tactului, care acum este mai rapid (Fig.10 b):




Figura 10. Execu ia unei opera ii corespunz toare unui substagiu: a) într-o structur *pipeline*; b) într-o structur *superpipeline*

Dezavantaje ale arhitecturii super pipeline:

Principalul dezavantaj e reprezentat de faptul c dac *pipeline*-ul trebuie golit de instruc iunile înc reate în avans (de exemplu când apar instruc iuni de salt în program), atunci exist un num r mai mare de stagii care trebuie reini ializate.

A a cum am v zut, procesoarele RISC sunt procesoare de uz general, dar exist i alte tipuri de procesoare care se aplic unui domeniu mai restrâns, ob inând performan e mai bune pe acel domeniu specific (de exemplu procesoare DSP, procesoare VLIW si procesoare vectoriale). În continuare vor fi prezentate pe scurt procesoarele VLIW si procesoarele vectoriale.

Procesoarele VLIW (Very Large Instruction Word)




Figura 10. Structura intern a unui procesor VLIW

Procesorul VLIW e alc tuit din mai multe unit i func ionale echivalente unit ilor de execu ie din procesoarele superscalare, i un fi ier registru care con ine un num r mare de registre procesor (pot exista mai mult de 128 registre). O caracteristic a acestor procesoare este c ele dispun de un format mare al instruc iunilor. Fiecare instruc iune e compus din mai multe sloturi de opera ii în care se plaseaz diferite opera ii de tip RISC, în a a fel încât toate opera iile dintr-o instruc iune s poat fi executate in paralel.




Figura 11. Formatul instruc iunii la procesorul VLIW

Programul compilator este cel care umple instruc iunile cu opera ii care se pot executa în paralel. De aici rezult caracteristica de *static scheduling* (planificare static), adic determinarea paralelismului se face în timpul compil rii i nu al execu iei. Rezult astfel un avantaj al procesoarelor VLIW: ele nu necesit un hardware complex, cum era cazul la procesoarele superscalare (unde determinarea paralelismului se f cea prin hardware în timpul execu iei).

Ca i dezavantaj al procesoarelor VLIW: codul obiect rezultat în urma compil rii este mai pu in compact decât la un procesor obi nuit, datorit faptului c nu toate sloturile dintr-o instruc iune pot fi înc reate cu opera ii care se execut în paralel.

Diagrama execu iei în timp a unei instruc iuni este ilustrat în figura 12 (pentru un procesor având 3 sloturi pe instruc iune).




Figura 12. Diagrama execu iei unei instruc iuni la procesorul VLIW

Câteva exemple de procesoare VLIW:

- Philips Trimedia (utilizat pentru aplica ii multimedia);
- arhitectura Intel pe 64 bi i (IA64) o combina ie între RISC si VLIW.

Procesoare vectoriale

În cele mai multe cazuri, procesoarele vectoriale nu func ioneaz independent, ci sunt folosite pe post de coprocesoare al turi de un procesor principal. Spre deosebire de procesoarele obi nuite, care opereaz cu scalari, procesoarele vectoriale pot opera pe vectori, adic pe iruri de scalari. Ele pot fi de tipul registru-registru, în care vectorii se încarc din registre vectoriale, iar rezultatele se salveaz tot în registre vectoriale, sau pot s fie de tipul memorie-memorie, în care vectorii i rezultatele se iau / se pun în memoria sistemului. Unit ile de execu ie vectoriale au o func ionare de tip *pipeline* (fig.13).




Figura 13. Unit ile de execu ie într-un procesor vectorial




Figura 14. Diagrama de execu ie a unei instruc iuni vectoriale

Domeniul de aplicabilitate al procesoarelor vectoriale este reprezentat de calculele tiin ifice i aplica iile multimedia, unde este necesar realizarea unui num r mare de opera ii pe structuri vectoriale.