
(Arhitecturi Paralele)

1. Notiuni introductive


- definitii; taxonomia arhitecturilor de calculatoare;
- familii de procesoare;
- metode de evaluare a performantelor; legea lui Amdahl;
- exemple de arhitecturi paralele;
- granularitatea sistemelor paralele

- 2. Tehnologii utilizate in arhitecturile de procesoare
- Procesoare in sisteme paralele:
- transputerul;
- procesoare RISC;
- arhitectura pipeline; procesoare superscalare si superpipeline;
- procesoare VLIW; procesoare vectoriale




3. Memorii cache

- memorii cache cu mapare directa;
- memorii cache complet asociative;
- memorii cache set-asociative;
- strategii de implementare pentru memorii cache;
- memorii write-through si memorii write-back



4. Retele de comunicatie pentru sisteme paralele (I)

- comutarea si rutarea;
- clasificarea retelelor în functie de topologie
- retele directe; retele indirecte;
- retele bazate pe magistrala; magistrale sincrone si asincrone; magistrale cu tranzactii multiple



5. Retele de comunicatie pentru sisteme paralele (II)


- retele multistagiu; retele blocante si neblocante;
- retelele Omega;
- retele crossbar;
- comparatie între retelele directe si cele indirecte;
- comutarea prin pachete: metodele *Store & Forward, Wormhole Routing* si *Virtual Cut-through*

6. Tehnici de rutare

- rutare stabilita la nivelul nodului sursa;
- rutarea locala;
- rutarea adaptiva si rutarea determinista;
- eliminarea blocajelor de rutare; folosirea canalelor virtuale;
- metode pentru implementarea comunicatiei multicast


7. Multicalculatoare

- implementarile VSM si SVM;
- abordari si metode folosite in proiectarea sistemelor multicalculator;
- metoda cu server central; metoda migratiei; metoda replicarii datelor la citire; metoda *Full Replication*;
- exemple de multicalculatoare: IBM SP2 si Parsytec CC



8. Sisteme multiprocesor (I)

- coerenta memoriilor cache in sisteme cu memorie partajata;
- surse de inconsistenta a datelor;
- protocoalele write-invalidate si write-update;
- arhitecturile UMA, NUMA, CC-NUMA



9. Sisteme multiprocesor (II)

- ascunderea latentei la accesul memoriei de la distanta;
- modele de consistenta a memoriei;
- arhitectura COMA; comparatie între arhitectura COMA si arhitectura CC-NUMA;
- arhitecturile S-COMA, R-NUMA

10. Sisteme multiprocesor (III)

Coerenta memoriilor cache in sisteme multiprocesor:

- protocoalele *Snoopy-bus* si bazate pe director;
- metode de implementare pentru memoria director: implementarile Full Map si Limited Map; metoda cu director înlantuit;
- diagramele de stari si tranzitii pentru memoriile write-through si write-back

11. Sisteme multiprocesor (IV)

Sisteme de operare pentru multiprocesoare:

 exploatarea concurentei, detectarea paralelismului in programe, mecanisme de sincronizare, exemple

12. Standarde si medii de programare pentru arhitecturi paralele:

standardul MPI, mediul PVM, limbajul OCCAM

Referinte

- Fundamentals of Parallel Multicore Architecture, Yan Solihin, Chapman and Hall/CRC June 30, 2020, ISBN-13: 978-0367575281
- O. Buza, Arhitecturi Paralele de Calculatoare, Ed. Grinta, Cluj-Napoca, 2018, ISBN 978-606-037-012-3
- J. L. Hennessy, D. A. Patterson, Computer Architecture, 6th Edition (The Morgan Kaufmann Series in Computer Architecture and Design), Elsevier, 2017, ISBN 978-0128119051
- J. L. Hennessy, D. A. Patterson, Computer Organization and Design RISC-V Edition: The Hardware Software Interface (The Morgan Kaufmann Series in Computer Architecture and Design) 1st Edition, Elsevier, 2017, ISBN-13: 978-0128122754
- G. Lerman, L. Rudolph, Parallel Evolution of Parallel Processors (Evaluation in Education and Human Services), Springer, 2013, ISBN-13: 978-1461362371
- Michel Dubois, Parallel Computer Organization and Design, 1st Edition, Cambridge University Press August 1, 2012, ISBN-13: 978-0521886758


Online references

- Computer Architecture, 2020, https://www.sciencedirect.com/topics/computer-science/computer-architecture
- Computer Organization and Architecture, 2020, https://www.geeksforgeeks.org/computer-organization-and-architecture-tutorials

Curs 2 AAC

ARHITECTURI PARALELE DE CALCULATOARE NOȚIUNI INTRODUCTIVE

Prelucrarea paralelă reprezintă <u>utilizarea mai multor procesoare</u> pentru execuția simultană a mai multor părți dintr-un program (task-uri).



Avantaje


- Se elimină limitarea de viteză a procesoarelor secvențiale (timp de execuție mai scurt).
- Se elimină limita de miniaturizare a procesoarelor secvențiale (nu putem construi un procesor complex la dimensiuni oricât de mici).
- Se elimină limitarea economică (imposibilitatea de a fabrica ieftin un procesor foarte rapid => e mai bine să se folosească două sau mai multe procesoare ieftine care să ruleze în paralel pe același calculator).

Evoluția


- Procesoare secvențiale obișnuite, numite procesoare scalare: execută maxim o instrucțiune într-un ciclu procesor.
- Procesoare superscalare: pot executa mai multe instrucțiuni într-un ciclu procesor.
- Procesoare vectoriale: nu mai lucrează pe operanzi scalari ci pe structuri de date multiple: vectori uni / multi dimensionali.
- Arhitecturi multiprocesor: într-un singur cip există mai multe nuclee de procesare (dual core / quad core /octa core).

Clasificarea arhitecturilor de calculatoare


• **SISD** (Single Instruction Single Data): arhitectura secvențială obișnuită.



• **MISD** (*Multiple Instruction Single Data*): un program e descompus în mai multe task-uri sau secvențe de operații; operațiile se execută în paralel asupra aceluiași set de date.




• **SIMD** (*Single Instruction Multiple Data*): un același program se execută pe mai multe seturi de date.



ex: prelucrari de masive (siruri, matrici); procesoare vectoriale

• **MIMD** (*Multiple Instruction Multiple Data*): reprezintă tipul general de arhitectură pentru calculatoarele paralele; se realizează operații diferite asupra unor seturi de date diferite.



Viteza de execuție a programelor paralele

Accelerația: expresie a vitezei de execuție: $Sp = \frac{Tes}{Tep}$ unde:

Tes – timpul de execuție secvențial;

Tep – timpul de execuție paralel pe mai multe procesoare al

aceluiași program.

Ideal:
$$Sp = \frac{Tes}{Tes/P} = P$$
 (numărul de procesoare)


Real: $Tep \neq Tes/P$; $Tep = T \sec v + Tparalel$ (o porțiune din program se poate executa doar secvențial în timpul Tsecv și avem o porțiune care se poate executa în paralel)

$$\Rightarrow Sp = \frac{Tes}{T \sec v + Tparalel} \Rightarrow Sp < \frac{Tes}{T \sec v} = K - \textbf{Legea lui Amdahl}$$

Oricât am crește numărul de procesoare într-un sistem, acceleratia (viteza de execuție în paralel) a unui program e întotdeauna limitată superior.

Accesul la memorie în procesarea paralelă

a) Acces partajat la memorie.
 In acest caz, procesoarele împart acelaşi spaţiu de memorie.




La un anumit moment, o anumită locație din memoria partajată poate fi accesată doar de către un singur procesor.

Avantaj: realizarea unui schimb rapid de date între 2 task-uri care rulează pe 2 procesoare diferite.

Exemplu: arhitectura UMA – procesoarele accesează în mod identic orice locație din memoria partajată a sistemului; arhitectura Pentium multicore; arhitectura GPU.

b) Acces distribuit la memorie.




Procesoarele pot avea acces atât la o memorie locală aflată pe calculatorul din care fac parte, cât și la o memorie aflată la distanță (alt calculator).

Exemplu: arhitectura NUMA – procesoarele au acces rapid la memoria locală și acces lent la memoria aflată la distanță; arhitectura COMA – în care memoriile locale ale procesoarelor sunt organizate ca niște memorii cache.

Exemple de arhitecturi paralele

1) **Arhitectura Pipeline** – structură cu un singur procesor, dar care poate executa mai multe operații în paralel; astfel un anumit task se descompune într-o serie de operații care se execută independent de către unități de execuție specializate.




Există 2 tipuri de Pipeline: - de instrucțiuni; în care o instrucțiune se descompune într-o serie de microinstrucțiuni.

- aritmetic; în care o operație aritmetică se descompune într-o serie de microoperații.


În rezolvarea unui task pot exista anumite situații speciale, în care fluxul de operații din Pipeline se oprește. Aceste situații speciale se numesc hazarduri (incidente) și sunt de 3 tipuri:

- a) Hazardul structural. El e generat de faptul că nu există destule unități de execuție pentru operațiile planificate.
- b) Hazardul de date. El e generat din cauza dependențelor de date. Un anumit task așteaptă după datele unui alt task.
- c) Hazardul de control. El e datorat ramificărilor care apar în program (instrucțiunile de salt).

De exemplu, dacă în structura Pipeline se încarcă la început patru operații:




în cazul schimbării fluxului de instrucțiuni din program, instrucțiunile încărcate în avans în structura Pipeline (T3 și T4) trebuie eliminate și înlocuite cu instrucțiunile corecte (T5 și T6).




- 2) Arhitecturi cu legături multiple acestea sunt structuri multiprocesor conectate în diverse configurații în care fiecare procesor realizează anumite operatii simple într-un timp foarte scurt.
 - a) Arhitecturi vectoriale.

Exemple:

- Procesoare vectoriale




- **Procesoare sistolice**: la fiecare tact datele avansează o poziție prin structura sistolică.



Există un şir de elemente de prelucrare simple, conectate în diferite topologii; elementele de prelucrare pot avea o memorie locală și pot fi de tipul SIMD sau nu (fiecare element poate efectua aceeași sau o altă operație).

b) Arhitecturi de tip rețea.


Exemplu: - procesoare matriciale



Unitățile de prelucrare sunt autonome și au o memorie locală atașată.

De obicei există o unitate de control care distribuie sarcinile la structura matricială de procesare.

c) **Arhitectura de tip arbore**. Se folosește la calcule științifice / economice, programe de decizie.



d) **Arhitectura hipercub**. E o arhitectură mixtă între rețea și arbore. Exemplu: fiecare nod al rețelei poate fi un arbore.

Granularitatea sistemelor multiprocesor

Granularitatea este rezoluția (gradul de finețe) cu care e rezolvată o anumită sarcină. În cazul de față, sarcina e execuția paralelă a unui program ⇒ granularitatea indică gradul de paralelizare pentru acel program.

Există 3 tipuri:

- Granularitate mică (grosieră) realizarea paralelismului se face la nivel de proces.
- Granularitate medie paralelismul se realizează la nivel de *thread* (fir de execuție din interiorul unui proces alcătuit din mai multe instrucțiuni care utilizează aceleași resurse).
- Granularitate mare (fină) paralelismul se realizează la nivel de instrucțiune.

PROCESOARE ÎN SISTEME PARALELE

În trecut, calculatoarele paralele con ineau procesoare proiectate special pentru a deservi sarcina paraleliz rii. Ast zi calculatoarele paralele utilizeaz procesoare obi nuite de uz general, solu ie mult mai convenabil din punct de vedere economic dar i tehnologic computa ional.

Un exemplu de procesor special dezvoltat pentru calcul paralel este **transputerul**, care ap rut in anii 1980. O unitate de calcul bazat pe transputer con ine (Fig. 1):

- un procesor capabil s execute opera ii aritmetice de baz precum i opera ii de intrare/ie ire;
- o memorie local de tip SRAM de dimensiuni mici dar foarte rapid;
- 4 canale de comunica ie cu exteriorul;
- o interfa a cu memoria extern.




Figura 1. Structura de baz a unui transputer

Pe cele 4 canale de comunica ie se pot lega alte transputere, formându-se o re ea multiprocesor cu topologie (configura ie) divers . Un exemplu de celul cu 5 transputere este ilustrat în figura 2:




Figura 2. O celul format din 5 transputere

Dezavantajul folosirii transputerelor era dat de o putere computa ionala redus , insuficient pentru aplica iile tot mai complexe care au fost dezvoltate.

În anii 1990 au ap rut procesoarele **RISC** (*Reduced Instruction Set Computer* – Calculatoare cu set redus de instruc iuni), spre deosebire de procesoarele **CISC** (*Complex Instruction Set Computer*) care existau pân atunci. Aceste procesoare RISC d deau puterea computa ional de care era nevoie în aplica ie i ele au devenit din ce în ce mai ieftine, fiind produse pe scar larg.

Câteva exemple de procesoare RISC: procesorul MIPS de la SGI, procesorul POWER (IBM), SPARC (SUN), procesorul ALPHA (Cray).

Caracteristici ale procesoarelor RISC:

- au pu ine moduri de adresare;
- au un format fix al instruc iunilor (32b sau 64b);
- au un num r mare de registre care ajut la comutarea rapid a contextului între programe;
- folosesc instruc iuni de tip LOAD / STORE, instruc iuni dedicate pentru înc rcarea / salvarea datelor din memoria calculatorului în registrele procesorului (Fig.3):




Figura 3. Instruc iunile LOAD / STORE

- utilizeaz memoria cache pentru înc rcarea datelor în procesor. Memoria cache aduce în avans instruc iunile procesorului sau datele din memoria sistem DRAM, conferind avantajul unei viteze m rite de acces fa de accesarea direct a datelor din memoria extern . (Fig.4):




Figura 4. Memoria cache

Procesoarele RISC utilizeaz **arhitectura** *pipeline* (band de asamblare), în care o instruc iune sau un task se descompune în mai multe opera ii care sunt executate independent de c tre unit i de execu ie specializate (Fig. 5):




Figura 5. Arhitectura pipeline

În cazul procesoarelor RISC, arhitectura *pipeline* define te mai multe stagii (etape) de execu ie ale unei instruc iuni. De exemplu, putem avea urm toarele 4 stagii (Fig. 6):

Stagiul 1 – IF (*instruction fetch*): înc rearea instruc iunii din memorie

Stagiul 2 – ID (instruction decoding): decodificarea instruc iunii

Stagiul 3 – EX (*execute*): execu ia propriu-zis a instruc iunii

Stagiul 4 – WB (*write back*): scrierea rezultatului în registru sau memorie




Figura 6. Stagiile de execu ie ale unei instruc iuni

Diagrama de func ionare în timp a acestei structuri este ilustrat în figura 7:




Figura 7. Diagrama execu iei în timp pentru structura *pipeline*

Din aceast diagram se poate observa c în orice moment de timp (de exemplu la momentul t4) se execut 4 stagii în paralel pentru 4 instruc iuni diferite, rezultând astfel un paralelism temporal. La fiecare ciclu temporal, structura *pipeline* ob ine un rezultat, astfel c putem executa câte o instruc iune la fiecare ciclu procesor (i nu în 4 cicli cum ar fi fost f r structura *pipeline*). Acest exemplu se aplic pentru <u>procesoarele scalare</u>. În acest caz exist o singur linie *pipeline* i se poate executa maxim o instruc iune pe ciclu.

În prezent, majoritatea procesoarelor au o structur <u>superscalar</u>. La aceast structur exist mai multe linii *pipeline* care opereaz în paralel. Ca rezultat, se pot executa mai multe instruc iuni pe un ciclu procesor.

În figura 8 se prezint o structur superscalar cu 3 linii pipeline:




Figura 8. Diagrama de timp pentru structura superscalar

Câteva caracteristici ale arhitecturii superscalare:

- arhitectura permite executarea în paralel a mai multor instruc iuni;
- se pot executa mai multe instruc iuni pe un ciclu procesor;
- permite execu ia *out of order* (în afara ordinii) a instruc iunilor: instruc iuni independente pot fi executate în afara ordinii normale din program; condi ia pentru execu ia *out of order* este s nu existe dependen e de date între instruc iuni.

O alt metod pentru cre terea eficien ei *pipeline* este folosirea arhitecturii <u>superpipeline</u>. În acest caz se reduce num rul de opera ii care se efectueaz într-un stagiu, dar se m re te num rul de stagii prin împar irea fiec rui stagiu în mai multe substagii. Astfel putem cre te frecven a de tact a procesorului, pentru c se execut mai pu ine opera ii într-un ciclu procesor decât la un stagiu obi nuit.




Figura 9. Diagrama de timp pentru structura *superpipeline*

În exemplul de mai sus, datorit faptului c un stagiu a fost împ r it în 4 substagii, vom putea cre te frecven a procesorului de 4 ori.

Avantajele arhitecturii superpipeline:

- cre te viteza de execu ie a instruc iunilor datorit cre terii frecven ei de ceas a procesorului;
- cre te num rul de opera ii procesate în paralel datorit cre terii num rului de stagii;
- cre te eficien a opera iilor executate într-un stagiu. De exemplu, dac într-un *pipeline* obi nuit avem o opera ie care se execut într-un timp mai mic decât un ciclu procesor, rezultatul va fi disponibil tot la sfâr itul ciclului (Fig. 10 a). În schimb, la arhitectura *superpipeline*, rezultatul unei opera ii este disponibil cu frecven a tactului, care acum este mai rapid (Fig.10 b):




Figura 10. Execu ia unei opera ii corespunz toare unui substagiu: a) într-o structur *pipeline*; b) într-o structur *superpipeline*

Dezavantaje ale arhitecturii super pipeline:

Principalul dezavantaj e reprezentat de faptul c dac *pipeline*-ul trebuie golit de instruc iunile înc reate în avans (de exemplu când apar instruc iuni de salt în program), atunci exist un num r mai mare de stagii care trebuie reini ializate.

A a cum am v zut, procesoarele RISC sunt procesoare de uz general, dar exist i alte tipuri de procesoare care se aplic unui domeniu mai restrâns, ob inând performan e mai bune pe acel domeniu specific (de exemplu procesoare DSP, procesoare VLIW si procesoare vectoriale). În continuare vor fi prezentate pe scurt procesoarele VLIW si procesoarele vectoriale.

Procesoarele VLIW (Very Large Instruction Word)




Figura 10. Structura intern a unui procesor VLIW

Procesorul VLIW e alc tuit din mai multe unit i func ionale echivalente unit ilor de execu ie din procesoarele superscalare, i un fi ier registru care con ine un num r mare de registre procesor (pot exista mai mult de 128 registre). O caracteristic a acestor procesoare este c ele dispun de un format mare al instruc iunilor. Fiecare instruc iune e compus din mai multe sloturi de opera ii în care se plaseaz diferite opera ii de tip RISC, în a a fel încât toate opera iile dintr-o instruc iune s poat fi executate in paralel.




Figura 11. Formatul instruc iunii la procesorul VLIW

Programul compilator este cel care umple instruc iunile cu opera ii care se pot executa în paralel. De aici rezult caracteristica de *static scheduling* (planificare static), adic determinarea paralelismului se face în timpul compil rii i nu al execu iei. Rezult astfel un avantaj al procesoarelor VLIW: ele nu necesit un hardware complex, cum era cazul la procesoarele superscalare (unde determinarea paralelismului se f cea prin hardware în timpul execu iei).

Ca i dezavantaj al procesoarelor VLIW: codul obiect rezultat în urma compil rii este mai pu in compact decât la un procesor obi nuit, datorit faptului c nu toate sloturile dintr-o instruc iune pot fi înc reate cu opera ii care se execut în paralel.

Diagrama execu iei în timp a unei instruc iuni este ilustrat în figura 12 (pentru un procesor având 3 sloturi pe instruc iune).




Figura 12. Diagrama execu iei unei instruc iuni la procesorul VLIW

Câteva exemple de procesoare VLIW:

- Philips Trimedia (utilizat pentru aplica ii multimedia);
- arhitectura Intel pe 64 bi i (IA64) o combina ie între RISC si VLIW.

Procesoare vectoriale

În cele mai multe cazuri, procesoarele vectoriale nu func ioneaz independent, ci sunt folosite pe post de coprocesoare al turi de un procesor principal. Spre deosebire de procesoarele obi nuite, care opereaz cu scalari, procesoarele vectoriale pot opera pe vectori, adic pe iruri de scalari. Ele pot fi de tipul registru-registru, în care vectorii se încarc din registre vectoriale, iar rezultatele se salveaz tot în registre vectoriale, sau pot s fie de tipul memorie-memorie, în care vectorii i rezultatele se iau / se pun în memoria sistemului. Unit ile de execu ie vectoriale au o func ionare de tip *pipeline* (fig.13).




Figura 13. Unit ile de execu ie într-un procesor vectorial




Figura 14. Diagrama de execu ie a unei instruc iuni vectoriale

Domeniul de aplicabilitate al procesoarelor vectoriale este reprezentat de calculele tiin ifice i aplica iile multimedia, unde este necesar realizarea unui num r mare de opera ii pe structuri vectoriale.

MEMORIA CACHE

Memoria cache a ap rut din necesitatea de a elimina diferen a de vitez dintre procesorul rapid i memoria sistem, mult mai lent . Este o memorie static (SRAM) de dimensiuni mici dar foarte rapid , folosit pentru a aduce datele mai aproape de unit ile de execu ie din processor. Ca urmare a peforman elor de func ionare a memoriei cache, actualmente doar un procent de aproximativ 10% din accesele la memorie ale procesorului se fac din memoria sistem, iar restul de 90% se fac din memoria cache.




Figura 1. Memoria cache

Memoria cache se bazeaz pe principiul localit ii. Avem dou tipuri de localitate:

- a) localitate temporal loca iile de memorie accesate la un moment dat tind s fie accesate din nou în viitor;
- b) localitate spa ial datele aflate în vecin tatea unor date accesate tind sa fie i ele accesate.

Exemple de memorii cache:

- memoria TLB (*Translation Look-aside Buffer*) este un cache special pentru translatarea între adresele fizice i adresele virtuale din calculator. Datorit folosirii memoriei TLB, calculul adreselor pentru memoria virtual nu se face la fiecare acces al memoriei, ci se ia din tabela TLB.




Figura 2. Memoria TLB

- memoria cache pentru instruc iuni este folosit pentru înc rcarea în avans a instruc iunilor în procesor ;
- memoria cache de date folosit pentru înc rcarea în avans în datelor necesare din memoria sistem.

Exist 3 moduri de mapare a datelor din memoria fizic în memoria cache:

- 1) mapare direct
- 2) mapare cu asociere complet
- 3) mapare cu asociere pe blocuri (set asociativ)

1) Memoria cache cu mapare direct

În acest caz exist o mapare direct, secven ial între adresele din memoria principal i loca iile memoriei cache. Aici memoria fizic e împ r it în pagini, fiecare pagin fiind de dimensiunea memoriei cache. Atât paginile din memoria sistem cât i memoria cache sunt împ r ite în blocuri de aceea i dimensiune.




Figura 3. Memoria cache cu mapare direct

În exemplul de mai sus, o pagin con ine 8 blocuri; astfel, blocul 0 din memoria cache corespunde cu blocurile 0, 8, 16, etc. din memoria sistem.

Pentru a ti exact cu ce bloc din memorie corespunde un anumit bloc din memoria cache, se folose te un tag (indicator) la fiecare intrare din memoria cache. Tag-ul con ine cei mai semnificativi bi i ai adresei blocului din memoria principal , reprezentând de fapt adresa de pagin a blocului.

Dac procesorul vrea s acceseze un bloc de date din memorie situat la o anumit adres , mai întâi trebuie s verifice dac blocul c utat se afl sau nu în memoria cache. Pentru aceasta, se va proceda astfel:

a) se selecteaz o intrare din memoria cache pe baza informa iei de bloc din adresa c utat ;



- b) se compar câmpul tag din adresa cerut de procesor cu cel din intrarea cache;
- c) dac cele dou sunt egale, avem asa-numitul cache-hit, adic blocul c utat din memoria principal se reg se te în memoria cache;
- d) dac cele dou tag-uri sunt diferite, atunci blocul c utat nu exist în memoria cache i el va fi înc reat din memoria principal .

Avantajul modului de mapare direct :

Memoriile cu mapare direct sunt memorii simple i de mare vitez. Ele se pot utiliza ca memorii cache de nivel 2, putând avea dimensiuni mai mari.

2) Memorii cache cu asociere complet

Aici, un bloc din memoria sistem poate fi plasat oriunde în memoria cache.




Figura 4. Memoria cache cu asociere direct

Pentru a detecta dac un bloc din memoria sistem exist în memoria cache, se face o comparare în paralel a tag-urilor din toate blocurile memoriei cache. Dac se identific un tag, înseamn c s-a g sit blocul c utat.

Avantajul acestui tip de memorie: folose te un mod de mapare mai flexibil.

Dezavantaj: este mai costisitor de implementat datorit compara iilor care se fac în paralel.

3) Memorii cache set asociative

Acestea folosesc o combina ie între maparea direct i maparea cu asociere complet . Aici, memoria cache e împ r it în mai multe seturi de intr ri, existând o mapare direct între blocurile din memoria principal i seturile din memoria cache. În interiorul seturilor se face o mapare cu asociere complet .




Figura 5. Memoria cache set-asociativ

Pentru a vedea dac blocul dorit se g seste în memoria cache, se face o comparare în paralel a tag-urilor doar pentru intr rile dintr-un singur set.

<u>Avantajul memoriilor set-asociative</u>: se reduce num rul de compara ii efectuate în paralel; sunt mai pu in costisitoare decât memoriile complet asociative; se folosesc ca memorii cache de nivelul 1, având performan e ridicate.

Observa ie: În sistemele actuale exist o ierarhie de memorii cache organizat pe mai multe nivele; în func ie de pozi ia memoriei cache fa de procesor, putem avea: memorie cache de nivel 1 (care se g se te în interiorul capsulei procesorului), memorie cache de nivel 2, de nivel 3, etc.




Figura 6. Ierarhia de memorii cache într-un sistem de calcul

Strategii utilizate pentru memoriile cache:

În leg tur cu anumite evenimente ce pot sa apar la accesarea memoriei cache, se stabilesc urm toarele strategii:

- **S1) Strategia** *cache-miss*. Aceast strategie se refer la memorii cache complet asociative. Astfel dac e nevoie de un bloc de memorie care nu se reg se te în cache (*cache-miss*), trebuie s se stabileasc care anume dintre blocurile existente în memoria cache va fi înlocuit de noul bloc care va fi adus din memoria sistem.
- Strategia de înlocuire poate fi:
 - aleatorie
 - first in, first out se înlocuie te primul bloc introdus în cache
 - se înlocuie te cel mai pu in recent utilizat. Aici se înlocuie te blocul care nu a fost accesat de cel mai mult timp (cel mai vechi).
- **S2)** Strategii de scriere a memoriilor cache. S presupunem c procesorul efectueaz o opera ie STORE (scriere în memorie). Exist 2 posibilit i:

a) valoarea se scrie în memoria cache <u>i</u> în memoria sistem. Aceste memorii se numesc *write-through*; valoarea respectiv se scrie prin cache în memoria sistemului.




Figura 7. Memoria write-through

b) scrierea se face doar în memoria cache. Scrierea în memoria sistem se face ulterior doar când este necesar acest lucru. Aceste memorii se numesc *write-back*.




Figura 8. Memoria write-back

Avantajele memoriei write-through:

- memoria principal e întotdeauna consistent cu memoria cache.

Dezavantajele memoriei write-through:

- aceast memorie este mai înceat pentru c se a teapt scrierea în memoria sistem. La o opera ie STORE se a teapt scrierea în memoria sistem, care este mai lent .
- se m re te traficul între magistral i memoria principal datorit faptului c fiecare ac iune STORE a procesorului se propag în memoria principal .

Acest lucru nu se petrece la memoria *write-back*. În schimb, la acest tip de memorie este necesar un bit suplimentar pentru fiecare bloc din memoria cache, care s specifice dac blocul este consistent cu memoria principal . Acest bit se nume te bit *dirty*.

Dac bitul *dirty* e 0, înseamn c blocul din memoria cache e consistent (identic) cu blocul din memoria sistem. Dac bitul *dirty* e 1, înseamn c blocul nu e consistent (nu e actualizat în memoria sistem). Când un astfel de bloc *dirty* trebuie s fie eliminat din memoria cache, el va fi scris mai întâi în memoria principal .

Dezavantaj al memoriei write-back:

La schimbarea contextului program de c tre un sistem de operare multi-tasking se foloseste întotdeauna un context diferit de memorie, de aici rezult c un mare num r de blocuri din memoria cache vor trebui s fie înlocuite i astfel timpul de comutare a contextului program cre te foarte mult.

S3) **Strategii** *write-miss*. Evenimentul *write-miss* apare când exist un *cache-miss* la o instruc iune STORE, adic blocul dorit nu se afl în memoria cache atunci când procesorul vrea s scrie în acesta.

Memoriile *write-back* folosesc 2 tipuri de strategii:

- a) Strategia "aloc la scriere" (*allocate on write*). Aici memoria cache aloc un bloc cache, dup care realizeaz ac iunea de a scrie în acel bloc.
- b) Strategia "încarc la scriere" (*fetch on write*). Aici memoria cache mai întâi cite te blocul din memoria principal , apoi scrie data în blocul citit.

Memoriile *write-through* folosesc strategia "nu se aloc la scriere" (*no allocate on write*). Aici, dac exist un *cache-miss* la scriere, atunci nu se mai aloc un bloc în memoria cache, ci data trimis de procesor va fi scris direct în memoria principal a sistemului.

RE ELE DE INTERCONECTARE

Scopul unei re ele de interconectare este de a permite schimbul de date între procesoarele unui sistem paralel. Exist dou no iuni fundamentale legate de re ele: comutarea i rutarea.

1. Comutarea (network switching)

Se refer la modul de transmitere a datelor între procesoarele din re ea. Exist dou tipuri principale:

- a) Comutarea prin circuite
- b) Comutarea prin pachete

<u>Comutarea prin circuite</u> se refer la transmiterea datelor prin circuite dedicate. Aici se stabile te o leg tur fizic între un procesor surs i un procesor destina ie, leg tur ce trebuie s r mân stabil pe întreaga durat a transmisiei datelor.

<u>Comutarea prin pachete</u> - aici datele de transmis se împart în blocuri de dimensiuni mici numite pachete, iar apoi se aloc un canal de comunica ie doar pentru transmiterea unui singur pachet.

2. Rutarea (network routing)


Se refer la modalitatea de a conduce datele prin re ea. Rutarea define te astfel o rut pe care datele o vor urma pentru a ajunge la destina ie. Rutarea este în strâns leg tur cu topologia (structura) re elei.

Clasificarea re elelor în func ie de topologie:


- a) re ele directe; aici exist o conectivitate punct la punct între procesoarele vecine
- b) re ele indirecte; acestea utilizeaz canale de comunica ie care sunt comune mai multor procesoare

No iuni fundamentale legate de re ele:


- gradul unui nod: reprezint num rul de canale de comunica ie care sunt legate de acel nod.



- diametrul re elei: reprezint distan a maxim între dou noduri ale re elei.




- l imea sec iunii: reprezint num rul de canale de comunica ie între dou jum t i ale re elei.



- toleran a la erori: reprezint num rul de rute alternative între dou noduri.
- scalabilitatea re elei: reprezint posibilitatea de expandabilitate a re elei.
- rata de transfer: reprezint cantitatea de date transferate în unitatea de timp.
- laten a: reprezint durata maxim de transfer a unei date prin re ea.

A. Re ele directe

În acest caz exist leg turi punct la punct între nodurile învecinate ale re elei. Ele sunt numite re ele statice pentru c aceste leg turi punct la punct definite sunt fixe (nu se schimb pe întreaga durat a transmisiei datelor). Exemple:



Tip de retea	Gradul	Diametrul	Latimea Sectiunii
Linear array	2	N-1	1
Ring	2	$\lfloor \frac{N}{2} \rfloor$	2
Completely conn.	N-1	1	$(\frac{N}{2})^2$
Binary tree	3	$2(log_2N-1)$	1
2D-mesh	4	$2(\sqrt{N}-1)$	\sqrt{N}
2D-torus	4	$2\lfloor \frac{\sqrt{N}}{2} \rfloor$	$2\sqrt{N}$
Hypercube	log_2N	log_2N	$\frac{N}{2}$


B. Re ele indirecte

Re elele indirecte mai sunt numite i re ele dinamice. Spre deosebire de re elele statice, aici un nod nu are vecini fixa i. Topologia re elei poate fi schimbat dinamic în func ie de cerin ele aplica iei. Exist trei tipuri de re ele dinamice:

- a) Re ele cu magistral
- b) Re ele multi-stagiu
- c) Re ele *crossbar* (cu comutatoare)

a) Re ele bazate pe magistral:

Ele se bazeaz pe o magistral alc tuit din mai multe linii de bit, la care se conecteaz diferite resurse (procesoare, memorii, dispozitive de intrare/ie ire etc). Magistrala poate con ine linii de adres, de date i de control.




La o magistral se pot conecta atât dispozitive de tip *master* (care ini iaz un transfer de date pe magistral), cât i dispozitive de tip *slave*. Dac la magistral sunt conectate mai multe dispozitive *master*, atunci va fi necesar un dispozitive de arbitrare a magistralei.


Exist dou tipuri de magistrale:

- 1) Magistrale sincrone
- 2) Magistrale asincrone

1) Magistrale sincrone

Aici, toate tranzac iile pe magistral sunt sincronizate folosind un semnal de ceas. Exemplu: citirea unei date de la un dispozitiv periferic.





2) Magistrale asincrone

Aici, ac iunile nu sunt la fel de predictibile ca la o magistral sincron . La magistrala asincron se utilizeaz un protocol de tip *handshaking*, pentru a se indica apari ia unui eveniment pe magistral , de exemplu validitatea datelor pe linia de date a magistralei poate fi indicat de un semnal de comand numit *Strobe*.

În general, magistralele asincrone sunt mai complexe, mai scumpe i mai pu in eficiente decât magistralele sincrone datorit protocolului care trebuie realizat cu semnale fizice. Totu i, magistralele asincrone au avantajul c sunt mai flexibile i prin intermediul lor se pot u or conecta resurse cu viteze diferite.

Exemplu de magistral sincron : magistrala procesor-memorie.

Exemplu de magistral asincron : magistrala SCSI, care asigur comunica ia cu dispozitivele periferice.


Magistrale split transaction:

În cazul unei magistrale obi nuite, magistrala r mâne ocupat pe întreaga durat a unei tranzac ii, chiar i atunci când magistrala a teapt date de la un periferic, lucru care este ineficient. Pentru a m ri eficien a magistralei, s-au creat a a numitele <u>magistrale cu tranzac ii multiple</u> (*split transaction bus*). În acest tip de magistrale, pot fi active la un moment dat mai multe tranzac ii diferite.

Exemplu:


Consider m o tranzac ie de citire de date de la un dispozitiv periferic pe o magistral sincron cu tranzac ii multiple. Aceast tranzac ie func ioneaz astfel:

- a) se pune adresa perifericului de la care se citesc datele pe magistrala de adrese, i semnalul de citire READ pe magistrala de comenzi.
- b) dup ce adresa e citit de dispozitivul periferic, liniile de adres sunt preg tite s primeasc o alt adres de la un alt periferic.
- c) când dispozitivul periferic e preg tit s furnizeze datele cerute, el va plasa aceste date pe magistrala de date i va specifica destinatarul datelor prin intermediul unei etichete (*tag*) furnizate pe linii suplimentare de comand .



<u>Avantaj</u>: magistrala *split transaction* m re te rata de transfer a datelor.


<u>Dezavantaj</u>: poate s m reasca laten a tranzac iilor, pentru c acum magistrala multiplexeaz mai multe tranzac ii în acela i timp.



Arbitrarea magistralei:

Arbitrarea este necesar atunci când exist mai multe dispozitive *master* conectate pe magistral . Dac dou sau mai multe dispozitive *master* vor s acceseze magistrala în acela i timp, controlerul de magistral va decide c rui dispozitiv i se va permite mai întâi accesul. Exist dou modalit i de arbitrare:

a) Schema de arbitrare bazat pe un semnal de *Request* (cerere) i *Grant* (acceptare). Când un *master* vrea s acceseze magistrala, trimite o cerere c tre arbitru (controler). În momentul în care arbitrul permite accesul, el va trimite dispozitivului *master* semnalul de grant. Dac exist mai multe dispozitive care vor s acceseze simultan magistrala, atunci va fi aplicat o politic de selectie bazat pe priorit i.




Când un *master* a câ tigat accesul la magistral , el va activa semnalul *Bus Busy*. Cât timp acest semnal este activ, arbitrul nu va mai acorda acces la magistral unui alt dispozitiv *master*.

Avantaj: eficien a în func ionare.

<u>Dezavantai</u>: reprezint o implementare scump datorit unui num r mare de linii de control.

b) <u>Schema de arbitrare daisy-chaining (arbitrare cu înl n uire)</u>. Aici exist un singur semnal de grant care se propag de-a lungul unui lan de *mastere*. Când un *master* prime te un semnal de grant, el poate face o cerere de acces la magistral prin activarea semnalului *Request*.



Dac un *master* nu vrea s acceseze magistrala, el d mai departe semnalul de grant c tre urm torul *master*.

Avantaj: este mai pu in costisitoare decât schema precedent.

<u>Dezavantaj</u>: datorit faptului c semnalul de grant circul mai lent pe lan ul de *mastere*, va dura mai mult pân când o cerere de acces la magistral va fi acceptat .

Re ele Multistagiu

O re ea multistagiu const din mai multe nivele sau stagii de *switch*-uri (comutatoare) conectate între ele. Un *switch* asigur leg turi interne între mai multe intr ri i mai multe ie iri.




Figura 1. Un *switch* asigur conexiunea dintre *a* intr ri i *b* ie iri.

Într-o re ea multistagiu, cu cât num rul de stagii este mai mare, cu atât întârzierea re elei va fi mai mare. Alegând un anumit tipar de interconectare a *switch*-urilor, se pot realiza diferite topologii de re ele.




Figura 2. Generalizare a unei retele multistagiu interconectate (MIN), construita cu switch-uri a x b si un tipar pentru conexiunile interstagiu (ISC).

Un exemplu de re ele multustagiu sunt re elele de Omega (fig. 3). Aici, conectarea *switch*-urilor realizeaz o distribu ie complet a semnalelor de intrare c tre ie iri (de la orice intrare se poate ajunge la orice ie ire).




Figura 3. a) Exemplu de re ea Omega. b) Conexiuni aceptate ale switch-urilor

Re elele multistagiu pot s fie **blocante** sau **neblocante**. Într-o re ea blocant nu se pot realiza simultan toate leg turile de la intrare la ie ire din cauza unor conflicte de comutare intern a *switch*-urilor. La *switch*-urile unde apar astfel de conflicte de comutare, o parte din semnalele de la intrare sunt blocate pân când canalele de ie ire necesare devin disponibile. Re elele neblocante suport orice conexiune f r blocare. De exemplu, re elele Omega sunt re ele blocante (fig. 4):




Figura 4. Exemplu de conexiuni într-o re ea Omega. a) f r blocare; b) cu blocare

În figura 4 a), permutarea (0,7,6,4,2)(1,3)(5) semnific urm toarele conexiuni (neblocante):

În figura 4 b), conexiunile dorite sunt blocante:

Re ele Crossbar

O re ea de tip *crossbar* const dintr-o matrice de comutatoare simple de tip *on/off* care pot realiza sau întrerupe o leg tur de la o intrare c tre o ie ire:




Figura 5. Re ea *Crossbar*

Într-o re ea de tip *crossbar*, pe o linie vertical nu putem avea mai multe *switch*-uri setate pe *on*, adic nu se poate ca mai multe procesoare s acceseze simultan un acela i bloc de memorie. Pe o linie orizontal putem avea mai multe *switch*-uri setate, rezultând în acest caz o emisie *multicast* de la un procesor la mai multe blocuri de memorie.

<u>Avantaj</u>: comunicarea prin *switch*-uri *crossbar* este neblocant , adic toate combina iile de leg turi între procesoare i memorii sunt posibile f r conflicte (respectând condi iile anterioare).

Sunt posibile 3 implement ri hardware pentru o re ea de tip *crossbar*(fig.6):

- folosind un lan de multiplexoare;
- folosind dou re ele de semnale: una de intr ri, alta de ie iri, conectate prin circuite *three-state*;
- folosind un buffer de memorie în care intr rile corespund cu procesoarele; fiecare element din buffer indic modulul de memorie RAM care poate fi accesat de procesorul respectiv.




Figura 6. Implement ri hardware pentru o re ea de tip *crossbar*

Compara ie între re elele directe i cele indirecte:

- a) La re elele directe exist canale de comunica ie dedicate între procesoarele vecine. La re elele indirecte nu exist leg turi punct la punct între procesoare.
- b) La re elele directe este necesar un <u>algoritm de rutare</u> pentru ca informa iile s ajung de la surs la destina ie. La re elele indirecte doar re elele multistagiu necesit rutare. Aici *switch*-urile comutate într-un anumit mod vor asigura leg tura între surs i destina ie. Magistralele nu necesit rutare iar re elele *crossbar* necesit comutarea unui singur *switch* pentru efectuarea conexiunii.
- c) Re elele directe pot fi u or <u>scalabile</u>, adic se pot ad uga noduri în re ea cu modific ri minime. Re elele indirecte sunt mai greu scalabile, astfel magistralele pot ajunge la satura ie când se dep e te un anumit num r de procesoare. La re elele multistagiu i *crossbar* cre terea num rului de procesoare devine scump datorit conexiunilor i *switch*-urilor care trebuie ad ugate în plus.
- d) Re elele directe folosesc de obicei <u>comutarea prin pachete</u>; re elele *crossbar* i magistralele folosesc comutarea prin circuite. La re elele multistagiu, dac

switch-urile sunt setate înaintea începerii comunica iei, atunci va fi realizat comutarea prin circuite. Dac *switch*-urile pot comuta dinamic, în func ie de ruta unui mesaj, atunci se poate implementa comutarea prin pachete.

Comutarea prin pachete (packet switching)

Re elele care utilizeaz comutarea prin pachete folosesc *switch*-uri dedicate pentru transmiterea pachetelor. Aceste *switch*-uri transmit pachetele în re ea pân când ele ajung la nodul destina ie.




Figura 7. Transmiterea pachetelelor de la surs la destina ie

La re elele directe, *switch*-urile fac parte din nodurile re elei. Aici, *switch*-urile transmit pachetul mai departe dac nodul curent este diferit de nodul destina ie, sau copiaz pachetul în memoria local dac nodul curent este acela i cu nodul destina ie.

La re elele indirecte, *switch*-urile nu fac parte din nodurile de procesare.

Exist 3 modalit i de comutare a pachetelor:

- 1) Store & Forward
- 2) Wormhole routing
- *3) Virtual cut-through*

1) Store & Forward

Aici, pachetul este cea mai mic unitate de transfer a datelor. *Switch*-urile din re ea dispun de buffere pentru memorarea local a pachetelor.




Figura 8. Transmisia Store & Forward

În drumul de la surs la destina ie, un pachet ce tranziteaz un nod va fi mai întâi memorat în întregime în nodul respectiv (etapa *Store*), apoi va fi transmis mai departe c tre nodul destina ie (etapa *Forward*). Tehnica este simplu de implementat, dar toleran a la erori nu e foarte bun .




Figura 9. Diagrama de timp a transmisiei unui pachet - Store & Forward

2) Wormhole routing

În cadrul acestei metode, pachetele sunt împ r ite în blocuri de dimensiuni mici (de la 1 la câ iva octe i). Blocul de date minimal care este transmis pe liniile de comunica ie se nume te **flit** (*Flow Control Digit*). Datele sunt conduse în re ea în manier *pipeline* flit cu flit, toate flit-urile urmând acela i traseu. Când un nod recep ioneaza un flit, îl transmite imediat catre nodul urm tor i apoi va recep iona urm torul flit.




Figura 10. Transmisia Wormhole routing

Informa ia de rutare e stocat în primele flit-uri din pachet. Pe toat durata transmiterii unui pachet, canalele de comunica ie alocate la început r mân ocupate pân la transmisia ultimului flit din pachet, care le elibereaz .

<u>Avantajul metodei</u>: timpul de tranzi ie al datelor în noduri scade, flit-urile având dimensiuni mai mici decât dimensiunea unui pachet.




Figura 11. Diagrama de timp a transmisiei unui pachet - Wormhole routing

<u>Dezavantaj</u>: metoda poate duce la saturarea re elei. Astfel, atunci când *header*-ul unui pachet e blocat, r mân blocate toate canalele de comunica ie alocate pentru transmisia pachetului, fiecare flit asteptând într-un nod intermediar. Aceasta situa ie poate duce de asemenea i la blocarea altor pachete care circul în re ea.




Figura 12. Exemplu de blocare a mesajelor la metoda Wormhole routing

Timpii de transmisie a pachetelor pe liniile de comunica ii se calculeaz astfel:




Figura 13. Transmiterea unui pachet – calculul timpilor de transmisie

- Store and forward: - N = num rul de bi i dintr-un pachet- W = 1 imea de band a canalului

$$T1 = \frac{N}{W} \times D$$

- Wormhole routing: - F = num rul de bi i dintr-un flit

$$T2 = \frac{N}{W} + \frac{F}{W} \times (D - 1)$$

unde:

 $\frac{N}{W}$ - timpul în care ultimul flit din pachet ajunge la nodul vecin I1

 $\frac{F}{W} \times (D-1)$ - timpul dup care ultimul flit (de dimensiune F) ajunge de la nodul I1 la destina ie

3) Virtual cut-through

La aceast metod , bufferele din fiecare nod au m rimea egal cu lungimea unui pachet. Transmisia pachetului se face *pipeline* flit cu flit ca i la *Wormhole Routing*. Dac se blocheaz un *header* al unui pachet, transmisia celorlalte flit-uri continu pân când toate fliturile ajung în nodul care s-a blocat. Astfel canalele alocate se pot elibera, reducând gradul de saturare al re elei.




Figura 14. Metoda Virtual cut-through

Pentru controlul fluxului de date (asigurarea faptului c datele nu se pierd in re ea), se poate folosi un protocol de tip *handshaking*, care este bazat pe o pereche de semnale *Request/Acknoledge*:




Figura 15. Protocol de transmisie bazat pe semnale Request/Acknoledge

TEHNICI DE RUTARE

Rutarea determin calea sau ruta pe care datele o urmeaz de-a lungul re elei pentru a ajunge la destina ie. Exist 2 metode de rutare:

- a) Rutare stabilit de la nivelul nodului surs (Source-based Routing);
- b) Rutare local (*Local Routing*), în care determinarea rutei se face în cadrul fiec rui *switch* din re ea.

a) Rutare stabilit la nivelul nodului surs

În acest caz, nodul surs stabile te calea de urmat prin re ea. Calea se scrie în headerul pachetului i stabile te direc ia pe care pachetul trebuie s o urmeze pentru fiecare nod.




Figura 1. Rutare stabilit la nivelul nodului surs

Switch-ul din fiecare nod al re elei va trimite pachetul prin re ea în conformitate cu informa ia de direc ie curent (care apoi e eliminat din header).

Dezavantaje:

- Deoarece pachetul include calea complet de parcurs prin re ea, aceasta va duce la cre terea dimensiunii fiec rui pachet.
- Pachetele nu pot anticipa defec iunile *switch*-urilor din re ea i nu pot alege o alt rut dac un canal de comunica ie e blocat.

b) Rutarea local

Decizia rutei se face la nivelul fiec rui *switch* din re ea. Ca urmare, nodul surs va specifica în headerul pachetului doar identificatorul nodului destina ie, reducând astfel dimensiunea pachetului, dar pentru c fiecare *switch* trebuie sa decid asupra c ii de urmat, aceasta va duce la cre terea complexit ii constructive a fiec rui *switch*.

Rutarea poate duce la <u>blocaje</u> (*deadlocks*) datorit a tept rilor pentru eliberarea canalelor de comunica ie.




Figura 2. Blocaj datorat a tept rilor pentru eliberarea canalelor de comunica ie

În exemplul din figura 2, pachetul P1 a teapt eliberarea canalului C2, dar în acela i timp ine ocupat canalul C1 pentru a nu fi transmis alt pachet care s îl suprascrie în bufferul din nodul N1. La fel, P2 a teapt eliberarea lui C3 i ine ocupat canalul C2. La fel P3 asteapt eliberarea lui C4 i ine ocupat C3. P4 a teapt eliberarea lui C1 i ine ocupat canalul C4. Astfel apare o dependen ciclic între canale (fig. 3):




Figura 3. Graful dependen ei dintre canale

Rutarea local poate fi minimal sau non-minimal. La rutarea minimal, algoritmul de rutare alege întotdeauna calea cea mai scurt între surs i destina ie. La rutarea non-minimal se poate alege orice cale.

Exist dou tehnici de rutare local:

- 1) rutare determinist;
- 2) rutare adaptiv.

1) Rutarea determinist

În acest caz, pachetele trimise de la un nod surs la un nod destina ie <u>urmeaz</u> <u>întotdeauna aceea i rut</u>. Ruta este aleas astfel încât s fie minimal i s nu duc la blocaje.

Dou exemple pentru rutarea determinist sunt: rutarea în coordonate XY i etichetarea intervalelor:

R1) Rutarea în coordonate XY, care se folose te pentru re ele de tip mesh (gril).




Figura 4. Rutarea în coordonate XY

Un pachet care merge de la surs la destina ie e condus mai întâi pe axa X pentru a ajunge la coordonata X a destina iei, apoi pe axa Y pentru a ajunge la coordonata Y a destina iei. Aici nu exist blocaje datorate dependen elor ciclice. De exemplu, un pachet care circul pe coordonata Y nu va mai fi trimis pe coordonata X (fig.5):




Figura 5. Eliminarea dependen elor ciclice la rutarea în coordonate XY

R2) <u>Etichetarea intervalelor</u>. Aici, porturile de ie ire ale fiec rui *switch* au asociat un anumit interval care indic nodurile destina ie posibile pentru acel port:




Figura 6. Etichetarea intervalelor

Un pachet care sose te într-un anumit nod va fi trimis pe portul de ie ire care specific intervalul ce con ine identificatorul nodului destina ie. În acest caz se pot alege intervalele fiec rui *switch* astfel încât s nu apar blocaje în rutare.

2) Rutarea adaptiv

În acest caz, ruta se stabile te în mod dinamic la fiecare *switch* în func ie de integritatea re elei i de canalele alocate deja pentru alte transmisii.




Figura 7. Rutarea adaptiv

Avantaje:

- rutarea adaptiv este mai tolerant la erori;
- poate s evite blocajele din re ea;
- înc rearea re elei este mai uniform decât la rutarea determinist :




Figura 8. Uniformizarea înc rc rii re elei la rutarea adaptiv fa de rutarea XY

Dezavantaje:

- rutarea adaptiv necesit *switch*-uri mai inteligente, deci mai scumpe;
- algoritmul de rutare devine mai complicat, datorit necesit ii de a evita blocajele din re ea;

- pachetele care apar in aceluia i mesaj pot s ajung la destina ie într-o ordine aleatoare, datorit faptului c ele pot fi rutate pe c i diferite. Astfel, reasamblarea pachetelor la destina ie va m ri durata transmisiei.

Rutarea adaptiv poate fi de 2 feluri:

- 1) Complet adaptiv, în care nu exist constrângeri asupra direc iilor pe care le poate urma un pachet.
- 2) Par ial adaptiv, în care pot exista astfel de constrângeri.

Eliminarea blocajelor de rutare:

Exist mai multe metode pentru eliminarea blocajelor datorate dependen elor ciclice. O prim metod este folosirea rut rii deterministe, de exemplu rutarea XY.

O alt metod este folosirea unei metode par ial adaptiv care deriv din rutarea XY, numit *West First Routing*, care se folose te pentru re ele de tip *mesh*. Aici se transmite prima dat pachetul c tre vest (dac e nevoie) apoi se transmite adaptiv la nord, sud sau est.




Figura 9. Eliminarea dependen elor ciclice la rutarea West First Routing

Rutarea *West First Routing* este non-minimal pentru a fi capabil s elimine blocajele.




Figura 10. Exemple de rutare West First Routing

O alt metod utilizat pentru eliminarea dependen elor ciclice este folosirea canalelor de comunica ie virtuale. Un canal virtual este o leg tur logic între 2 noduri, mai multe canale virtuale putând fi multiplexate pe un acela i canal de comunica ii.




Figura 11. Folosirea canalelor de comunica ie virtuale

Multiplexarea pe canalul de comunica ie se face prin utilizarea unui mecanism rotativ prin care se selecteaz pe rând canalele virtuale pentru transmisie.

Introducerea de canale virtuale poate s evite dependen ele ciclice (fig. 12):




Figura 12. Eliminarea dependen elor ciclice prin introducerea de canale virtuale

Un alt exemplu de folosire a canalelor virtuale se refer la o re ea de tip mesh cu 2 leg turi virtuale bidirec ionale pe axa Y i o singur leg tur bidirec ional pe axa X. Pe aceast re ea se construie te subre eaua "+X" pentru transmiterea unui pachet la est de surs , i subre eaua "-X" pentru a transmite un pachet la vest de surs .




Figura 13. Re ea *mesh* cu 2 leg turi virtuale pe axa Y i o leg tur virtual pe axa X

Avantajele folosirii canalelor virtuale:

- elimin dependen ele ciclice;
- se m re te capacitatea de utilizare a re elei; astfel, dac un pachet se blocheaz pe un canal virtual a teptând eliberarea unui alt canal de comunica ie, alte pachete mai pot fi totu i transmise de-a lungul leg turii fizice respective folosind un alt canal virtual de comunica ii:




Figura 14. Alegerea unui canal virtual liber pe un canal fizic având dou leg turi virtuale

- canalele virtuale faciliteaz maparea unei topologii logice peste topologia fizic a re elei.

<u>Dezavantaje</u>:

- necesit resurse hardware mai complexe, de exemplu: buffere mai mari în noduri, implementarea fizic a unei politici de planificare a canalelor virtuale pe leg tura fizic etc. Toate acestea vor duce la cre terea costurilor de implementare;
- canalele virtuale pot cre te laten a transmisiei pentru c pachetele folosesc partajat l imea de band a canalelor de comunica ii.

Metode pentru implementarea comunica iei multicast

Într-o re ea de comunica ie exist urm toarele tipuri de transmisii:

- transmisie **unicast** reprezint transmisia punct la punct între un nod surs i un nod destina ie:
- transmisie **multicast** de la un nod surs la mai multe noduri destina ie;
- transmisie **broadcast** de la un nod surs la toate celelalte noduri.

Implementarea comunica iei multicast se poate face în 3 moduri:

1) F r suport hardware special, caz în care se utilizeaz un software special pentru rutare. *Switch*-urile nu trebuie s fie inteligente, iar pentru transmisia c tre nodurile destina ie se folose te comunica ia unicast.




Figura 15. Implementare multicast folosind comunica ia unicast

2) Se folosesc *switch*-uri care permit <u>replicarea datelor</u>. Astfel *switch*-urile copiaz informa ia din pachete în bufferele proprii i apoi o trimit mai departe la nodurile vecine în func ie de destina ie.




Figura 16. Implementare multicast prin replicarea datelor

3) Se pot folosi <u>switch-uri inteligente</u> care permit alegerea unei c i optime prin re ea, astfel încât pachetul s ajung la toate nodurile destina ie.




Figura 17. Implementare multicast prin folosirea switch-urilor inteligente

MULTICAL CULATOARE

Multicalculatoarele sunt arhitecturi MIMD cu memorie distribuit . Ele folosesc metoda de comutare prin pachete pentru schimbul de date i o re ea direct (punct la punct) pentru conectarea procesoarelor între ele.




Figura 1. Structura unui multicalculator

Într-un multicalculator nu exist un spa iu global de adrese, un procesor putând accesa doar memoria privat (local). Comunicarea i sincronizarea între procesoare se realizeaz prin intermediul transmisiei de mesaje; utilizatorii sunt cei care trebuie s gestioneze comunica ia prin codul aplica iei.

La modul global, multicalculatoarele sunt arhitecturi f r partajare în care toate resursele sistem (memorie, discuri, etc.) sunt distribuite i accesibile doar de c tre procesorul local. În ceea ce prive te rutarea, nodurile intermediare din re ea trebuie s g seasc o rut pentru mesajele transmise la un nod aflat la distan . La început, aceast rut se stabilea prin software de c tre procesorul nodului respectiv, printr-un mecanism bazat pe întreruperi. În sistemele de ast zi, exist un circuit integrat specializat în fiecare nod de comunica ie, care se ocup de rutarea, comutarea i transferul pachetelor la nodul destina ie.

Dezavantajul multicalculatoarelor deriv din nonexisten a memoriei globale. Cu toate acestea, se poate simula func ionarea unei memorii globale prin 2 metode:

- 1) VSM Virtual Shared Memory
- 2) SVM Shared Virtual Memory

În ambele abord ri, programatorul vede o arhitectur cu o memorie global partajat, accesibil de c tre toate procesoarele. Referin ele la aceast memorie global sunt rezolvate prin intermediul transmiterii unor mesaje care realizeaz schimbul de date între procesor i memoria global.

1) VSM – Virtual Shared Memory

VSM presupune o implementare hardware; memoria partajat global va face parte din memoria virtual a sistemului, fiind dispus în vârful acesteia. SO nu va face distinc ie între un multicalculator de tip VSM i o ma in cu memorie partajat .

În aceast metod , unitatea folosit pentru partajarea memoriei este blocul cache. Astfel, la accesarea unui bloc de memorie, în cazul unui *cache miss*, controlerul de memorie cache determin dac acel bloc se g se te în memoria local sau nu. Dac nu, controlerul va trimite un mesaj la nodul *remote* (de la distan) care de ine blocul de memorie cerut, pentru a-l aduce prin re ea în nodul local.




Figura 2. Implementarea VSM


2) SVM - Shared Virtual Memory

SVM este o implementare software la nivelul SO, având ca suport hardware unitatea de management a memoriei (MMU) a procesorului. Aici, unitatea de partajare este pagina de memorie a SO. La adresarea unei loca ii de memorie, MMU determin dac pagina ce con ine acea loca ie se afla în memoria local sau nu. Într-un calculator obi nuit, dac pagina de memorie nu se afl în memoria local , atunci va fi înc reat din memoria virtual situat pe hard-disk. În cazul de fa , SO va înc rea acea pagin din nodul *remote* care o de ine.

Exist 4 abordari pentru sistemele VSM, respectiv SVM:

a) **Metoda utilizând un server central**: exist un singur nod care poate accesa un anumit bloc de memorie la un moment dat; toate cererile de acces la memorie sunt trimise c tre un server central. Serverul este cel care cunoa te loca ia exact în re ea a oric rui bloc de memorie i r spunde la cererile venite din partea nodurilor din sistem.

În figura 3 este ilustrat o situa ie în care nodul A formuleaz o cerere pentru un bloc de memorie aflat pe nodul B:



- 1) A trimite o cerere c tre S
- 2) S trimite cererea la B
- 3) B r spunde si trimite blocul de memorie c tre S
- 4) S trimite r spuns la A

Figura 3. Metoda utilizând un server central

<u>Avantaje</u>: algoritmul este u or de implementat; se men ine o puternic coeren si consisten a sistemului.

<u>Dezavantaj</u>: se pot produce gâtuiri în traficul de date al re elei, datorit supraînc rc rii cu cereri a serverului central. Pentru rezolvarea acestei probleme, datele partajate se pot distribui între mai multe servere.

b) **Metoda migra iei** (*Full Migration*): nu exist un server central; fiecare nod tie unde anume se afl fiecare bloc de memorie, pe baza unei distribu ii statice a adreselor în re ea. La un anumit moment de timp, fiecare bloc de memorie se g se te într-un anumit nod al re elei sub controlul unui anumit procesor. Dac se face o cerere prin re ea pentru o dat con inut într-un bloc de memorie, procesorul care de ine acel bloc îl transmite mai întâi c tre nodul care a f cut cererea i apoi î i invalideaz copia blocului din nodul local.




Figura 4. Metoda migra iei

În întreaga re ea, în orice moment de timp, va exista o singur copie valid pentru fiecare bloc de memorie. Astfel, fiecare bloc de memorie va avea la un moment dat un singur proprietar, adic nodul care de ine copia valid a blocului.

Dac nodul c ruia îi este adresat o cerere pentru un bloc de memorie a trimis anterior acel bloc c tre alt procesor (nod), atunci el va trimite cererea mai departe c tre acel nod care a devenit noul proprietar (fig. 5):





Figura 5. Migrarea cererilor în re ea

Ca urmare, apare dezavantajul c o cerere poate migra mai mult timp în re ea pân s ajung la destinatar.

- c) **Metoda** *Read Replication*: aceast metod încearc s reduc laten a de comunica ie permi ând mai multor noduri s de in copii *read-only* ale blocurilor de memorie; i aici fiecare nod al re elei tie pe baza unei distribu ii statice a adreselor unde se afl un anumit bloc de memorie. Se face distinc ie între citirea i scrierea unei date:
 - 1) Când un procesor efectueaz o citire non-local, el preia prin copiere blocul de la nodul proprietar.
 - 2) Dac se efectueaz o scriere, atunci putem avea de exemplu urm toarea situa ie:



- 1) C este proprietarul datelor
- 2) B,D citesc acelea i date
- 3) A face o cerere pentru scriere
- 4) C invalideaz datele trimise anterior
- 5) C trimite date la A
- 6) A scrie datele i devine noul proprietar


Figura 6. Metoda Read Replication

Diferen a fa de metoda anterioar (pct. b) este c citirea datelor nu schimb proprietarul, deci nu m re te laten a comunica iei. Proprietarul se schimb doar la scrierea datelor.

d) **Metoda** *Full Replication*: se permite mai multor noduri s de in copii ale blocurilor de memorie atât la citire cât i la scriere. Toate nodurile cunosc

distribu ia blocurilor de memorie în re ea; citirea unui bloc se face de la orice nod care îl de ine; scrierea unui bloc se face astfel:

- 1) Se preia de la un proces secven iator un num r de secven unic în re ea;
- 2) Valoarea care se dore te a fi scris în blocul de date, împreun cu num rul de secven , se trimit la toate nodurile care de in o copie a blocului respectiv (fig. 7):



- 1) A trimite o cerere de scriere c tre S
- 2) S adaug un num r de secven la aceast cerere i trimite un mesaj de actualizare c tre nodurile A,B i C

Figura 7. Metoda Full Replication

Num rul de secven este necesar pentru cazul în care în re ea circul mai multe mesaje de actualizare pentru aceea i dat .

Câteva exemple de multicalculatoare: - IBM SP2 - Parsytec CC

IBM SP2

IBM SP2 folose te procesoare de tip Power 2, utilizând pentru conectarea procesoarelor pl ci de conectare ce con in fiecare o re ea multistagiu cu 2 nivele. Re eaua este alc tuit din 8 *switch*-uri, fiecare *switch* având 8 leg turi bidirec ionale:




Figura 8. Structura de conectare la calculatorul IBM SP2

În figura urm toare este ilustrat un exemplu de conectare cu 12 switch-uri:




Figura 9. a) Exemplu de conectare cu 12 *switch*-uri; b) Arhitectura unui *switch*

Arhitectura unui *switch* cuprinde 8 receptoare (*receiver*-e) i 8 transmi toare (*transmitter*-e), fiecare *receiver* este conectat la fiecare *transmitter* printr-o re ea *crossbar* (ce conecteaz orice intrare cu orice ie ire).

Se implementeaza rutarea de tip *wormhole routing*, bazat pe flituri. Când un flit (o parte dintr-un pachet) ajunge la intrarea unui *receiver*, sunt posibile dou situa ii:

- a) Dac *transmitter*-ul dorit este liber, flitul este transmis direct la transmi tor prin re eaua *crossbar*;
- b) Dac *transmitter*-ul este ocupat, atunci *switch*-ul poate stoca pân la 128x8 flituri în bufferul central; apoi, dac *transmitter*-ul r mâne ocupat, se blocheaz linia de intrare a *receiver*-ului.

Parsytec CC

Acest multicalculator realizeaz un echilibru între eficien i costuri prin combinarea unei re ele multistagiu cu o re ea de tip *mesh* (gril). Sistemul const din conectarea unor procesoare de tip Power PC prin intermediul unei re ele numit *Mesh of Clos* bazat pe re eaua multistagiu *Clos*.

Re eaua *Clos* se bazeaz pe *switch*-uri având un num r de 2k canale bidirec ionale.




Figura 10. Switch având un num r de 2k canale bidirec ionale

O re ea *Clos* de dimensiune 1 este alc tuit dintr-un singur *switch* la care se conecteaz k procesoare:




Figura 11. Re eaua *Clos* de dimensiune 1

Re eaua *Clos* de dimensiune h se realizeaz prin conectarea a k re ele de dimensiune h-1 printr-un num r de k^{h-1} *switch*-uri:




Figura 12. Re eaua *Clos* de dimensiune h=2; k=4, fiecare switch e conectat la 4 procesoare

Re eaua *Mesh of Clos* se realizeaz prin înlocuirea unui num r de r stagii din re eaua *Clos* printr-o re ea de tip *mesh*. Pentru r=1 se înlocuiesc *switch*-urile din re ea cu re ele *mesh*.




Figura 13. Re ele *Mesh of Clos* de dimensiuni h=1 i h=2

S-a demonstrat c acest tip de conectare este mai bun decât o conectare simpl de tip *mesh* (*Mesh of Clos* are un num r de *switch*-uri mai mic decât o re ea de tip mesh).

MULTIPROCESOARE

Multiprocesoarele sunt calculatoare paralele care dispun de o singur memorie global partajat . Procesoarele din aceste sisteme sunt conectate printr-o re ea indirect sau printr-o combina ie de re ea indirect i re ea punct la punct.

Comunica ia i sincronizarea dintre procesoare este realizat prin intermediul unor loca ii partajate din memoria global , dar pe aceste ma ini se poate emula i interfa a pe baz de transmisie de mesaje MPI (Message Passing Interface) caracteristic multicalculatoarelor.




Figura 1. Arhitectura unui sistem multiprocesor

O problem a acestor calculatoare este scalabilitatea redus . De exemplu, calculatoarele multiprocesor bazate pe magistral nu se pot scala la un num r mare de procesoare. Astfel, la un num r de 8-10 procesoare, magistrala intr în satura ie. O alt problem care trebuie rezolvat la calculatoarele multiprocesor este men inerea coeren ei memoriilor cache.

Coeren a memoriilor cache în calculatoarele multiprocesor cu memorie partajat

Cum fiecare procesor dispune de o memorie cache i fiecare procesor poate accesa o aceea i loca ie din memoria partajat , pot ap rea inconsisten e între diferitele memorii cache care au înc reat aceea i variabil .

Sursele inconsisten elor pot fi 3 la num r:

- 1) Scrierea datelor în zone partajate de memorie.
- 2) Migrarea proceselor între procesoare.
- 3) Activit ile de intrare-ie ire.

Exemple:

Situatia 1:

Scrierea datelor într-o zon partajat :




Figura 2. Inconsisten la scrierea datelor într-o zon partajat

Situa ia ini ial: P1 i P2 citesc aceea i memorie X.

Write-through: Memoria cache permite scrierea, valoarea e scris imediat în memoria global . P1 scrie valoarea X în variabila X dup care Y vrea Y citia Y care Y vrea Y curvaloarea actualizata Y care Y vrea Y citia Y curvaloarea actualizata Y curvaloarea actu

Write-back: P1 scrie valoarea X' în X dar nu este trecut in memoria global . P2 cite te valoarea X => inconsisten .

Situa ia 2:

Migrarea proceselor.




Figura 3. Inconsisten în cazul migr rii proceselor

Situa ia ini ial: P1 cite te valoarea X din memoria global.

Write-through: Un proces din P2 scrie valoarea X' în variabila X dup care procesul se mut în P1 i va citi din nou variabila X => inconsisten .

Write-back: Un proces din P1 scrie valoarea X' în variabila X apoi acela i proces migreaza în procesorul P2 care cite te valoarea X din memoria global => inconsisten .

Situatia 3:

Activit ile de intratre-ie ire.




Figura 4. Inconsisten a datelor în cazul activit ilor de intrare-ie ire

Situa ia ini ial : S-a ad ugat un dispozitiv de intrare-iesire pe magistrala sistem, P1 i P2 citesc aceea i valoare X din memoria global .

Write-through: Presupunem c perifericul vrea sa scrie valoarea X' în memoria principal în locul variabilei X. Scrierea se face f r interven ia procesoarelor, de exemplu prin DMA. Apoi P1 sau P2 vor sa citeasca variabila X din memorie => inconsisten .

Write-back: P1 scrie X' în variabila X dup care perifericul vrea s citeasc valoarea X din memorie => inconsisten .

Pentru rezolvarea ultimei probleme (la memoriile *write-back*) se poate muta interfa a de intrare-ie ire lâng procesor astfel încât perifericul s poat accesa memoria global doar prin memoria cache:




Figura 5. Rezolvarea inconsisten ei prin reamplasarea interfe elor de intrare-ie ire

O alt solu ie tot pentru aceast problem este ca procesorul s nu citeasc loca iile de memorie din spa iul de intrare-ie ire (alocat perifericelor) din memoria cache, ci direct din memoria global .

Pentru men inerea coeren ei memoriilor cache se folosesc a a-numitele protocoale de coeren . Exist **dou tipuri de protocoale pentru men inerea coeren ei**:

- 1) Write invalidate (scriere cu invalidare)
- 2) Write update (actualizare la scriere)




Figura 6. Protocoale pentru men inerea coeren ei datelor

Protocolul *Write-Invalidate*: dac P1 scrie valoarea X în variabila X din memorie atunci se va trimite un mesaj de invalidare tuturor celorlalte memorii cache pentru blocul care con ine variabila X.

Protocolul *Write-Update*: dac P1 scrie valoarea X în variabila X atunci se vor trimite mesaje de actualizare cu valoarea X la toate celelalte memorii cache. Protocolul *Write-Update* necesit mai mult la ime de band din partea re elei, pentru c aceast metod este echivalent cu o opera ie de broadcast pentru actualizarea datelor.

Metoda Write-Invalidate sufer în schimb de un fenomen numit false-sharing; în acest caz se pot face anumite invalid ri ale datelor care nu sunt necesare în program:




Figura 7. Situa ie în care poate ap rea fenomenul de false-sharing

În exemplul de mai sus, A i B sunt dou variabile ce exist în acela i bloc de memorie. Dac P1 modific variabila A, atunci se invalideaz i variabila B (invalidarea realizându-se la nivel de bloc), de i aceast din urm invalidare nu este necesar .

1. Arhitectura UMA (Uniform Memory Access)

Aceast arhitectur se utilizeaz în sisteme multiprocesor tradi ionale care folosesc o re ea de comunica ie indirect, de obicei o magistral. În sistemele UMA, modalitatea de conectare i timpul de acces la memoria global partajat sunt acelea i pentru toate procesoarele.




Figura 8. Arhitectura UMA

O clas special de calculatoare care folose te arhitectura UMA o reprezint multiprocesoarele simetrice SMP (*Simetric Multiprocessor*).




Figura 9. Arhitectura unui sistem SMP

În cazul unui sistem SMP, toate resursele sistem (memorii, hard disk-uri, dispozitive de I/O) sunt accesibile tuturor procesoarelor într-o manier uniform .

Câteva probleme ale calculatoarelor cu arhitectura UMA:

1) Aceste arhitecturi sunt foarte greu scalabile.

Arhitectura bazat pe magistral sufer fenomenul de saturare dac se conecteaz prea multe procesoare. Folosirea unei re ele *cross-bar* limiteaz scalabilitatea datorit costurilor. Folosirea re elelor multistagiu este scump, ap rând o laten mare a acesului la memoriile partajate atunci când se m re te num rul de stagii.

Solu ii:

- a) Reducerea traficului pe magistral prin folosirea memoriilor cache, dar i aici crescând num rul de procesoare cre te num rul de evenimente *cache-miss* (cre te num rul de blocuri cache invalide), evenimente a c ror rezolvare va conduce din nou la saturarea magistralei.
- b) Gruparea unui num r mic de procesoare împreun cu o singur memorie partajat întrun cluster i conectarea mai multor clustere printr-o re ea direct (arhitectura NUMA).
- 2) Poate ap rea blocarea memoriei atunci când mai multe procesoare vor s acceseze memoria simultan.

Solu ie:

Pentru rezolvarea problemei putem împ r i memoria în mai multe blocuri (sau bancuri de memorie) astfel încât fiecare banc s se acceseze într-un anumit interval de adres . De exemplu putem avea o memorie cu dou bancuri, primul banc fiind accesat la adrese pare iar al doilea la adrese impare.

Dar i în cazul imp r irii memoriei în bancuri apar probleme dac mai multe procesoare vor s acceseze simultan acela i banc de memorie.

Exemplu: Presupunem c avem mai multe procesoare care sunt conectate printr-o re ea multistagiu la mai multe bancuri de memorie (fig.10). În momentul în care mai multe procesoare acceseaz simultan un banc de memorie (B1) apare congestia sau saturarea re elei:




Figura 10. Congestia unei re ele multistagiu

În exemplul de mai sus, *switch*-ul conectat la bancul B1 reprezint un punct de congestie.

Ca o solu ie pentru acest problem putem folosi combinarea mesajelor:

De exemplu se folose te o opera ie atomic numit *Fetch and Add* (o opera ie atomic nu poate fi divizat sau întrerupt de nici un alt proces). Opera ia *Fetch and Add* (x,e) este echivalent cu înlocuirea variabilei x din memorie prin valoarea x+e.




Figura 11. Accesul simultan a dou procesoare la o loca ie de memorie prin opera ii *Fetch and Add*

Pasul 1: P1 i P2 vor s acceseze simultan variabila X prin opera ii atomice Fetch and Add.

Pasul 2: *Switch*-ul memoreaz valoarea de adunare e1 a primei opera ii, apoi combin cele dou opera ii *Fetch and Add* într-una singur având ca valoare de adunare e1+e2, i trimite aceast opera ie ca un singur mesaj memoriei principale.

Pasul 3: Valoarea din memorie se actualizeaz i se trimite înapoi c tre *switch* un mesaj cu valoarea ini ial a lui X.

Pasul 4: *Switch*-ul trimite valoarea ini ial c tre cele dou procesoare; astfel P1 va primi valoarea X în timp ce P2 va primi valoarea X+e1 (presupunem ca P1 i P2 nu au memorii cache).

Acest exemplu ilustreaz avantajul metodei de combinare a mesajelor: memoria este citit sau scris o singur dat la accesul simultan a mai multor procesoare, astfel încât nu va mai ap rea fenomenul de saturare a re elei.

2. Arhitectura NUMA (Non-Uniform Memory Access)

Un dezavantaj al arhitecturii UMA este acela c ea duce la realizarea de sisteme greu scalabile; pentru a înl tura acest dezavantaj s-au dezvoltat sistemele NUMA. În cadrul acestei arhitecturi, mai multe procesoare cu acces uniform la o memorie partajat sunt conectate într-un cluster, mai multe clustere fiind conectate printr-o re ea punct la punct scalabil , ce folose te pentru comunicare transmiterea de mesaje.




Figura 12. Arhitectura NUMA

Din punct de vedere al program rii exist un singur spa iu de memorie global , astfel c NUMA devine o arhitectur partajat din punct de vedere logic, de i din punct de vedere fizic ea este o arhitectur distribuit .

Când un procesor acceseaz memoria sistemului, controlerul de memorie cache (sau în alte implement ri unitatea de management a memoriei MMU) verific dac loca ia adresat se g se te în memoria local sau într-o memorie aflat la distan . În cazul în care se acceseaz un bloc de memorie aflat la distan (*remote*), se trimite un mesaj în re eaua de clustere pentru accesarea blocului *remote* prin re ea. Acest mod de func ionare are ca i consecin faptul c accesul la memoria local este rapid, pe când accesul la memoria *remote* este lent (de aici vine i numele arhitecturii NUMA).

Pentru a reduce num rul de acces ri ale memoriilor aflate la distan , procesoarele aduc în memoria cache proprie blocurile *remote* dorite:




Figura 13. Aducerea în memoria local a blocurilor *remote*

Dar în aceast situa ie va trebui rezolvat problema coeren ei memoriilor cache care au citit aceea i variabil . În acest scop, au fost create sistemele numite CC-NUMA (*Cache Coerent* NUMA), sisteme care folosesc un protocol de tip *Write-Invalidate* pentru men inerea coeren ei memoriilor cache.

ARHITECTURA CC-NUMA (continuare)

Ascunderea laten ei la accesul memoriei de la distan în sistemele CC-NUMA

Arhitectura CC-NUMA bazat pe memorii cache reduce laten a acces rii memoriilor de la distan , dar este important s existe metode pentru acoperirea timpilor de a teptare datora i laten ei acestor accese *remote*.

Exist 3 metode pentru acoperirea laten ei:

- a) Preînc rcarea datelor prin care se încearc predic ia datelor necesare i înc rcarea lor în memoria cache înainte ca ele s fie propriu-zis accesate;
- b) Metoda *multithreading* în care se folose te un *thread* separat pentru accesul la un bloc de memorie *remote*. Astfel, în timpul a tept rii accesului la memorie se poate comuta pe un alt *thread* care poate fi rulat:




Figura 1. Metoda multithreading

c) Folosirea unor modele relaxate de consisten a memoriei.

Modele de consisten a memoriei:

M1. Modelul nerelaxat de consisten secven ial (SC)

În acest model, toate accesele la memorie sunt atomice (nu pot fi întrerupte) i au o ordine precis :

- a) un procesor scrie într-un bloc partajat de memorie;
- b) toate celelalte procesoare primesc mesaje de invalidare pentru blocul respectiv;
- c) un alt procesor scrie, .a.m.d.

Conceptul de consisten secven ial se poate implementa printr-o memorie cu un singur port de intrare-ie ire. Procesoarele sunt conectate la memorie prin intermediul unui *switch* (fig.2). Acest *switch* alege la un moment dat un singur procesor care s aib acces la memorie. Un alt procesor care vrea s acceseze memoria va trebui s a tepte pân când procesorul anterior a terminat accesul.




Figura 2. Implementarea modelului de consisten secven ial

Modelul de consisten secven ial nu este optimal datorit stricte ii sale. Procesoarele superscalare nu folosesc modelul de consisten secven ial. Pentru ascunderea laten ei accesului la memorie ele folosesc execu ia *out of order* a instruc iunilor i de asemenea scrierea datelor de ie ire în *buffere* de scriere, i nu scrierea direct în memorie.

M2. Modele de consisten relaxat a memoriei (RC)

Exist mai multe modele RC:

- a) Modelul de consisten a procesoarelor în care opera ii de tip LOAD pot devansa opera ii WRITE în cadrul unui program.
- b) Modelul cu ordine de memorare par ial în care opera iile LOAD urmate de WRITE pot devansa opera ii WRITE precedente dintr-un program.
- c) Modelul de consisten slab accesele la memorie se pot face f r a respecta ordinea instruc iunilor din program (pentru aceasta nu trebuie s existe dependen e de date între instruc iuni).

În toate modelele de consisten relaxat s-au introdus a a numitele bariere de sincronizare. O barier reprezint o opera ie sincronizat care determin ca toate opera iile de acces la memorie care au fost lansate anterior s se finalizeze înainte de execu ia opera iei sincronizate. Plasând barierele în locuri bine determinate din program se ob in avantajele specifice modelului de consisten secven ial , dar cu o performan mai bun , pentru c accesele la memorie nu sunt restric ionate între bariere.

Dezavantajele arhitecturii CC-NUMA:

Principalul dezavantaj deriv din faptul c datele *remote* sunt aduse în memoriile cache ale procesoarelor, memorii care au dimensiuni reduse. Astfel, dac este necesar accesul la blocuri de date *remote* de dimensiuni mari, aceste blocuri nu vor putea fi memorate în întregime în memoriile cache, i ca urmare ele vor trebui înc reate secven ial de la distan , timpul de acces crescând foarte mult.

Ca solu ii posibile la aceast situa ie putem avea:

- 1) Cre terea dimensiunii memoriilor cache. În acest caz va cre te îns i laten a acceselor la memoriile locale (pentru c memoriile cache devin mai lente), i cresc de-asemenea costurile de implementare.
- 2) Implementarea la nivelul sistemului de operare a unui mecanism de migrare a paginilor de memorie. Astfel, atunci când o dat *remote* e accesat frecvent, sistemul de operare poate decide replicarea la citire sau migrarea la scriere a paginii în care se g se te data cerut. Astfel pagina va fi adus în memoria local a procesorului care a cerut date. Aceast solu ie are ca dezavantaj cre terea complexit ii metodei i func ionarea la o granularitate mare (la nivel de pagin).

ARHITECTURA COMA (CACHE ONLY MEMORY ARHITECTURE)

Arhitectura COMA seam n cu arhitectura NUMA, diferen a fiind c memoriile locale DRAM func ioneaz precum memoriile cache (realizându-se o mapare de tip direct sau asociativ).




Figura 3. Arhitectura COMA

Datele înc reate de la distan *(remote)* sunt aduse în memoria local i sunt p strate în coresponden cu adresele lor din sistem. Blocurile de date nu au o loca ie fix într-o anumit memorie local , ci ele pot s migreze liber în sistem.

Arhitectura COMA utilizeaz o re ea cu transmitere de mesaje având o structur arborescent. Fiecare nod sau *switch* din aceast re ea con ine un director care indic datele con inute în arborele subiacent (al c rui p rinte este nodul respectiv) (figura 4). Cum datele nu au o loca ie fix în sistem, ele trebuie c utate în memoriile locale distribuite folosind structura de directoare a re elei.




Figura 4. Structura arborescent a re elei de clustere (COMA)

Exist i posibilitatea combin rii mesajelor: dac un *switch* prime te dou cereri pentru o aceea i dat de la un subarbore atunci cele dou cereri se vor combina într-una singur, care va fi înaintat *switch*-ului p rinte. Când datele cerute sunt disponibile, ele vor fi trimise înapoi c tre cele dou *switch*-uri care au trimis cererile ini iale.

Pentru men inerea coeren ei memoriilor cache, arhitectura COMA folose te protocolul *write-invalidate*, în care coeren a se realizeaz la granularitatea fin a blocurilor din memoria local . Acest protocol de coeren a arhitecturii COMA este îns mai greu de implementat decât la CC-NUMA.

De exemplu, o situa ie de care trebuie s se in seam este urm toarea: dac întro memorie local exist o ultim copie a unui bloc de date din sistem i dac acel bloc urmeaz s fie eliberat din memorie ca urmare a algoritmului de înlocuire de blocuri din memoria cache, atunci acel bloc va trebui mutat în alt memorie local a sistemului.

<u>Avantajul</u> arhitecturii COMA const în memoriile locale cache de dimensiuni mari capabile s memoreze cantit i mari de date de la distan . Ca i cerin e constructive, la memoriile locale cache este necesar s se adauge memorii suplimentare atât pentru *tag*urile cache cât i pentru informa iile de stare ale blocurilor cache.

Compara ie între arhitectura COMA i arhitectura CC-NUMA:

<u>Avantajul</u> arhitecturii COMA fa de CC-NUMA: arhitectura este mai flexibil i suport migrarea blocurilor de date. Aceasta se face la nivel hardware la o granularitate fin , reducându-se fenomenul de *false sharing*.

Dezavantajele arhitecturii COMA sunt urm toarele:

- a) Arhitectura este mai costisitoare i mai greu de implementat;
- b) Protocolul de coeren este i el dificil de implementat (trebuie s se in seama ca ultimele copii a blocurilor de date s nu fie terse din sistem);
- c) Accesele la distan sunt mai lente decât la CC-NUMA din cauza structurii arborescente a re elei de comunica ii.

Performan ele celor dou arhitecturi depind i de aplica ii: dac e necesar accesul la blocuri mari de date de la distan , atunci arhitectura COMA va avea performan e mai bune, în schimb dac exist o rat mare a invalid rilor blocurilor de date cache (datorit scrierilor repetate) atunci arhitectura COMA va avea o laten mai mare a acceselor *remote*, deci performan e mai slabe, arhitectura CC-NUMA fiind mai potrivit .

ARHITECTURA S-COMA (SIMPLE COMA)

Pentru a reduce complexitatea i costurile arhitecturii COMA, a fost propus o variant a acestei arhitecturi numit SIMPLE COMA. În aceast arhitectur, alocarea blocurilor în memoria local de tip cache se face la granularitatea sistemului de operare, adic la nivelul paginilor.

Asem n tor cu arhitectura SVM (*Shared Virtual Memory*), i aici sistemul de operare, prin unitatea de management a memoriei (MMU), determin dac pagina în care se afl data cerut se g se te sau nu în memoria local . Dac da, avem un eveniment *cache hit*, dac nu, avem un eveniment *cache miss*. Cum MMU este cea care determin prezen a unei pagini în memoria cache, nu mai e nevoie de memorii suplimentare pentru tagurile asociate blocurilor de memorie.

Spre deosebire de SVM, arhitectura S-COMA gestioneaz coeren a blocurilor de date prin hardware la o granularitate fin la dimensiunea blocurilor cache. Astfel este redus i aici fenomenul de *false sharing*. O alt consecin este c în procesul de migrare a datelor se transfer blocuri cache de dimensiuni mici, i nu pagini (fig. 5).




Figura 5. Gestionarea blocurilor de memorie la S-COMA

Dac la un moment dat exist un eveniment *cache miss* (pagina corespunz toare nu se g se te în memorie) atunci:

- 1) se aloc o nou pagin în memoria local;
- 2) blocul de date cerut e înc reat dintr-o alt memorie (*remote*).

O consecin a acestui mod de func ionare este c o pagin din memorie poate fi la un moment dat umplut doar par ial cu blocuri de date. Astfel, la un eveniment *cache hit* (pagina c utat se afl în memorie), trebuie s se verifice i dac blocul de date cerut exist i este valid în acea pagin .

Arhitectura S-COMA poate implementa memorii cache locale complet asociative în care sistemul de operare poate înc rca orice pagin la orice adres din memorie.

Dezavantaje ale arhitecturii S-COMA:

- 1) Evenimentele *cache miss* sunt tratate mai lent decât la arhitectura COMA din cauza trat rii la nivelul sistemului de operare i nu prin hardware.
- 2) Fenomenul de *false replacement*: mecanismul de înlocuire a paginilor în memorie poate duce la înlocuirea unei pagini complet umplute cu blocuri de memorie printro pagin ce con ine un singur bloc ce este necesar la un moment dat, reducându-se astfel eficien a lucrului cu date *remote*.

ARHITECTURA R-NUMA (REACTIVE NUMA)

Aceast arhitectur poate comuta dinamic între arhitectura CC-NUMA (când blocurile *remote* sunt aduse în memoriile cache ale procesoarelor) i arhitectura S-COMA (când blocurile de date *remote* sunt aduse în memoriile locale de dimensiuni mari).

COEREN A MEMORIILOR CACHE ÎN SISTEME MULTIPROCESOR

Toate sistemele cu arhitectur multiprocesor folosesc protocoale pentru men inerea coeren ei memoriilor cache. Protocoalele de coeren se bazeaz pe existen a unor st ri asociate blocurilor de memorie cache i a unor tranzi ii între st ri. Aceste tranzi ii între st rile unui bloc de memorie depind atât de ac iunile procesorului local, cât i de ac iunile altor procesoare ce de in copii ale acelui bloc de memorie.

De exemplu, un bloc de memorie (**b**) situat în memoria cache a unui procesor (P1) va trece în starea invalid dac un alt procesor (P2) scrie în copia aceluia i bloc de memorie pe care a f cut-o în propria memorie cache (fig. 1):




Figura 1. Invalidarea unui bloc de memorie a c rui copie a fost modificat

Din cele de mai sus rezult necesitatea de a ine eviden a tuturor cópiilor care exist pentru fiecare bloc de memorie cache din sistem.

Protocoalele de coeren în sistemele multiprocesor se împart în dou clase:

- 1) Protocol cu urm rirea tranzac iilor pe magistral (Snoopy Bus)
- 2) Protocol bazat pe director

1) Protocolul Snoopy Bus

Acesta se aplic mai ales în cazul sistemelor UMA bazate pe magistral . În cadrul acestui protocol, controlerul memoriei cache urm re te tranzac iile pe magistral i verific dac un alt procesor acceseaz un bloc de memorie care este prezent i în memoria sa local . Dac exist un astfel de procesor i dac accesul este unul de scriere în memorie, atunci controlerul cache va invalida blocul din memoria local . Protocolul *Snoopy Bus* poate s fie atât de tip *write-invalidate* cât i de tip *write-update*.

2) Protocolul bazat pe director

Aici exist o memorie director care p streaz localizarea tuturor cópiilor din sistem pentru toate blocurile din memoriile cache. Acest protocol se folose te pentru men inerea coeren ei memoriilor cache în sistemele CC-NUMA i respectiv COMA. Aceste arhitecturi se bazeaz pe re ele cu transmitere de mesaje în mod *non-broadcast*. În aceste arhitecturi, protocolul *Snoopy Bus* (care necesit urm rirea întregului trafic din re ea) nu ar fi potrivit. De obicei protocoalele bazate pe director sunt de tipul *write-invalidate*.

Exist mai multe metode de implementare pentru memoria director:

a) Implementarea Full-Map. Aici pentru fiecare bloc dintr-o memorie cache se p streaz localizarea cópiilor blocului respectiv din toate memoriile cache ale sistemului. Astfel, pentru fiecare bloc X din memoria cache se p streaz un vector de N bi i, unde N e egal cu num rul de procesoare (i de memorii cache) din sistem; în acest vector, bitul b_i indic dac o copie a blocului respectiv se g se te în memoria cache de indice i (fig. 2).




Figura 2. Vectorul din memoria director corespunz tor blocului X

În acest caz, dac un procesor scrie în blocul X, atunci se vor invalida toate cópiile blocului X din sistem (fig. 3a-3c):




Figura 3a. Procesoarele P1, P2, Pn citesc blocul X în memoria cache proprie

Figura 3b. Se seteaz bi ii corespunz tori din vectorul blocului X din memoria director; apoi procesorul Pn scrie în blocul X




Figura 3c. Cópiile blocului X din P1 i P2 se invalideaz prin resetarea bi ilor din memoria director

Un dezavantaj al acestei metode este dat de m rimea memoriei director auxiliare, dimensiune care are ordinul O(N^2).

De exemplu, dac avem N memorii cache în sistem, i presupunem c fiecare memorie cache are un num r de P blocuri, rezult un num r total de N x P blocuri de memorie cache; acestea corespund cu N x P vectori în memoria director, rezultând dimensiunea total a memoriei director: $(N \times P) \times N = (N^2) \times P$.

b) O implementare mai restrictiv a memoriei director este cea numit *Limited Map* (director cu dimensiune limitat). În acest caz poate exista doar un num r limitat de cópii ale unui bloc de memorie în întregul sistem:




Figura 4. Implementarea *Limited Map* a memoriei director

În figura 4 se arat un exemplu în care se permite existen a a doar dou cópii ale fiec rui bloc de memorie în sistem. Avantajul acestei metode este c scade dimensiunea memoriei director; dezavantajul este c se limiteaz paralelismul.

c) Metoda cu director înl n uit (Chained Directory)

În cadrul acestei metode, o intrare în memoria director corespunz toare unui bloc cache con ine un pointer la o list de cópii ale blocului respectiv. Când un procesor recep ioneaz un bloc de memorie pentru a-l citi, se pune o referin la acel procesor în capul listei memoriei director, iar vechea referin din director e stocat în memoria cache a procesorului care a citit blocul. Astfel se creeaz o list înl n uit a tuturor cópiilor unui bloc din sistem (fig. 5).

În acest caz, ac iunea de a invalida cópiile în bloc de memorie se reduce la o opera ie de parcurgere a listei înl n uite. Dezavantajul metodei este c la înlocuirea unui bloc dintr-o memorie cache, referin a la acest bloc trebuie îndep rtat din lista în care este inclus, crescând astfel complexitatea opera iei.





Figura 5. Metoda cu director înl n uit

ST RI ITRANZI II ÎN PROTOCOALELE DE COEREN

Protocoalele de coeren pentru memoriile cache se bazeaz pe st ri i tranzi ii între st ri. De exemplu, procesul de invalidare a unui bloc de memorie cache presupune tranzi ia între dou st ri: valid i invalid. Dac un bloc se afl în starea invalid, atunci procesorul nu va mai putea utiliza datele din acel bloc.

În continuare se prezint dou exemple de protocoale de coeren : pentru memoriile *Write Through*, respectiv *Write Back*, împreun cu diagramele de st ri.



1) Protocol de coeren pentru memoriile de tip **Write Through** Cache.

Fiecare bloc din memoria cache se poate afla în doar dou st ri: valid sau invalid. Un bloc se consider invalid i în momentul în care el este înlocuit din memoria cache. Se definesc trei ac iuni pentru blocul respectiv: citire bloc (\mathbf{R} -Read), scriere bloc (\mathbf{W} -Write) i înlocuire (\mathbf{Z} -Replace). Aceste trei ac iuni se pot efectua de c tre memoria cache curent , de indice i, fiind notate: $\mathbf{R}(i)$, $\mathbf{W}(i)$, $\mathbf{Z}(i)$, sau aceste ac iuni se pot efectua în memoria cache de indice j, notate prin $\mathbf{R}(j)$, $\mathbf{W}(j)$, $\mathbf{Z}(j)$.





Figura 6. Diagrama de st ri i tranzi ii pentru memoria Write Through

În diagrama de mai sus, tranzi iile între st rile valid-invalid se realizeaz în urm toarele situa ii:

- 1) Dac blocul este invalid, blocul devine valid prin citire R(i) deoarece el este adus în memoria local din loca ia surs , sau prin scriere W(i) când el este actualizat în propria memorie cache.
- 2) Dac blocul este valid, la scrierea blocului de c tre alt procesor în alt memorie cache W(j), blocul curent se invalideaz . De asemenea, blocul se invalideaz i la înlocuirea sa din memoria cache (Z(i)).



2) Protocol pentru memoria de tip Write Back cache.

Aici exist trei st ri în care se poate afla un bloc dintr-o memorie cache: invalid (**INV**), partajat (**S** *-Shared*) sau modificat (**M** *-Modified*).

Diagrama de st ri i tranzi ii pentru memoria Write Back este ilustrat în figura 7:




Figura 7. Diagrama de st ri i tranzi ii pentru memoria Write Back

În figura 8 sunt ilustrate câteva situa ii posibile în care se poate g si un bloc de memorie cache (de tipul *Write Back*).

În figura 8 (a) este prezentat situa ia ini ial , în care avem dou module de memorie cache Ci i Cj (în stânga, respectiv dreapta), i memoria principal (în centru). S consider m un bloc X din memoria central . La început, el nu este înc reat în memoriile cache; el apare ca *Invalid* în ambele memorii Ci i Cj.

În figura 8 (b) memoriile cache citesc blocul X din memoria principal . În ambele memorii cache, blocul X devine *Shared*, adic partajat; copiile multiple ale aceluia i bloc de memorie vor fi întotdeauna în starea *Shared*.

În situa ia din figura 8 (c), procesorul asociat cu memoria cache Ci scrie în blocul X din Ci; ca urmare, blocul devine *Modified* (modificat) în Ci, iar în toate celelalte memorii Cj care de ineau copia partajat a blocului X, starea acestui bloc devine *Invalid*. Astfel, la orice moment de timp, doar o singur copie a unui bloc de memorie din sistem se poate g si în starea *Modified*. Acesta va fi scris în memoria principal în momentul în care va fi necesar eliminarea lui din memoria cache.

Dac apoi o alt memorie Cj cite te blocul X (situa ie ilustrat în figura 8 (d) i detaliat în paragraful urm tor), blocul din memoria Ci aflat în starea *Modified* devine *Shared*, fiind totodat scris i în memoria principal .




Figura 8. St ri i tranzi ii pentru un bloc de memorie din categoria Write Back

Compara ie între memoriile Write Back i Write Through

Configura ia *Write Through* cache are avantajul c memoria principal a sistemului este întotdeauna consistent. Astfel, dac apare un eveniment *cache miss* (blocul c utat nu se reg se te în memoria cache), memoria cache poate s încarce imediat blocul dorit din memoria principal.

În cazul memoriei *Write Back*, memoria cache nu poate înc rca blocul direct din memoria sistem pentru c el poate exista în starea *Modified* într-o alt memorie cache. Aceast situa ie se poate rezolva în 2 moduri:

- Modul 1. a) Tranzac ia în curs de derulare cu memoria principal se opre te;
 - b) Memoria cache care de ine copia modificat scrie blocul actualizat în memoria principal i modific starea blocului în *Shared*;
 - c) Tranzac ia cu memoria principal se reia, ob inându-se copia actualizat a blocului cerut.




Figura 9. Prima modalitate de citire a unui bloc aflat în starea *Modified*. Memoria cache C2 scrie mai întâi blocul în memoria principal

- **Modul 2**. a) Tranzac ia cu memoria principal se redirec ioneaz c tre memoria cache care de ine copia modificat a blocului;
 - b) Memoria cache de la care s-a citit scrie blocul în memoria principal i îi modific starea în *Shared*.




Figura 10. A doua modalitate de citire a unui bloc aflat în starea *Modified*. Memoria cache C1 cite te direct din memoria în care se g se te blocul modificat

Prima metod cre te laten a evenimentelor *cache miss*. A doua metod are o complexitate mai mare la implementare.

Dezavantajul memoriilor *Write Through* îl constituie faptul c ele cauzeaz un trafic de re ea suplimentar datorit scrierilor frecvente din memoria cache în memoria principal. În plus, un protocol de coeren pentru memoriile *Write Through* ce utilizeaz dou st ri: valid / invalid, mai are dezavantajul c pentru fiecare scriere a unui bloc de c tre o memorie cache trebuie invalidate toate copiile acelui bloc din sistem; în schimb, la memoriile *Write Back*, dac blocul se g se te în starea *Modified*, atunci va exista o singur copie actualizat în sistem care trebuie invalidat.