

PROCESOARE ÎN SISTEME PARALELE

În trecut, calculatoarele paralele conțineau procesoare proiectate special pentru a deservi sarcina paralelizării. Astăzi calculatoarele paralele utilizează procesoare obișnuite de uz general, soluție mult mai convenabilă din punct de vedere economic dar și tehnologic computațional.

Un exemplu de procesor special dezvoltat pentru calcul paralel este **transputerul**, care apărut în anii 1980. O unitate de calcul bazată pe transputer conține (Fig. 1):

- un procesor capabil să execute operații aritmetice de bază precum și operații de intrare/ieșire;
- o memorie locală de tip SRAM de dimensiuni mici dar foarte rapidă;
- 4 canale de comunicație cu exteriorul;
- o interfață cu memoria externă.




Figura 1. Structura de bază a unui transputer

Pe cele 4 canale de comunicație se pot lega alte transputere, formându-se o rețea multiprocesor cu topologie (configurație) diversă. Un exemplu de celulă cu 5 transputere este ilustrat în figura 2:




Figura 2. O celulă formată din 5 transputere

Dezavantajul folosirii transputerelor era dat de o putere computațională redusă, insuficientă pentru aplicațiile tot mai complexe care au fost dezvoltate.

În anii 1990 au apărut procesoarele **RISC** (*Reduced Instruction Set Computer* – Calculatoare cu set redus de instrucțiuni), spre deosebire de procesoarele **CISC** (*Complex Instruction Set Computer*) care existau până atunci. Aceste procesoare RISC dădeau puterea computațională de care era nevoie în aplicațiile în care ele au devenit din ce în ce mai ieftine, fiind produse pe scară largă.

Câteva exemple de procesoare RISC: procesorul MIPS de la SGI, procesorul POWER (IBM), SPARC (SUN), procesorul ALPHA (Cray).

Caracteristici ale procesoarelor RISC:

- au pu ine moduri de adresare;
- au un format fix al instruc iunilor (32b sau 64b);
- au un num r mare de registre care ajut la comutarea rapid a contextului între programe;
- folosesc instruc iuni de tip LOAD / STORE, instruc iuni dedicate pentru înc rcarea / salvarea datelor din memoria calculatorului în registrele procesorului (Fig.3):




Figura 3. Instruc iunile LOAD / STORE

- utilizeaz memoria cache pentru înc rcarea datelor în procesor. Memoria cache aduce în avans instruc iunile procesorului sau datele din memoria sistem DRAM, conferind avantajul unei viteze m rite de acces fa de accesarea direct a datelor din memoria extern . (Fig.4):




Figura 4. Memoria cache

Procesoarele RISC utilizeaz **arhitectura pipeline** (band de asamblare), în care o instruc iune sau un task se descompune în mai multe opera ii care sunt executate independent de c tre unit i de execu ie specializate (Fig. 5):




Figura 5. Arhitectura *pipeline*

În cazul procesoarelor RISC, arhitectura *pipeline* definește mai multe stadii (etape) de execuție ale unei instrucțiuni. De exemplu, putem avea următoarele 4 stadii (Fig. 6):

Stagiul 1 – IF (*instruction fetch*): încărcarea instrucțiunii din memorie

Stagiul 2 – ID (*instruction decoding*): decodificarea instrucțiunii

Stagiul 3 – EX (*execute*): execuția propriu-zisă a instrucțiunii

Stagiul 4 – WB (*write back*): scrierea rezultatului în registru sau memorie




Figura 6. Stagiile de execuție ale unei instrucțiuni

Diagrama de funcționare în timp a acestei structuri este ilustrată în figura 7:




Figura 7. Diagrama execuției în timp pentru structura *pipeline*

Din această diagramă se poate observa că în orice moment de timp (de exemplu la momentul t_4) se execută 4 stadii în paralel pentru 4 instrucțiuni diferite, rezultând astfel un paralelism temporal. La fiecare ciclu temporal, structura *pipeline* obține un rezultat, astfel că putem executa câte o instrucțiune la fiecare ciclu procesor (și nu în 4 cicluri cum ar fi fost fără structura *pipeline*). Acest exemplu se aplică pentru procesoarele scalare. În acest caz există o singură linie *pipeline* și se poate executa maxim o instrucțiune pe ciclu.

În prezent, majoritatea procesoarelor au o structură superscalară. La această structură există mai multe linii *pipeline* care operează în paralel. Ca rezultat, se pot executa mai multe instrucțiuni pe un ciclu procesor.

În figura 8 se prezintă o structură superscalară cu 3 linii *pipeline*:




Figura 8. Diagrama de timp pentru structura superscalară

Câteva caracteristici ale arhitecturii superscalare:

- arhitectura permite executarea în paralel a mai multor instrucțiuni;
- se pot executa mai multe instrucțiuni pe un ciclu procesor;
- permite execuția *out of order* (în afara ordinii) a instrucțiunilor: instrucțiuni independente pot fi executate în afara ordinii normale din program; condiția pentru execuția *out of order* este să nu existe dependențe de date între instrucțiuni.

O altă metodă pentru creșterea eficienței *pipeline* este folosirea arhitecturii *superpipeline*. În acest caz se reduce numărul de operații care se efectuează într-un stadiu, dar se mărește numărul de stagii prin împărțirea fiecărui stadiu în mai multe substagii. Astfel putem crește frecvența de tact a procesorului, pentru că se execută mai puține operații într-un ciclu procesor decât la un stadiu obișnuit.




Figura 9. Diagrama de timp pentru structura *superpipeline*

În exemplul de mai sus, datorită faptului că un stadiu a fost împărțit în 4 substagii, vom putea crește frecvența de tact a procesorului de 4 ori.

Avantajele arhitecturii *superpipeline*:

- crește viteza de execuție a instrucțiunilor datorită creșterii frecvenței de ceas a procesorului;
- crește numărul de operații procesate în paralel datorită creșterii numărului de stagii;
- crește eficiența operațiilor executate într-un stadiu. De exemplu, dacă într-un *pipeline* obișnuit avem o operație care se execută într-un timp mai mic decât un ciclu procesor, rezultatul va fi disponibil tot la sfârșitul ciclului (Fig. 10 a). În schimb, la arhitectura *superpipeline*, rezultatul unei operații este disponibil cu frecvența tactului, care acum este mai rapid (Fig. 10 b):




Figura 10. Execuția unei operații corespunde unui substadiu: a) într-o structură *pipeline*; b) într-o structură *superpipeline*

Dezavantaje ale arhitecturii *super pipeline*:

Principalul dezavantaj este reprezentat de faptul că dacă *pipeline*-ul trebuie golit de instrucțiuni încărcate în avans (de exemplu când apar instrucțiuni de salt în program), atunci există un număr mai mare de stagii care trebuie reinițializate.

Așa cum am văzut, procesoarele RISC sunt procesoare de uz general, dar există și alte tipuri de procesoare care se aplică unui domeniu mai restrâns, obținând performanțe mai bune pe acel domeniu specific (de exemplu procesoare DSP, procesoare VLIW și procesoare vectoriale). În continuare vor fi prezentate pe scurt procesoarele VLIW și procesoarele vectoriale.

Procesoarele VLIW (Very Large Instruction Word)




Figura 10. Structura internă a unui procesor VLIW

Procesorul VLIW este alcătuit din mai multe unități funcționale echivalente unităților de execuție din procesoarele superscalare, și un fișier de registre care conține un număr mare de registre procesor (pot exista mai mult de 128 registre). O caracteristică a acestor procesoare este că ele dispun de un format mare al instrucțiunilor. Fiecare instrucțiune este compusă din mai multe sloturi de operații în care se plasează diferite operații de tip RISC, în așa fel încât toate operațiile dintr-o instrucțiune să poată fi executate în paralel.




Figura 11. Formatul instrucțiunii la procesorul VLIW

Programul compilator este cel care umple instrucțiunile cu operații care se pot executa în paralel. De aici rezultă caracteristica de *static scheduling* (planificare statică), adică determinarea paralelismului se face în timpul compilării și nu al execuției. Rezultă astfel un avantaj al procesoarelor VLIW: ele nu necesită un hardware complex, cum era cazul la procesoarele superscalare (unde determinarea paralelismului se făcea prin hardware în timpul execuției).

Ca și dezavantaj al procesoarelor VLIW: codul obiect rezultat în urma compilării este mai puțin compact decât la un procesor obișnuit, datorită faptului că nu toate sloturile dintr-o instrucțiune pot fi încărcate cu operații care se execută în paralel.

Diagrama execuției în timp a unei instrucțiuni este ilustrată în figura 12 (pentru un procesor având 3 sloturi pe instrucțiune).




Figura 12. Diagrama execuției unei instrucțiuni la procesorul VLIW

Câteva exemple de procesoare VLIW:

- Philips Trimedia (utilizat pentru aplicații multimedia);
- arhitectura Intel pe 64 biți (IA64) - o combinație între RISC și VLIW.

Procesoare vectoriale

În cele mai multe cazuri, procesoarele vectoriale nu funcționează independent, ci sunt folosite pe post de coprocesoare alături de un procesor principal. Spre deosebire de procesoarele obișnuite, care operează cu scalari, procesoarele vectoriale pot opera pe vectori, adică pe grupe de scalari. Ele pot fi de tipul registru-registru, în care vectorii se încarcă din registre vectoriale, iar rezultatele se salvează tot în registre vectoriale, sau pot să fie de tipul memorie-memorie, în care vectorii și rezultatele se iau / se pun în memoria sistemului. Unitățile de execuție vectoriale au o funcționare de tip *pipeline* (fig.13).




Figura 13. Unitățile de execuție într-un procesor vectorial




Figura 14. Diagrama de execuție a unei instrucțiuni vectoriale

Domeniul de aplicabilitate al procesoarelor vectoriale este reprezentat de calculele științifice și aplicațiile multimedia, unde este necesară realizarea unui număr mare de operații pe structuri vectoriale.