
Generátor funkcí 20 MHz s DDS

Radek Gál



Anotace: Tato práce popisuje ukázkou návrhu a realizace HW a SW funkčního vzorku generátoru tvarových kmitů založeného na principu DDS. Přístroj je ovládán mikrokontrolérem a využívá předností techniky DDS v kombinaci s precizním řízením D/A převodníky. Je schopný generovat základní tvarové kmity sinus, obdélník, pilu a šum a tyto průběhy modulovat, rozmítat a klíčovat.

Obsah

Úvod.....	3
Obecný popis.....	3
Řídící část.....	4
Vytváření analogového průběhu.....	5
Vytváření pulzního průběhu.....	7
Výstupní obvody.....	8
Napájecí obvody.....	8
Návrh plošných spojů a mechanická konstrukce.....	9
Ovládací program.....	10
Kalibrace přístroje.....	12
Závěr.....	14
Přílohy.....	15


Úvod

Generátor funkcí bezesporu patří mezi nejdůležitější vybavení každého měřicího a vývojového pracoviště. Obecně se využívá v aplikacích, kde by bylo obtížné, nebo zdlouhavé vytvoření přesných a komplexních signálů. Moderní řešení bývá zpravidla založeno na principu techniky přímé číslicové syntézy kmitočtu (*DDS, Direct digital synthesis*). Velmi zjednodušeně řečeno, fázový akumulátor (v principu programovatelný čítač) cyklicky vyvolává vzorky požadovaného průběhu uložené v paměti ROM, které jsou dále přiváděny do D/A převodníku. Výstupní průběh je dále filtrován dolní propustí pro odstranění nežádoucích rušivých spektrálních složek. Mezi největší výhody této techniky patří široký kmitočtový rozsah, přesnost a stabilita kmitočtu, snadná a rychlá přeladitelnost, velmi vysoké rozlišení, vysoká spektrální čistota a možnost generovat prakticky libovolný tvar křivky včetně aplikace velkého množství modulací.

Popisovaný generátor umožňuje generovat základní tvarové průběhy signálu (sinus, obdélník s nastavitelnou střídou, trojúhelník, rampa, pulzy s nastavitelným sklonem hrany, šum a DC) v rozsahu 1 Hz až 20 MHz při zachovaném nízkém zkreslení. Výstupní impedance generátoru je 50Ω, výstupní amplituda (0 - 20 Vpp bez zátěže) s ofsetem (± 10 V) jsou řízeny pomocí D/A převodníků. Generátor dále umožňuje provádět lineární a logaritmické rozmítání kmitočtu (*Sweep*), hradlování výstupního průběhu (*Burst*), AM, FM, PM, FSK a PWM modulační, a to jak externím signálem, tak pomocí interního generátoru. Přístroj je koncipován jako stolní s ovládáním tlačítkovou klávesnicí a rotačním enkodérem umístěnými na čelním panelu a veškeré nastavení je přehledně vyobrazeno na alfanumerickém LCD displeji 16 x 4 znaků.

Obecný popis

Celý generátor (obr. 1) lze z hlediska obvodů rozdělit na tři hlavní části: analogová část (oranžové zabarvení), digitální část (modré zabarvení) a napájecí obvody (zelené zabarvení).



Obr. 1. : Blokové schéma generátoru

Rozhraní pro ovládání celého zařízení uživatelem je tvořeno ovládacími prvky s tlačítkovou klávesnicí, rotačním enkodérem a LCD displejem. Hlavní řídicí mikrokontrolér skenuje klávesnici a provádí zápis aktuálních hodnot a celkového nastavení na LCD displej. Mikrokontrolér dále zpracovává požadavky uživatele a odesílá výslednou konfiguraci pomocí SPI sběrnice do obvodů DDS, D/A převodníku, řadiče pro ovládání relé a dalších řídicích vstupů. Rovněž provádí matematické výpočty pro realizaci modulací. Pro vytváření analogových průběhů slouží obvod číslicové syntézy. Skládá se ze dvou stejných IO, kde hlavní obvod slouží ke generování průběhů sinus, trojúhelník, šum a podpůrný obvod, umožňující generovat pomocný signál pro vybuzení interních analogových modulací. Diferenční signál z DDS obvodu převádí rozdílový zesilovač na bipolární Single-ended úroveň. Následuje rekonstrukční filtr, který odstraňuje zrcadlovou složku, a zesilovač pro úpravu na potřebnou úroveň. Obdobným způsobem je ošetřen modulační signál z druhého DDS obvodu. Externí modulační signál slučuje součtový zesilovač a pomocí Anti-aliasing filtru jsou z něj odstraněny kmitočty nad 20 kHz, které by A/D převodník nebyl schopen zpracovávat.

Obdélníkový průběh vzniká tvarováním analogového průběhu komparátorem. Střída se nastavuje proměnným prahovým napětím. Takto získaný obdélníkový průběh přepíná mezi kladným a záporným napětím na přesnou bipolární úroveň. V případě klíčování je pak možné ještě přepínat mezi uzemněnými vstupy. Prodlužování sklonu náběžné a sestupné hrany pulzů umožňují řízené proudové zdroje, které pomocí diodového sledovače střídavě nabíjí kondenzátor v obou polaritách. Z komparátoru je rovněž odvozen synchronizační signál SYNC.

Jemnou regulaci výstupní úrovně zajišťuje analogová násobička řízená D/A převodníkem. Pro nižší úrovně je skokově snižována atenuátory v krocích 20 dB nebo 40 dB. Následuje dolní propust pro potlačení nežádoucího zkreslení u sinusového signálu. Konečné napěťové a proudové zesílení zajišťuje koncový výstupní zesilovač zakončený výstupní impedancí 50 Ω . Druhý kanál D/A převodníku do koncového zesilovače injektuje stejnosměrný DC offset.

Napájecí zdroj obsahuje symetrické napájení pro koncový zesilovač a většinu OZ, dále ± 5 V pro speciální OZ a obvody v analogové části a dále napájení pro 5V a 3V3 logiku.

Řídicí část

Jako řídicí mikrokontrolér byl vybrán osmibitový mikrokontrolér ATxmega128A1. Důvodem použití tohoto typu jsou dostatečný výpočetní výkon (32 MIPS) potřebný zejména pro výpočty a provádění modulací, velikost programové FLASH paměti (128 kB), dostatečný počet programovatelných I/O pinů a potřebné vestavěné periferie jako jsou 12-bitové A/D a D/A převodníky, několik kanálů SPI rozhraní a větší množství samostatných čítačů. Dalším neméně důležitým požadavkem je velikost RAM paměti minimálně 8 kB, která je využita k ukládání předvypočítaných hodnoty pro rozmítání. K pinům OSC je připojen externí krystal s kmitočtem 16 MHz a programově pomocí interní PLL je tento kmitočet zdvojnásoben. Programování využívá PDI rozhraní vyvedené na jumperový konektor.


Ovládací prvky čelního panelu jsou na samostatném plošném spoji, který je k mikrokontroléru připojen plochým 24-pinovým kabelem. LCD displej obsahuje standardní řadič HD44780 a z úsporných důvodů je připojen k PORTK ve čtyřbitovém režimu. Nevyužité datové piny jsou uzemněny. Pro činnost rotačního enkodéru a některých tlačítek pro kritické operace se využívá externí přerušení. Jejich výstupy ošetřují RC články doplněné Schmittovým klopným obvodem. Zbýlá tlačítka jsou organizována jako klávesnice 4x4. Aktivní úroveň sloupce je H, zatímco všechny řádky přizemňují vnitřní Pull-down rezistory.

Ovládání relé probíhá sériovou sběrnici pomocí SIPO převodníku 74HC4094. Výhodou je zmenšení počtu ovládacích vodičů a schopnost udržet stav relé nezávisle na mikrokontroléru. Paralelní výstupy následně vybuzují jednotlivá relé prostřednictvím tranzistorového pole ULN2803.

Vzhledem k integrovaným diodám uvnitř tohoto pole není nutné chránit cívky relé externími diodami. Výjimku tvoří pouze relé ovládání výstupu, které je větší a nejvzdálenější. S ohledem na jednodušší návrh DPS a nenáročnost protokolu je zde SPI řešeno softwarově.


Vytváření analogového průběhu

Pro obvod číslicové syntézy byly hlavními požadavky schopnost generování kmitočtu 20 MHz s jemným kmitočtovým rozlišením, schopnost výstupních tvarových průběhů a jejich variabilitu s možností klíčování a rozmítání. Z běžně dostupné nabídky nejlépe vyhovoval DDS obvod AD9834 (obr. 2). Tento obvod obsahuje 10-bitový D/A převodník umožňující generovat sinus a trojúhelník s hodinovým kmitočtem f_{CLK} až 75 MHz. Šířka fázového akumulátoru je 28 bitů, což umožňuje kmitočtové rozlišení pod 1 Hz. Řízení obvodu umožňuje SPI sběrnice, dále obsahuje dva frekvenční a dva fázové registry, mezi nimiž lze hardwarově přepínat a skokově tak měnit kmitočet nebo fázi. Trojúhelníkový průběh vzniká přemostěním vnitřní paměti ROM funkce sinus, na vstup D/A převodníku se tedy přímo připojuje výstup fázového akumulátoru. Dále lze generovat obdélníkový průběh v TTL úrovních přímým připojením MSB bitu fázového akumulátoru (vhodné pro nižší kmitočty, kde se příliš neprojevuje fázové zkreslení činností fázového akumulátoru), nebo využitím vestavěného komparátoru (vhodný pro vyšší kmitočty, kde se neprojevují zákrmy).




Obr. 2.: Blokové schema obvodu AD9834

Šum ani pilovitý průběh tento obvod sám o sobě nezvládne, proto je doplněn několika úpravami. V případě rampy je hlavním DDS obvodem IC2 generován trojúhelník a ve fázovém registru PHASE REG1 uložena hodnota odpovídající posuvu 180°. Mezi registry PHASE REG 0 a 1 přepíná pomocný obvod IC3 tak, jak naznačuje obr. 3. Oba obvody mají stejný výstupní kmitočet a je nutné oba pinem RESET synchronizovat. Je ovšem třeba počítat s tím, že takovýto kmitočet bude dvojnásobný oproti ostatním.



Obr. 3.: Vytváření pilovitého průběhu

V případě generování bílého šumu (obr. 4) je generován kmitočet těsně pod polovinou f_{CLK} , který už se přes dolní propust přenáší sice utlumeně, ale s určitým fázovým posunem. Tento signál je přiváděn zpět na vestavěný komparátor, který pak přes další zpožďovací článek R3 a C23 přepíná mezi PHASE REG 0 a 1. Celá smyčka tak tvoří nestabilní kladnou zpětnou vazbu, kde důsledkem rozdílných fázových posuvů dolní propusti přichází na vstupu D/A převodníku prakticky náhodné číslo. Přepínač IC16 volí pila – šum.



Obr. 4.: Vytváření bílého šumu

Vstup FSELECT přepíná mezi kmitočtovými registry FREQ REG 0 a 1 a lze tím dosáhnout FSK klíčování. Dále je ovšem nutné tyto registry neustále střídat při rychlém přeladování (FM a rozmítání), aby nedocházelo k rušivému přechodu ve výstupním průběhu. Vstup RESET vynuluje hodnotu fázového akumulátoru, toho je využito u hradlování Burst. Oba popsané vstupy lze řídit interně mikrokontrolérem, nebo externím signálem, přičemž ke vzájemné blokaci je využito skupiny NOR hradel.


Jako společný zdroj hodinového signálu pro oba DDS obvody slouží krystalový oscilátor o kmitočtu 67,108 864 MHz. Minimální krok nastavení výstupního kmitočtu Δf pak bude:

$$\Delta f = \frac{f_{CLK}}{2^n} = \frac{67\,108\,864}{2^{28}} = 0,25\,Hz$$

kde, n je šířka fázového akumulátoru. Z toho vyplývá, že násobením čtyřmi lze dosáhnout přeladění přesně 1 Hz. Zapojení dále obsahuje několik nezbytných pasivních součástek, veškeré digitální napájení od analogového oddělují LC články.

Proudový diferenciální výstup DDS obvodu je zatížen rezistory R7 a R8, spolu s paralelní kombinací vstupních rezistorů zesilovače na sobě vytváří maximální povolený rozkmit 0,6 Vpp. Následuje diferenční zesilovač IC5, který upravuje diferenční signál na Single-ended a současně odstraňuje stejnosměrnou složku. Další stupeň tvořený IC6 zesiluje na úroveň potřebnou pro další zpracování. K tomuto účelu byly použity zesilovače AD8055 s napětovou zpětnou vazbou, šířkou pásma 300 MHz, rychlostí přeběhu 1 400 V/us, nízkým zkreslením (typ. -72 dBc pro 10 MHz) a nízkou cenou. Zesílení každého stupně je přibližně 2,6 pro konečnou hodnotu 1 V, přičemž hodnoty zpětnovazebních rezistorů byly voleny na základě simulací s ohledem na dosažení co nejvyšší šířky pásma. Kondenzátor C47 kompenzuje zesílení pro vyšší kmitočty.

Výstup diferenčního zesilovače prochází jedním ze dvou filtrů typu dolní propust přepínanými relé K2. Pro sinusový průběh je použit eliptický filtr 7. řádu s mezním kmitočtem 25 MHz z důvodu vysoké strmosti. Pro neharmonické průběhy bylo nutné použít filtr s lineární fází 3. řádu s mezním kmitočtem 20 MHz. Oba filtry jsou optimalizovány pro impedanci 120 Ω z důvodu použití snadno dostupných tlumivek 1 uH. Jejich kmitočtová charakteristika je na obr. 5.



Obr. 5.: Frekvenční charakteristika eliptického a lineárního filtru

Signál pro buzení modulací může být generován vnitřně, nebo přiváděn vstupním konektorem X4. Interní modulační signál je generován IC3, filtrován dolní propustí R79 a C75, R80 a C76 a jako v předchozím případě upraven diferenčním zesilovačem IC17D na úroveň 1 V. Oba signály jsou sloučeny IC17A a přivedeny na vstup komparátoru pro PWM modulaci, nebo přes anti-aliasing filtr Sallen-Key 4. řádu s mezním kmitočtem 20 kHz zesíleny, děličem R95, R96 převedeny na unipolární úroveň a přivedeny na vstup A/D převodníku v mikrokontroléru. Transil D2 s R87 ořezává úroveň nad 1 V a chrání tak před přebuzením.

Vytváření pulzního průběhu

Proměnné referenční napětí získané D/A převodníkem DAC0 v mikrokontroléru se zesilovačem IC13A převádí na bipolární úroveň. Tím je získáno prahové napětí přiváděné na vstup komparátoru IC14 pro řízení střídý. Relé K1 volí mezi prostým nastavováním střídý a PWM modulací. Na invertující vstup je v případě obdélníkového průběhu pro zachování jednotného nastavení střídý v celém kmitočtovém rozsahu přiváděn sinusový průběh, zatímco u pulzů a PWM modulace je kvůli linearitě výhodnější trojúhelníkový průběh.

Dělič R70, R71 snižuje referenční napětí na +1 V, které je sledovačem IC10B a invertorem IC10A přivedeno na vstupy multiplexoru IC11. IC11 funguje jako analogový přepínač mezi kladnou a zápornou polaritou. Výsledkem je pulzní průběh řízený TTL vstupem A0 s úrovněmi $\pm 1\text{V}$. Uzemněné vstupy slouží k odstranění stejnosměrné složky při klíčování obdélníku na řídicím vstupu A1, zatímco u pulsů je tato možnost zablokována tranzistorem Q6, aby klíčování probíhalo pouze dvoustavově.

Výstup z IC11 je dále přiveden na diodový sledovač D6 a D7, který z nastavitelných proudových zdrojů lineárně nabíjí kondenzátor C97, C98 nebo C99. Proud pro vytváření náběžné hrany řídí DAC2 v mikrokontroléru, rozdílový zesilovač IC24A upravuje rozsah na +5 až +2,5 V a sledovač IC24B s Q1 řídí proud snímaný bočníkem R112 v rozsahu 0 – 10 mA. Kondenzátory C91 a C92 s R111 zajišťují stabilitu zdroje. Obdobným způsobem funguje záporný zdroj pro sestupnou hranu. Rozdílné hodnoty kondenzátorů určují požadovaný rozsah.

Výstupní obvody

Jemnou úroveň řízení výstupní úrovně mezi 20 dB skoky atenuátorů zajišťuje analogová násobička IC7 zapojená jako VCA. Zde byla vybrána čtyřkvadrantová násobička AD835, u které bylo rozhodující velká šířka pásma (250 MHz), vstupní napěťový rozsah a jednoduchost zapojení. Na vstup X1 je přes dělič R21, R22 přiváděno řídicí napětí v rozsahu 0 až +1 V získané externím D/A převodníkem IC4, zatímco na vstup Y1 je přiváděn požadovaný výstupní průběh. Relé K3 vybírá mezi analogovým, nebo pulzním průběhem. Násobička rovněž vytváří AM modulaci, kde R21 a C48 tvoří rekonstrukční filtr pro modulační signál generovaný D/A převodníkem. Výstup násobičky je předzesílen rychlým zesilovačem IC8 na hodnotu přibližně 3 V_p. Důvodem k jeho použití je snaha předzesílením co nejvíce snížit úroveň šumu a zkreslení na atenuátoru.

Nižší úrovně, při kterých by se u násobičky projevovalo vyšší zkreslení, jsou skokově snižovány atenuátorem 20 dB (relé K4) nebo 40 dB (relé K5). Sinusový signál dále prochází dolní propustí se zlomovým kmitočtem 25 MHz, která odstraňuje parazitní zkreslení projevující se zejména u vyšších kmitočtů. Přizpůsobovací impedance byla zvolena 100 Ω , která je dostatečně nízká vůči okolnímu rušení a dostatečně vysoká před přetěžováním zesilovače IC8.

Koncový zesilovač tvoří výkonový OZ typu THS3091 v neinvertujícím zapojení se zesílením přibližně 3,4. Tento zesilovač je účelně vyvinutý pro výstupní bloky tvarových generátorů a vyniká velkou šířkou pásma (210 MHz), rychlostí přeběhu (7 300 V/us) a nízkým zkreslením (-69 dB při 10 MHz) při velkém výstupním rozsahu (20 V_{pp}) a vysokém výstupním proudu přesahujícím 100 mA. Spodní kovová ploška pouzdra je připájena k DPS, která tak odvádí ztrátové teplo. Výstupní impedanci tvoří dvojice paralelně zapojených 0,6 W THT rezistorů 100 Ω . Výstup lze odpojit pomocí relé K7 a je chráněn diodami D3 a transilem D4. Napětí druhého kanálu D/A převodníku IC4 je pomocí IC12A převedeno a IC12B zesíleno na požadovanou bipolární úroveň a injektováno na invertující vstup koncového zesilovače IC9 jako DC offset.

Napájecí obvody

Síťové napětí je přes trubičkovou pojistku a jednopólový vypínač přivedeno na síťový transformátor se symetrickým sekundárním napětím 2x 15 V a výkonem 25 VA. Takto získané sekundární napětí je chráněno PTC pojistkami, usměrněno diodovým můstkem, vyfiltrováno a stabilizováno.


Řídicí část vyžaduje napájecí napětí +5 V pro napájení LCD a cívek relé a napětí +3,3 V pro napájení mikrokontroléru, DDS obvodů a D/A převodníku. Vzhledem k relativně vysoké zátěži 5V

větvě LCD displejem a cívkami relé bylo použito spínaného Step-down měniče LM2596 (IC30) v katalogovém zapojení. Pro 3V3 větev vyhovuje lineární Low-drop stabilizátor LF33 (IC32) připojený k 5V napájení.

Pro analogovou část jsou vyžadována napětí $\pm 13,5$ V a ± 5 V. Napájení $\pm 13,5$ V je získáno nastavitelnými lineárními stabilizátory LM317 (IC28) a LM337 (IC29) v základním zapojení. Maximální ztráta na těchto stabilizátorech dosahuje přibližně 2 W, proto jsou opatřeny „U“ chladiči přišroubovanými zády k DPS. Pro napájení ± 5 V je v kladné větvi využito Step-down společného pro napájení řídicí části, zatímco Step-down pro zápornou větev (IC31) je zapojen jako plovoucí s uzemněným výstupem, čímž je dosaženo záporného napětí. Obě napětí jsou filtrována LC filtry L14, C135 a L16, C139.


Návrh plošných spojů a mechanická konstrukce

Základní deska generátoru (obr. 6) je navržena jako dvoustranná s prokoveny a osazená převážně SMD součástkami. Při návrhu bylo nutné izolačním příkopem v obou vrstvách vzájemně oddělit zem řídicí části DGND, analogovou zem AGND a zem napájecího zdroje PGND, přičemž v každé části bylo za účelem minimalizace proudových smyček a zamezení pronikání rušení provedeno rozlití zemnicí plochy. Propojení všech těchto zemnicích ploch je provedeno pouze v jednom bodě pod obvodem číslicové syntézy IC2. Signálové a napájecí spoje jsou vedeny převážně v horní vrstvě, aby mohla být spodní zemní plocha co nejméně přerušovaná. Citlivé analogové obvody jsou umístěny co nejdále od síťového transformátoru, aby nedocházelo k jejich ovlivňování rozptylovým magnetickým polem. Části volných ploch jsou využity jako chladičí plochy pro stabilizátory napětí a koncový zesilovač. Plošný spoj klávesnice je navržen jako jednostranný s vyfrézovaným okénkem pro montáž LCD displeje. Přes veškerou snahu se nepodařilo vyhnout několika drátěným propojkám. Oba plošné spoje jsou vzájemně propojeny 24-žilovým plochým kabelem zakončeným samořezným konektorem.



Obr. 6.: Základní deska generátoru

Generátor funkcí byl navržen do plechové přístrojové skříňky RETEX P31110002. Pro uchycení plošných spojů bylo nejprve nutné obě bočnice příčně propojit přišroubováním několika kusů hliníkových L profilů (obr. 7). Do nich pak bylo možné přišroubovat distanční sloupky M3. Transformátor je přišroubován v zadní části levé bočnice. Chladiče stabilizátorů jsou umístěny v zadní části v blízkosti větracích otvorů. V čelním panelu jsou laserem vypáleny otvory pro osazení konektorů, tlačítek a displeje. Ovládací prvky na čelním panelu jsou rozmístěny s ohledem na jednoduchost a intuitivnost ovládání. BNC konektory jsou k hlavní desce připojeny koaxiálním kabelem RG174 zakončeným SMA konektory. Síťový kabel je připojen dvoužilovým napájecím konektorem, který je společně s pojistkovým pouzdrem umístěn v zadním panelu. Veškeré obvody síťového napětí jsou řádně izolovány, aby vyhovovaly bezpečnostní třídě II.



Obr. 7.: Mechanické uspořádání

Ovládací program

Zdrojový kód generátoru je napsán v jazyce C ve vývojovém prostředí AVR Studio. Po spuštění dojde k přepnutí vnitřních hodin na externí krystalový oscilátor a vynásobení pomocí PLL na hodnotu 32 MHz. Následuje nastavení I/O registrů, úroveň přerušení a inicializace nejprve vnitřních periférií (A/D a D/A převodníky, čítače, SPI sběrnice) a poté i vnějších periférií (LCD displej, D/A převodník, DDS obvody a řadič relé). Proběhne výchozí nastavení kmitočtu, amplitudy a průběhu s následným vytisknutím obrazovky hlavního menu s výchozími hodnotami. Poté může relé K7 připojit koncový zesilovač k výstupu.

Celá klávesnice je skenována v přerušení každých 10 ms. Zatímco aktivní sloupec je v úrovni H, zbylé jsou uvedeny do stavu vysoké impedance, aby nemohlo dojít ke zkratu při nechtěném stisku tlačítka ze sousedního sloupce. Pokud dojde ke stisku některého tlačítka, je nastavena příslušná pozice v 16-bitové stavové proměnné, která je pak předána funkcím v hlavním programu. K pohybu kurzoru na displeji v ose x slouží dvojice tlačítek umístěných pod enkodérem, pro skok mezi řádky pak čtveřice vertikálních tlačítek. Editaci parametrů vykonává rotační enkodér. Využívá externí přerušení, v jehož obsluze je nejprve vyhodnocen směr pootočení, následně se zjišťuje, o jaký parametr se jedná a poté dojde k úpravě hodnoty na příslušné pozici, například k inkrementaci kmitočtu na pozici desítek. Pokud by byl překročen daný interval, dojde k nastavení parametru na svoji mezní hodnotu. Nová hodnota se rovněž přepíše na displeji. Každý nastavitelný parametr má v RAM vyhrazenou svou globální proměnnou, aby jeho hodnota zůstala zachována po celou dobu běhu programu.

V základním kontinuálním režimu (obr. 8) zařízení funguje jako prostý generátor kmitočtu. Menu obsahuje na každém řádku jednotlivé položky, které lze editovat. Jedná se o nastavení kmitočtu, amplitudy, ofsetu a v případě obdélníkového průběhu nastavení střidy. Horizontální linií tlačítek lze přepínat mezi jednotlivými průběhy. Pokud je současně stisknut SHIFT (modré tlačítko), pak se vybírá mezi modulacemi. V hlavní smyčce se vyhodnocuje stavová proměnná tlačítek. Pokud dojde ke změně průběhu, mikrokontrolér přenastaví příslušné periferie, zvolí vhodný typ dolní propusti, požadovaný analogový nebo pulzní průběh a zvolený průběh vypíše v levém dolním rohu. V případě DC napětí se nastavuje pouze ofset a ostatní parametry jsou skryty. Při výběru modulace se napřed zjišťuje, zda průběh vyhovuje pro danou modulaci (nelze např. kmitočtově modulovat nebo rozmítat šum), poté dojde ke skoku do příslušného podmenu.




Obr. 8.: Kontinuální režim pulzů s rozšířeným nastavením

Podmenu AM zprostředkovává amplitudovou modulaci. Předchozí nastavení parametrů jsou ponechány a v tomto podmenu lze nastavit hloubku modulace a kmitočet interního modulačního signálu. Okamžitá hodnota modulačního signálu je získána A/D převodníkem mikrokontroléru buzeného vnitřním generátorem nebo externím signálem. Vzhledem k nárokům na rychlost není možné získaná data zpracovávat v reálném čase. V paměti RAM je v poli proměnných uloženo předem vypočítaných 1024 hodnot amplitudy odvozených od nastavení hloubky a momentální velikosti amplitudy. Tyto hodnoty jsou zaindexovány, vybírány číslem získaným A/D převodníkem a posílány do D/A převodníku ovládající analogovou násobičku. Obdobným způsobem funguje FM a PM modulace (obr. 9) s tím rozdílem, že jsou předem vypočítány hodnoty pro kmitočtový zdvih nebo fázovou odchylku, které jsou pak odesílány do kmitočtového, respektive fázového registru v DDS obvodu. V případě FM je pak nutné neustále střídát mezi kmitočtovými registry změnou úrovně přiváděnou na vývod FSELECT, aby, jak už bylo zmíněno, docházelo k plynulému přechodu mezi změnami kmitočtu.

Podmenu FSK slouží ke kmitočtovému klíčování. Nastavují se zde hodnoty kmitočtů f_0 a f_1 uloženými do frekvenčních registrů DDS obvodu, mezi kterými lze skokově přepínat přiváděnou logickou úrovní na vstup FSELECT. Interní klíčování provádí mikrokontrolér pomocí vnitřního čítače s nastavitelnou dobou periody. S tím jsou současně na výstupu SYNC generovány synchronizační impulzy.

Podmenu SWEEP (obr. 9) provádí kmitočtové rozmítání. Nastavují se hodnota startovacího kmitočtu f_0 , konečného kmitočtu f_1 a perioda rozmítání. 1000 hodnot rozmítaných kmitočtů jsou předem vypočítány zvolenou lineární nebo logaritmickou funkcí a obdobně jako u FM indexovány a uloženy v RAM paměti. Při každém přerušení generovaném vnitřním čítačem dochází k inkrementaci uložené hodnoty kmitočtu a odesílání střídavě do jednoho ze dvou kmitočtových registrů v DDS obvodu. Perioda přerušení musí být 1000x menší než perioda jednoho celého rozmítání. V režimu Auto se po dosažení poslední hodnoty celý cyklus nepřetržitě opakuje, zatímco v režimu Single se nejprve čeká na spouštěcí podmínku určenou externím logickým signálem nebo tlačítkem Start, a po dosažení poslední hodnoty dojde k zastavení a čekání na novou spouštěcí podmínku. Po celou dobu rozmítání je současně generován synchronizační impuls na výstupu SYNC.



Obr. 9.: Menu fázové modulace, Burst a Sweep


Podmenu BURST (obr. 9.) provádí hradlování výstupního signálu. K tomuto účelu slouží vývod RESET, po jehož uvolnění hradlovaný signál startuje s nulovou počáteční fází. Nastavit lze počet period (cyklů) signálu, periodu opakování a režim hradlování. V režimu Single po přivedení spouštěcí podmínky mikrokontrolér uvolní vývod RESET a DDS obvod plynule generuje kmitočet. Tento kmitočet je komparátorem IC14 přiveden zpět do čítače v mikrokontroléru. Při shodě čítače s nastaveným počtem cyklů dojde k přerušení a mikrokontrolér okamžitě zastaví DDS obvod. Současně vynuluje čítač a čeká na novou spouštěcí podmínku. Po celou tuto dobu je na výstupu SYNC generován synchronizační impuls. Režim Auto se liší tím, že hradlování není spouštěno externě, ale podobně jako u FSK automaticky čítačem s nastavenou periodou. V režimu Infinity se čeká na externí spouštěcí podmínku a kmitočet je pak generován nepřetržitě. Poslední režim Gated provádí prosté klíčování přiváděním vnější logické úrovně na vstup RESET.

Kalibrace přístroje

S ohledem na zjednodušení návrhu a vyšší spolehlivost bylo přikročeno k plně SW kalibraci. Výjimku tvoří trimr R56 pro kalibraci výstupního offsetu, kde byla původní myšlenka dosažení co nejvyššího relativního rozlišení. Vzhledem k omezené 28-bitové šířce fázového akumulátoru AD9834 se ukázala výhoda výběru hodnoty oscilátoru XC2. Hodnota kmitočtu 67 108 864 MHz je mocninou čísla 2, což dle vzorce uvedeného na str. 5 umožňuje rozlišení přesně 0,25 Hz. Výsledný kmitočet pak stačí vynásobit čtyřmi. Celkovou stabilitu tohoto oscilátoru výrobce udává 20 ppm.

Kalibrace výstupní úrovně a offsetu byla provedena multimetrem Agilent 34401. Nejprve bylo nutné vykompenzovat ofsety analogové násobičky a operačních zesilovačů v celém výstupním řetězci. Se vzrůstající výstupní úrovní lineárně vzrůstal i parazitní ofset. Bylo provedeno cejchované měření celého výstupního rozsahu v několika stanovených bodech a na základě takto zjištěných hodnot vypočteny kalibrační konstanty, které ve výsledku mikrokontrolér funkcí $y = kx + q$ odečítá od absolutní výstupní úrovně.

Výstupní amplitudová charakteristika sinusového průběhu (obr. 10) byla ověřena při úrovni 2Vpp na zátěži 50 Ω . Do kmitočtu 1 MHz je víceméně vyrovnaná, zatímco dále je znatelné mírné zvlnění způsobené především vlastnostmi eliptického filtru.



Obr. 10.: Výstupní amplitudová charakteristika

Proměnná střída u obdélníkového průběhu byla kalibrována měřením šířky kladné periody čítačem v několika bodech. Výsledná střída je na základě těchto hodnot přepočítávána mikrokontrolérem pomocí funkce kosinus. Tím se podařilo dosáhnout maximální odchylky 0,2 % vůči nastavené hodnotě. Pro nastavitelný sklon hrany pulzního průběhu byl sestaven jednoduchý obvod s rychlým okénkovým komparátorem s překlápěcími úrovněmi 10 % a 90 % hodnoty amplitudy a takto získaný impuls opět kalibrován čítačem.

V případě generátoru interního modulačního signálu IC3 je korekce amplitudy dána řízením proudu D/A převodníkem na pinu FS_ADJUST.

Závěr

Byl navržen a sestaven generátor funkcí pro amatérské použití. Byla vytvořena celková koncepce, vybrány klíčové prvky a veškeré navržené bloky vyvíjeny a testovány na vývojových deskách. Poté mohlo být vytvořeno kompletní schéma zapojení, navrženy desky s plošnými spoji a celé zařízení následně sestaveno a ožívováno. Původní myšlenkou bylo vytvoření velmi jednoduchého generátoru sinus, trojúhelník a obdélník s jedním DDS obvodem a některými analogovými modulacemi buzenými zvnějšku. Postupně však přibývaly nároky na přesnost a požadované funkce, vznikalo více variant zapojení a celá koncepce byla průběžně vylepšována při snaze co nejjednoduššího zapojení.

Při vývoji bylo nutné mnoho částí přepracovat. Například analogová násobička měla být použita pouze napřímo pro AM, zatímco výstupní amplituda měla být nezávisle řízena proudem na pinu F_ADJ v IC2, respektive proměnným napětím na OZ IC10B. To ovšem přinášelo několik problémů jako vyšší zkreslení v analogovém průběhu, nebo nutnost přepočítávání sklonu hrany u pulzů při každé změně úrovně. Proto je AM zpracovávána mikrokontrolérem. Původní mikrokontrolér ATmega128 musel být z tohoto důvodu nahrazen výkonnější řadou ATxmega. Pro vytváření obdélníkového signálu sice vyhovoval rychlostí multiplexor 74HC4053, nicméně při přepínání byl ve výstupním signálu viditelný parazitní glitch. To bylo nepřijatelné, proto musel být nahrazen preciznějším typem. Na místě koncového zesilovače bylo testováno více typů. Některé nevyhovovaly rychlostí nebo zkreslením při vyšším zatížení.


Do úvahy byl vzat i DDS obvod AD9102 obsahující 14-bitový D/A převodník s možnostmi generovat přímo bílý šum, pilovité a dokonce arbitrární průběhy, což se zpočátku jevilo výhodněji. Nicméně při experimentálním zjišťování vlastností byla zjištěna nedostatečná celková variabilita obvodu, což společně s nižší šířkou fázového akumulátoru 24 bitů, a tedy daleko menším výsledným rozlišením bylo nepřijatelné.

Při návrhu byla zohledněna i bezpečnost před selháním. Například každý vstup i výstup je chráněn před přepětím. Relé v atenuátorech jsou ve výchozích pozicích jak je zakresleno ve schématu, aby při jejich neočekávaném odpadnutí nemohlo být na výstupu vyšší napětí než požadované, případně aby došlo spíše k odpojení výstupu.


Navržený generátor se snaží co nejvíce přiblížit komerčně dostupným laboratorním přístrojům, byla vyvíjena snaha dosáhnout v amatérských podmínkách co nejvyšší přesnosti veškerých parametrů při zachování jednoduchosti zapojení. Nemůže však konkurovat parametry profesionálním přístrojům ani cenou levnějším čínským výrobkům. Největší motivací s očekávaným přínosem bylo nabytí cenných praktických zkušeností v oblasti návrhu analogových obvodů, pokročilejší programování mikrokontrolérů a prozkoumání některých zajímavých obvodových technik používaných v měřicí technice. Jako inspirace posloužil profesionální přístroj Agilent 33220A.

Přílohy


První část příloh obsahuje popsané printscreeny z osciloskopu při kompletním testování všech funkcí generátoru. Orientačně bylo změřeno SFDR spektrum harmonického průběhu při několika kmitočtech. Veškeré zobrazené průběhy jsou měřeny na zátěži $50\ \Omega$. Druhá část obsahuje kompletní schéma zapojení. Číslování jednotlivých listů odpovídá značení v blokovém schématu.




Fotografie z vývoje (jen pro otrlé :-)




SFDR sinus 1 kHz




SFDR sinus 1 MHz




SFDR sinus 20 MHz




Obdélník 1 kHz se střídou 30 %




Trojúhelník 1 kHz




Negativní rampa 1 kHz




Bílý šum




Obdélník 20 MHz
10 Vpp do zátěže 50 Ω




Pulz se skloněnými hranami




PWM modulace




AM modulace s hloubkou 80%




FM modulace




PM modulace s indexem 360°




FSK klíčování mezi 3 kHz a 20 kHz







Lineární rozmítání




Logaritmické rozmítání




Burst klíčování




A1. Schéma řídícího mikrokontroléru, SYNC a řadič relé





A2. Schéma DDS obvodů, filtrace a vstupu modulace




A3. Schéma tvarovače na obdélníkový a pulzní průběh



A4. Schéma řízení amplitudy s offsetem a koncového zesilovače



A5. Schéma napájecích obvodů



A6. Schéma tlačítkové klávesnice, enkodéru a LCD displeje