


# Rapport du BE MAC

*Conception d'une carte Ethernet en VHDL*



*Sommaire*

[Introduction](#)

[I - Réception](#)

[A. Description de la réception](#)

[B. Problèmes rencontrés](#)

[II - Transmission](#)

[A. Description de la transmission](#)

[B. Problèmes rencontrés](#)

[III - Collision et Backoff](#)

[A. Description du processus de Backoff et de la détection de collisions](#)

[B. Problèmes rencontrés](#)

[Conclusion](#)

[Annexe](#)

## Introduction

Durant le BE MAC nous avons décrit en VDHL une carte Ethernet simplifiée faisant l'interface entre la couche physique et la couche réseau. Pour se faire, nous avons suivi le manuel technique de l'Ethernet-10 core, en éliminant toutefois des signaux.


Notre carte est capable de recevoir une trame Ethernet et de la faire remonter. Elle peut aussi transmettre les données fournies par la couche supérieure en les encapsulant. Notre carte est de plus capable de détecter une collision et de mettre en place un système de Backoff, c'est-à-dire un temps d'attente avant de permettre la ré-émission d'une trame en cas de collision. Enfin, nous lui faisons lever un flag pour indiquer qu'il y a eu plusieurs collisions.

Dans ce rapport, nous allons inclure des chronogrammes montrant ces différents points. Nous commencerons par la partie réception, nous continuerons sur la partie transmission et finirons sur la partie détection de collision et algorithme de Backoff.

## I - Réception

### A. Description de la réception


Nous avons commencé par nous attaquer à la réception, cette partie étant plus simple à décrire que la transmission. Nous supposons que l'adresse MAC de notre carte Ethernet est AA:BB:CC:DD:EE:FF.



Réception d'une trame qui nous est adressée

Le chronogramme ci-dessus montre la réception d'une trame qui nous est adressée. Que se passe-t-il concrètement ?


Tout d'abord la couche supérieure permet la réception en mettant RENABP à l'état HIGH. Lorsqu'on lit le Start Frame Delimiter (SFD), on indique à la couche supérieure qu'une trame arrive avec RCVNGP à l'état HIGH et on pulse RSTARTP. Comme l'adresse lue, ici AA:BB:CC:DD:EE:FF, est la nôtre, on met RSMATIP à HIGH, pour indiquer à la couche supérieure que la trame nous est destinée. Ensuite, pour chacun des octets lus, on le place dans le buffer de sortie RDATAO et on pulse RBYTEP pour indiquer à la couche supérieure qu'elle peut lire ce nouvel octet. Lorsqu'on reçoit le End Frame Delimiter (EFD), on positionne RSMATIP et RCVNGP à LOW et on pulse RDONEP pour indiquer que la trame a été entièrement reçue.



Réception d'une trame qui ne nous est pas destinée

Le chronogramme ci-dessus montre la réception d'une trame qui ne nous est pas adressée. Voici la description des événements :

Ici aussi, la couche supérieure permet la réception en mettant RENABP à l'état HIGH. Lorsqu'on lit le SFD, on indique à la couche supérieure qu'une trame arrive avec RCVNGP à l'état HIGH et on pulse RSTARTP. Comme on se rend compte, à partir de l'octet '00', que l'adresse lue, ici AA:BB:CC:DD:00:FF, n'est pas la notre, on pulse RCLEANP pour dire à la couche supérieure qu'elle peut libérer les buffers qu'elle avait peut-être alloués en prévision de la trame actuelle et on repositionne RCVNGP à LOW. On constate toutefois un petit inconvénient, comme notre EFD correspond à la même séquence que notre SFD, notre carte va considérer le EFD de la trame précédente comme le SFD de la prochaine trame. On place donc RCVNGP à HIGH et on pulse RSTARTP, pour constater tout de suite, en lisant le premier octet '00', que l'adresse MAC ne correspond pas et indiquer, en pulsant RCLEANP, que la trame ne nous est pas destinée.



*Réception d'une trame qui ne nous est pas destinée  
puis d'une autre qui nous est destinée*

Enfin, nous nous sommes demandé, si, malgré la détection du EFD comme un SFD, on va bien récupérer une trame qui nous est destinée si elle succède à une trame qui ne nous est pas destinée. C'est ce cas de figure qui est traitée dans le chronogramme précédent. Comme on peut le voir la réception de la seconde trame se passe correctement.


## B. Problèmes rencontrés

Lors de cette étape, nous n'avons pas rencontré de problèmes insurmontables, l'essentiel de nos incompréhensions étaient dues au VHDL. Les cours nous ont donné de bonnes bases, mais, comme c'est souvent le cas, ce n'est pas parce que nous avons bien compris en classe, que nous ne rencontrons pas de problèmes lors de la mise en pratique. L'autre problème auquel nous nous sommes confrontés, a été de bien comprendre l'enchaînement des signaux que nous devons manipuler.

## II - Transmission

### A. Description de la transmission


Nous nous sommes ensuite attaqués à la transmission d'une frame indépendamment de la réception.



*Transmission Classique*


Nous avons donc commencé par décrire en VHDL une réception classique. Une fois de plus, que se passe-t-il concrètement ?

La couche supérieure indique qu'elle souhaite envoyer une frame en mettant TAVAILP à HIGH. On envoie donc le SFD sur TDATAO et indiquons à la couche supérieure que la transmission a commencé en pulsant TSTARTP et en positionnant TRNSMTP à HIGH. Ensuite on récupère l'adresse MAC de destination que la couche supérieure a positionnée dans TDATAI et on la transmet dans TDATAO octets par octets. On indique à la couche supérieure chaque fois qu'on lit et envoie un octet en pulsant TREADDP. Une fois les 6 octets de l'adresse MAC de destination envoyés, on transmet la notre. On indique chaque octet transmis en pulsant TREADDP, même si ça détourne un peu la fonction de ce pin puisqu'on ne lit pas le buffer d'entrée lors de cette étape. Une fois les 6 octets de notre adresse transmis, on lit les datas qui correspondent à la payload de la frame, ici, on a simulé la payload par 3 octets, '00', '01', '02'. Enfin, comme la couche supérieure nous indique que l'octet '02' est le dernier par TLASP à HIGH, on clôt la transmission en envoyant le EFD et en positionnant TRNSMTP à LOW et en pulsant TDONEP.



*Multiples Transmissions Classiques*

Par acquis de conscience, nous avons voulu vérifier que plusieurs transmissions consécutives ne posaient pas de problème à notre carte, c'est à dire que le système était bien réinitialisé après une transmission. Tout à l'air de fonctionner comme on peut le voir dans le chronogramme précédent.



*Multiplés Transmissions - Première Transmission Avortée*

Nous avons donc pu nous attaquer au problème suivant, permettre à l'utilisateur d'avorter une transmission. Ce cas de figure peut arriver, si, par exemple, l'hôte n'arrive pas à fournir les données à la vitesse à laquelle la carte les envoie. Dans ce cas, l'hôte, constatant qu'il ne suit pas, peut décider d'arrêter une transmission.

Le début de la transmission est classique. Par contre, on constate que cette fois ci, l'hôte positionne TABORTP à HIGH, ce qui entraîne que notre carte arrête de transmettre ce qu'elle transmettait, il s'agit en l'occurrence ici de notre adresse source, pour transmettre à la place une série de 32 bits alternés de 0 et de 1. On voit donc que notre carte transmet 4 "AA". Pour rappel, '1010 1010' est égal à "AA" en hexadécimal. Comme d'habitude, elle indique à la couche supérieure la fin de la transmission en positionnant TRNSMTP à 0 et en pulsant TDONEP.

Cette fois encore, pour voir si le système se réinitialisait bien, nous avons fait suivre la première transmission avortée par une transmission complète et on constate que tout se passe bien.

## B. Problèmes rencontrés


Nous avons aussi rencontré des problèmes pour savoir quels étaient les signaux à lever et à quel moment. À ce jour, nous avons toujours un doute quant au positionnement du signal TSOCOLP (respectivement TSMCOLP) à HIGH lorsque l'utilisateur positionne à HIGH TABORTP. En effet, il ne s'agit pas à proprement parler d'une collision et ce serait donc dériver la fonction du signal TSOCOLP. Toutefois, nous n'en sommes pas sûr, mais il semble que le manuel souhaite que l'on mette TSOCOLP (respectivement TSMCOLP) à HIGH en cas d'avortement de la transmission. Il n'est pas clair non plus, si le signal doit être maintenu à HIGH pendant la durée d'envoi de la séquence de 0 et 1 alternés, ou s'il doit être pulsé car il est écrit : "TSMCOLP is valid when the TDONEP pin pulses".



### III - Collision et Backoff

Enfin, nous voulions aller un peu plus loin et nous nous sommes donc penchés sur la détection des collisions multiples et la mise en place d'un backoff. Nous avons donc implémenté ces fonctionnalités.

#### A. Description du processus de Backoff et de la détection de collisions



*Collisions Multiples avec Backoff*

Nous allons voir comment nous détectons les collisions. Mais avant de commencer, nous tenons à préciser que le signal backoff\_t qui correspond au décompte des clocks lors de l'attente du temps de backoff est en fait un signal interne, il n'est présent dans le chronogramme que pour montrer qu'il y a bien un décompte.

Que se passe-t-il dans la figure précédente, montrant deux collisions successives ?

Tout d'abord, on constate que jusqu'à l'émission de l'octet "BB", il s'agit d'une émission normale. Seulement, la carte est positionnée en réception et reçoit une trame. On a donc positionné RCVNGP à l'état HIGH. Comme RCVNGP et TRNSMTP sont tous deux à l'état HIGH, on en déduit qu'il y a une collision. En effet, on est en train de recevoir une trame et d'en émettre une autre en même temps. Il s'agit de la première collision, on positionne donc TSOCOLP à l'état HIGH. Après l'émission des 32 bits alternatifs, on pulse TDONEP. On force ensuite l'attente d'un temps aléatoire, nous traiterons ce sujet plus en profondeur plus loin.


Après ce temps d'attente, nous commençons une nouvelle émission, mais manque de chance, nous recevons une nouvelle trame. Il s'agit ici de la seconde collision, on positionne donc TSMCOLP à l'état HIGH, puisque nous avons subi au moins deux collisions consécutives. Après avoir envoyé la séquence de bits alternés, on ré-attend un nouveau temps de backoff.



Nous allons maintenant pouvoir parler plus précisément de notre algorithme de backoff.

Tout d'abord quel est le principe ?

Comme on a pu le voir dans la figure précédente, lorsqu'une collision est détectée, il est vivement conseillé d'attendre avant de réémettre. Il faut attendre que l'hôte distant constate lui aussi la collision, qu'il envoie lui aussi la séquence de 32 bits alternés et que le canal d'émission soit libre. Toutefois, si les hôtes réémettent au bout du même temps fixe, ils se retrouveront dans la même configuration et l'on va ainsi enchaîner indéfiniment les collisions. Il faut donc attendre un temps aléatoire. Ce temps d'attente aléatoire correspond au temps de backoff. Ainsi, comme on peut le voir dans la figure suivante, une carte Ethernet tire un temps pseudo aléatoire (ici on voit que le backoff\_t est de 24 clocks) et décompte les coups d'horloge. Tant que le temps de backoff n'est pas annulé, l'hôte ne peut pas émettre.




Zoom sur le décompte

Maintenant, il est légitime de se demander : Comment peut on générer un nombre pseudo aléatoire matériellement ?

Un dispositif peu onéreux permettant de réaliser cette opération est le registre à décalage à rétroaction linéaire (LFSR : Linear feedback shift register). Pour décrire de manière très superficielle son fonctionnement, disons qu'il s'agit de faire un décalage circulaire droit du registre mais que le bit sortant subit une série de ou exclusif avec d'autres bits du registre avant d'être réinjecté en début de registre.

Voici un schéma de notre LFSR :



*LFSR que nous avons décrit en VHDL*

Grâce à cette figure on comprend bien le fonctionnement du LFSR, le premier chiffre est 0b101000...100 soit 20971524, le second est 0b110100...010 soit 27262978, le troisième est 0b011010...001 soit 13631489, le quatrième est 0b101101...000 soit 23592960, etc...

Nous avons initialisé le registre de cette manière pour voir s'il fonctionnait bien pendant la période de débogage, on voit bien que pendant encore quelques coups d'horloge, on va juste diviser par deux mais ça redevient intéressant par la suite. On passera par exemple de 2880 à 16778656, 8389328, 4194664, 2097332, 1048666, 17301549, etc...

Après avoir transmis les 32 bits alternatifs, on retient dans backoff\_t la valeur du LFSR. Pour que nos simulations ne s'éternisent pas, nous n'avons pas pris tous les 25 bits du registre, comme indiqué dans le manuel, mais seulement les 5 derniers bits. De cette manière, on a pu majorer le temps d'attente à 31s.

## B. Problèmes rencontrés

Le plus gros problème que nous avons rencontré a été dû à une erreur VHDL. Nous avons codé une boucle for allant de 24 à 1 en utilisant le mot clé TO au lieu du mots clés DOWNTO. Cette erreur nous a fait perdre une demi-heure de TP, mais nous ne sommes pas prêts de la reproduire.

L'autre soucis que nous avons eu a été de comprendre quand mettre TSMCOLP à l'état HIGH. Il nous a fallu du temps pour comprendre qu'il remplaçait TSOCOLP à partir de deux collisions consécutives.

## Conclusion


Sans nous proclamer professionnels du hardware, nous sommes assez fier de ce que nous avons réussi à réaliser. Il nous a fallu comprendre une partie du manuel technique d'Ethernet-10 Core, prendre en main le logiciel ISE-Webpack de XILINX, coder en VHDL, réaliser des simulations pertinentes. Ce n'était pas facile mais nous avons su relever le défi et en avons retiré une bonne expérience. Il nous manquait des connaissances matérielles, que ce BE nous a permis d'acquérir (nous réalisons, bien entendu, qu'il nous reste beaucoup à apprendre).

Le seul petit regret que nous avons est celui de n'avoir pas été assez rapides pour tester notre description matérielle en réel sur la carte FPGA.

## Annexe

- Le schematic de notre carte Ethernet
- Le code VHDL de notre carte Ethernet
- Le code VHDL des tests de la carte

# Ethernet





```

compteurAddr := compteurAddr+1;

    else
        error_check_add:=TRUE;
    end if;
    elsif (compteurAddr=3) then
        if (NOADDR1(23 downto 16)=RDATAI) then
            compteurAddr:= compteurAddr+1;
        else
            error_check_add:=TRUE;
        end if;
    elsif (compteurAddr=4) then
        if (NOADDR1(15 downto 8)=RDATAI) then
            compteurAddr := compteurAddr+1;
        else
            error_check_add:=TRUE;
        end if;
    elsif (compteurAddr=5) then
        if (NOADDR1(7 downto 0)=RDATAI) then
            compteurAddr := compteurAddr+1;
            RSMATIP <= '1';
        else
            error_check_add:=TRUE;
        end if;
    else
        --
        --
        --
        -- Soit on transmet les données ie
        -- Soit on recoit le end frame delimiter
        if (RDATAI=SFD) then -- (/!\ EFD=SFD)
            --on a fini la reception
            RDONEP <= '1';
            RCVNGP_aux <= '0';
            RSMATIP <= '0';
            compteurAddr:=0;
        else
            --on fait remonter les données
            RDATAO <= RDATAI;
            RBYTEP <= '1';
        end if;
    end if;

    --Si on a eu une erreur, il faut reset le compteur d'add et le
    if (error_check_add=TRUE) then
        compteur := 7;
        compteurAddr:=0;
        RCLEANP <= '1';
        RCVNGP_aux <= '0';
        error_check_add:=FALSE;
    end if;

    end if;
end if;
end process;

RCVNGP <= RCVNGP_aux;

transmission : process -- transmission
variable compteur : HUIT_INT;
variable compteurAddr : CINQ_INT;
variable error_check_add : BOOLEAN;
variable compteur_step : CINQ_INT;
variable compteur_bit_collision : CINQ_INT;
variable nb_coll_conseq : INTEGER;

```

```

begin
    wait until CLK'event and CLK = '1';
    TBACKOFF <= '0';

    -- Pour les pulses ils sont par défaut à 0
    TSTARTP <= '0';
    TDONEP <= '0';

    if RESETN='0' then
        compteur := 7;
        compteurAddr := 0;
        error_check_add:=FALSE;
        compteur_step :=0;
        compteur_bit_collision:=0;
        BACKOFF_T <= "000000000000000000000000000000";
        nb_coll_conseq := 0;
        TRNSMTP_aux <= '0';
        TDATAO <= X'00';

    else
        if nb_coll_conseq >= 1 then
            TCOLPREV <= '1';
        else
            TCOLPREV <= '0';
        end if;
        if BACKOFF_T /= "000000000000000000000000000000" then
            --On est en backoff, il faut donc attendre
            BACKOFF_T <= BACKOFF_T - 1;
            TBACKOFF <= '1';
        elsif TABORTP='1' or TSOCOLP_aux = '1' or TSMCOLP_aux = '1' or COLLISION_FLAG
= '1' then
            -- reset des variables pour la transmission normale
            compteurAddr := 0;
            error_check_add:=FALSE;
            compteur_step :=0;
            compteur := compteur +1;
            --Tous les 8 clock on lit un octet
            if (compteur = 8) then -- octet reçu
                --remise du compteur de top d'horloge à 0
                compteur:=0;
                if compteur_bit_collision < 4 then
                    COLLISION_FLAG <= '1';
                    TDATAO <= 'ALTERNATIVE_SEQUENCE';
                    compteur_bit_collision := compteur_bit_collision +1;
                else
                    COLLISION_FLAG <= '0';
                    TRNSMTP_aux <= '0';
                    TDONEP <= '1';--Terminaison de la transmission par un
                    compteur_bit_collision := 0;
                    compteur:=7; --On remet le compteur à 7 pour qu'on
                    puisse retransmettre directement après le backoff
                end if;
            else
                TABORTP
            end if;
        end if;
        compteur_bit_collision := 0;
        compteur:=7; --On passe en backoff maintenant
        --On passe en backoff maintenant
        --BACKOFF_T <= x'0000" & LFSR_REG( 8 downto 0);
        --test Collision multiple pour aller plus vite
        BACKOFF_T <= x'000000" & LFSR_REG( 4 downto 0);
        --BACKOFF_T <= x'00000" & "00010"; --test TABORT pour
        aller plus vite
        TBACKOFF <= '1';
        --On incrémente le nombre de collision
        nb_coll_conseq := nb_coll_conseq + 1;
        --Plus de data à transmettre
        TDATAO <= X'00';
    end if;
end if;
    elsif TAVAILP='1' then
        --Si on est dans ce process c'est qu'on n'est pas en collision
        compteur_bit_collision :=0;
        compteur := compteur +1;
        --Tous les 8 clock on lit un octet
    end if;
end if;

```



```

if (compteur = 8) then -- octet reçu
    -- remise du compteur de top d'horloge à 0
    compteur := 0;
    TRNSMTP_aux <= '1';
    if (compteur_step = 0) then
        --
        -- SEND SFD
        -- Première étape : send le SFD
        TDATA0 <= SFD;
        compteur_step := compteur_step + 1;
        TSTARTP <= '1';
        elsif (compteur_step = 1) then
            --
            -- SEND ADD DEST
            --
            if (compteurAddr = 0) then -- envoi du premier octet de
                compteurAddr := compteurAddr + 1;
                TDATA0 <= TDATAI ;
                TREADDP <= '1';
            elsif (compteurAddr = 1) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= TDATAI ;
                TREADDP <= '1';
            elsif (compteurAddr = 2) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= TDATAI ;
                TREADDP <= '1';
            elsif (compteurAddr = 3) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= TDATAI ;
                TREADDP <= '1';
            elsif (compteurAddr = 4) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= TDATAI ;
                TREADDP <= '1';
            elsif (compteurAddr = 5) then -- envoi du dernier octet
                compteurAddr := compteurAddr + 1;
                TDATA0 <= TDATAI ;
                TREADDP <= '1';
                compteur_step := compteur_step + 1;
            end if;
        elsif (compteur_step = 2) then
            --
            -- SEND ADD SRC
            --
            if (compteurAddr = 0) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= NOADDR1(47 downto 40);
                TREADDP <= '1';
            elsif (compteurAddr = 1) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= NOADDR1(39 downto 32);
                TREADDP <= '1';
            elsif (compteurAddr = 2) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= NOADDR1(31 downto 24);
                TREADDP <= '1';
            elsif (compteurAddr = 3) then
                compteurAddr := compteurAddr + 1;
                TDATA0 <= NOADDR1(23 downto 16);
                TREADDP <= '1';
            end if;
        end if;
    end if;
end if;

```

de l'adresse destination

```

elsif (compteurAddr = 4) then
    compteurAddr := compteurAddr + 1;
    TDATA0 <= NOADDR1(15 downto 8);
    TREADDP <= '1';
    elsif (compteurAddr = 5) then
        compteurAddr := 0;
        TDATA0 <= NOADDR1(7 downto 0);
        TREADDP <= '1';
        compteur_step := compteur_step + 1;
    end if;
    elsif (compteur_step = 3) then
        --
        -- SEND DATA
        --
        TDATA0 <= TDATAI ;
        TREADDP <= '1';
        if (TLASTP = '1') then
            end if;
            compteur_step := compteur_step + 1;
        elsif (compteur_step = 4) then
            --
            -- SEND EFD
            --
            TDATA0 <= SFD;
            -- RESET DES STEPS
            compteur_step := 0;
            TDONEP <= '1';
            TRNSMTP_aux <= '0';
            -- Tout s'est bien passé on remet le nombre de
            nb_coll_conseq := 0;
        end if;
    end if;
    else
        -- Si on est ici, par défaut on met 0 en sortie
        -- Puisqu'on n'est ni en transmission ni en collision
        TDATA0 <= X'00';
    end if;
    end if;
    end process;
    TRNSMTP <= TRNSMTP_aux;
    collision : process -- collision
    begin
        wait until CLK'event and CLK = '1';
        if RCVNGP_aux = '1' and TRNSMTP_aux = '1' and TCOLPREV = '1' then
            TSMCOLP_aux <= '1';
            TSOCOLP_aux <= '0';
            elsif RCVNGP_aux = '1' and TRNSMTP_aux = '1' then
                TSOCOLP_aux <= '1';
                TSMCOLP_aux <= '0';
            else
                TSMCOLP_aux <= '0';
                TSOCOLP_aux <= '0';
            end if;
            TSOCOLP_aux <= '0';
        end if;
    end process;
    TSOCOLP <= TSOCOLP_aux;
    TSMCOLP <= TSMCOLP_aux;
    lfsr_proc : process
    variable suivant : STD_LOGIC;
    variable i : integer;
    variable lfsr : std_logic_vector(24 downto 0);
    begin
        wait until CLK'event and CLK = '1';
    end if;
end if;

```

collision à 0

```
if RESETN='0' then
    lfsr := "10100000000000000000000000000000";
else
    --On réalise s = (((R(0)+R(2))+R(3))+R(4))+R(6))
    suivant := lfsr(0);
    suivant := suivant xor lfsr(2);
    suivant := suivant xor lfsr(3);
    suivant := suivant xor lfsr(4);
    suivant := suivant xor lfsr(6);

    --Décalage à droite
    FOR i IN 24 DOWNTO 1 LOOP
        lfsr(25-i-1) := lfsr(25-i);
    END LOOP;

    --Mise en place du bit suivant
    lfsr(24) := suivant;

end if;

LFSR_REG <= lfsr;

end process;

end Behavioral;
```

```

-----
-- Company:
-- Engineer:
--
-- Create Date: 18:05:08 02/25/2015
-- Design Name: /home/nabilie/Documents/4IR/FPGA-Proj/Ethernet_10_Core/Test_Carte_Ethernet.vhd
-- Project Name: Ethernet_10_Core
-- Target Device:
-- Tool versions:
-- Description:
--
-- VHDL Test Bench Created by ISE for module: Ethernet
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
--
-- Notes:
-- This testbench has been automatically generated using types std_logic and
-- std_logic_vector for the ports of the unit under test. Xilinx recommends
-- that these types always be used for the top-level I/O of a design in order
-- to guarantee that the testbench will bind correctly to the post-implementation
-- simulation model.
-----
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions, with Signed or Unsigned values
--USE ieee.numeric_std.ALL;

ENTITY Test_Reception IS
END Test_Reception;

ARCHITECTURE behavior OF Test_Reception IS

    -- Component Declaration for the Unit Under Test (UUT)

    COMPONENT Ethernet
    Port ( RBYTEP : out STD_LOGIC;
          RCLEAMP : out STD_LOGIC;
          RCVNGP : out STD_LOGIC;
          RDATAO : out STD_LOGIC_VECTOR (7 downto 0);
          RDATAI : in STD_LOGIC_VECTOR (7 downto 0);
          RDONEP : out STD_LOGIC;
          RENABP : in STD_LOGIC;
          RSMATIP : out STD_LOGIC;
          RSTARTP : out STD_LOGIC;
          RESETN : in STD_LOGIC;
          CLK : in STD_LOGIC;

          TSOCOLP : out STD_LOGIC;
          TABORTP : in STD_LOGIC;
          TAVAILP : in STD_LOGIC;
          TRANSTP : out STD_LOGIC;
          TDATAI : in STD_LOGIC_VECTOR (7 downto 0);
          TDATAO : out STD_LOGIC_VECTOR (7 downto 0);
          TDONEP : out STD_LOGIC;
          TLASTP : in STD_LOGIC;
          TREADDP : out STD_LOGIC;
          TSTARTP : out STD_LOGIC;
          TBCKOFF : out STD_LOGIC;
          TSMCOLP : out STD_LOGIC;

          -- insert stimulus here
          -- BONNE ADRESSE et ensuite mauvaise adresse
          -- Tous les 8 tops d'horloge on change de case de la trame
          -- RECEPTION TEST
          RESETN <= '0', '1' after 10 ns;
          RENABP <= '0', '1' after 30 ns;

          RDATAI <= "10101011" after 80 ns,
          X"AA" after 160 ns,
          X"BB" after 240 ns,

          END COMPONENT;

--Inputs
signal RDATAI : std_logic_vector(7 downto 0) := (others => '0');
signal RENABP : std_logic := '0';

```

```

signal RESETN : std_logic := '0';
signal CLK : std_logic := '0';

signal TABORTP : std_logic := '0';
signal TAVAILP : std_logic := '0';
signal TDATAI : std_logic_vector(7 downto 0) := (others => '0');
signal TLASTP : std_logic := '0';

--Outputs
signal RBYTEP : std_logic;
signal RCLEAMP : std_logic;
signal RCVNGP : std_logic;
signal RDATAO : std_logic_vector(7 downto 0);
signal RDONEP : std_logic;
signal RSMATIP : std_logic;
signal RSTARTP : std_logic;
signal TSOCOLP : std_logic;
signal TRANSTP : std_logic;
signal TDATAO : std_logic_vector(7 downto 0);
signal TDONEP : std_logic;
signal TREADDP : std_logic;
signal TSTARTP : std_logic;
signal TBCKOFF : std_logic;
signal TSMCOLP : std_logic;

BEGIN

    -- Instantiate the Unit Under Test (UUT)
    uut: Ethernet PORT MAP (
        RBYTEP => RBYTEP,
        RCLEAMP => RCLEAMP,
        RCVNGP => RCVNGP,
        RDATAO => RDATAO,
        RDATAI => RDATAI,
        RDONEP => RDONEP,
        RENABP => RENABP,
        RSMATIP => RSMATIP,
        RSTARTP => RSTARTP,
        RESETN => RESETN,
        CLK => CLK,

        TSOCOLP => TSOCOLP,
        TABORTP => TABORTP,

        TAVAILP => TAVAILP,
        TRANSTP => TRANSTP,
        TDATAI => TDATAI,
        TDATAO => TDATAO,
        TDONEP => TDONEP,
        TLASTP => TLASTP,
        TREADDP => TREADDP,
        TSTARTP => TSTARTP,
        TBCKOFF => TBCKOFF,
        TSMCOLP => TSMCOLP
    );

    -- Clock process definitions,
    CLK <= not CLK after 5 ns;

    -- Stimulus process

    -- insert stimulus here
    -- BONNE ADRESSE et ensuite mauvaise adresse
    -- Tous les 8 tops d'horloge on change de case de la trame
    -- RECEPTION TEST
    RESETN <= '0', '1' after 10 ns;
    RENABP <= '0', '1' after 30 ns;

    RDATAI <= "10101011" after 80 ns,
    X"AA" after 160 ns,
    X"BB" after 240 ns,

```

```
-- X"CC" after 320 ns,
-- X"DD" after 400 ns,
-- X"EE" after 480 ns,
-- X"FF" after 560 ns,
-- X"1A" after 640 ns,
-- X"2B" after 720 ns,
-- X"3C" after 800 ns,
-- X"4D" after 880 ns,
-- X"5E" after 960 ns,
-- X"6F" after 1040 ns,
-- X"00" after 1120 ns,
-- X"01" after 1200 ns,
-- X"02" after 1280 ns,
-- "10101011" after 1360 ns,
-- "00000000" after 1440 ns;

-- -- RECEPTION TEST DESTINATAIRE PAS NOUS
-- RESETN <= '0','1' after 10 ns;
-- RENABP <= '0','1' after 30 ns;

--
-- RDATAI <= "10101011" after 80 ns,
-- X"AA" after 160 ns,
-- X"BB" after 240 ns,
-- X"CC" after 320 ns,
-- X"DD" after 400 ns,
-- X"00" after 480 ns,
-- X"FF" after 560 ns,
-- X"1A" after 640 ns,
-- X"2B" after 720 ns,
-- X"3C" after 800 ns,
-- X"4D" after 880 ns,
-- X"5E" after 960 ns,
-- X"6F" after 1040 ns,
-- X"00" after 1120 ns,
-- X"01" after 1200 ns,
-- X"02" after 1280 ns,
-- "10101011" after 1360 ns,
-- "10101011" after 1440 ns,
-- X"AA" after 1520 ns,
-- X"BB" after 1600 ns,
-- X"CC" after 1680 ns,
-- X"DD" after 1760 ns,
-- X"EE" after 1840 ns,
-- X"FF" after 1920 ns,
-- X"1A" after 2000 ns,
-- X"2B" after 2080 ns,
-- X"3C" after 2160 ns,
-- X"4D" after 2240 ns,
-- X"5E" after 2320 ns,
-- X"6F" after 2400 ns,
-- X"00" after 2480 ns,
-- X"01" after 2560 ns,
-- X"02" after 2640 ns,
-- "10101011" after 2720 ns,
-- "00000000" after 2800 ns;

-- -- TRANSMISSION TEST
-- RESETN <= '0','1' after 25 ns;
-- TAVAILP <= '0','1' after 90ns, '0' after 1440ns;
-- TABORTP <= '0';
-- TLASTP<='0','1' after 1280ns,'0' after 1360ns;

--
-- TDATAI <= X"00",
-- X"1A" after 160ns,
-- X"2B" after 240ns,
-- X"3C" after 320ns,
-- X"4D" after 400ns,
-- X"5E" after 480ns,
-- X"6F" after 560ns,
-- X"00" after 640ns,
-- X"01" after 1280ns,
-- X"02" after 1280ns,
```

```
-- X"00" after 1360ns;

-- -- MULTIPLE TRANSMISSION TEST
-- RESETN <= '0','1' after 25 ns;
-- TAVAILP <= '0','1' after 90 ns, '0' after 1450 ns, '1' after 1530 ns, '0' after 2890 ns;
-- TABORTP <= '0';
-- TLASTP<='0','1' after 1280 ns,'0' after 1360 ns,'1' after 2720 ns,'0' after 2800 ns;

--
-- TDATAI <= X"00",
-- X"1A" after 160 ns,
-- X"2B" after 240 ns,
-- X"3C" after 320 ns,
-- X"4D" after 400 ns,
-- X"5E" after 480 ns,
-- X"6F" after 560 ns,
-- X"00" after 640 ns,
-- X"01" after 1200 ns,
-- X"02" after 1280 ns,
-- X"00" after 1360 ns,
-- X"1A" after 1600 ns,
-- X"2B" after 1680 ns,
-- X"3C" after 1760 ns,
-- X"4D" after 1840 ns,
-- X"5E" after 1920 ns,
-- X"6F" after 2000 ns,
-- X"00" after 2080 ns,
-- X"01" after 2640 ns,
-- X"02" after 2720 ns,
-- X"00" after 2800 ns;

-- -- MULTIPLE TRANSMISSION TEST avec TABORT
-- RESETN <= '0','1' after 25 ns;
-- TAVAILP <= '0','1' after 90 ns, '0' after 1280 ns, '1' after 1530 ns, '0' after 2890 ns;
-- TLASTP<='0','1' after 1280 ns,'0' after 1360 ns,'1' after 2720 ns,'0' after 2800 ns;
-- TABORTP <= '0','1' after 880 ns,'0' after 960 ns; --Test Arrêt brutal de transmission

--
-- TDATAI <= X"00",
-- X"1A" after 160 ns,
-- X"2B" after 240 ns,
-- X"3C" after 320 ns,
-- X"4D" after 400 ns,
-- X"5E" after 480 ns,
-- X"6F" after 560 ns,
-- X"00" after 640 ns,
-- X"01" after 1200 ns,
-- X"02" after 1280 ns,
-- X"00" after 1360 ns,
-- X"1A" after 1600 ns,
-- X"2B" after 1680 ns,
-- X"3C" after 1760 ns,
-- X"4D" after 1840 ns,
-- X"5E" after 1920 ns,
-- X"6F" after 2000 ns,
-- X"00" after 2080 ns,
-- X"01" after 2640 ns,
-- X"02" after 2720 ns,
-- X"00" after 2800 ns;

-- -- TRANSMISSION TEST avec TABORT
-- RESETN <= '0','1' after 25 ns;
-- -- faudra mettre TAVAILP à 0
-- TAVAILP <= '0','1' after 90ns;
-- TABORTP <= '0','1' after 800ns ,'0' after 1000ns,'1' after 1160ns; --Test Arrêt brutal de
transmission
--
-- TDATAI <= X"00",
-- X"AA" after 160ns,
-- X"BC" after 240ns,
-- X"CD" after 320ns,
-- X"DE" after 400ns,
-- X"EF" after 480ns,
-- X"FA" after 560ns,
```

```
-- X"01" after 640ns,
-- X"11" after 880ns,
-- "10101011" after 960ns,
-- "10101111" after 1040ns,
-- "11110000" after 1120ns,-- (560 + 80 + 480 = 1120 ns)à partir de mtn Ces données seront
ensuite transmises
-- "00001111" after 1200ns,
-- "00110011" after 1280ns,
-- "11001100" after 1360ns,
-- "00000000" after 1440ns;
-- --TLASTP<='0','1' after 1360ns;

----
-- -- Collision Test
-- RESETN <= '0','1' after 10ns;
-- -- faudra mettre TAVAILP à 0
-- TAVAILP <= '0','1' after 90ns, '0' after 1140 ns;
-- --TABORTP <= '0','1' after 800ns, '0' after 1000ns;
--
-- TDATAI <= X"00",
-- X"AA" after 160ns,
-- X"CC" after 240ns,
-- X"BB" after 320ns,
-- X"DD" after 400ns,
-- X"FF" after 480ns,
-- X"EE" after 560ns,
-- X"01" after 640ns,
-- X"11" after 880ns,
-- "10101011" after 960ns,
-- "00000000" after 1040ns,
-- X"AA" after 1160ns,
-- X"CC" after 1240ns,
-- X"BB" after 1320ns,
-- X"DD" after 1400ns,
-- X"FF" after 1480ns,
-- X"EE" after 1560ns,
-- X"01" after 1640ns,
-- X"11" after 1880ns,
-- "10101011" after 1960ns,
-- "00000000" after 2040ns;
--
-- RENARP <= '0','1' after 800ns;
-- RDATAI <= "00000000",
-- "10101011" after 800ns,
-- X"AA" after 880ns,
-- X"BB" after 960ns,
-- X"CC" after 1040ns,
-- X"DD" after 1120ns,
-- X"EE" after 1200ns,
-- X"FF" after 1280ns,
-- X"01" after 1360ns,
-- X"11" after 1440ns,
-- "10101011" after 1520ns,
-- "00000000" after 1600ns,
-- "10101011" after 1800ns,
-- X"AA" after 1880ns,
-- X"BB" after 1960ns,
-- X"CC" after 2040ns,
-- X"DD" after 2120ns,
-- X"EE" after 2200ns,
-- X"FF" after 2280ns,
-- X"01" after 2360ns,
-- X"11" after 2440ns,
-- "10101011" after 2520ns,
-- "00000000" after 2600ns;
--
-- -- TLASTP<='0','1' after 1300ns, '0' after 1400 ns, '1' after 2300 ns, '0' after 2400 ns;
--
-- -- Collision Multiple Test (310 ns de backoff max).
-- RESETN <= '0','1' after 10 ns;
-- TAVAILP <= '0','1' after 90 ns, '0' after 890 ns, '1' after 1530 ns, '0' after 1850 ns;
```

```
TLASTP<='0';

TDATAI <= X"00",
X"1A" after 160 ns,
X"2B" after 240 ns,
X"3C" after 320 ns,
X"4D" after 400 ns,
X"5E" after 480 ns,
X"6F" after 560 ns,
X"00" after 640 ns,
X"01" after 1200 ns,
X"02" after 1280 ns,
X"00" after 1360 ns,
X"1A" after 1680 ns,
X"2B" after 1680 ns,
X"3C" after 1760 ns,
X"4D" after 1840 ns,
X"5E" after 1920 ns,
X"6F" after 2000 ns,
X"00" after 2080 ns,
X"01" after 2640 ns,
X"02" after 2720 ns,
X"00" after 2800 ns;

RENARP <= '0','1' after 800 ns;
RDATAI <= "00000000",
X"AB" after 880 ns,
X"AA" after 880 ns,
X"BB" after 960 ns,
"10101010" after 1040 ns,
"10101010" after 1120 ns,
"10101010" after 1200 ns,
"10101010" after 1280 ns,
X"00" after 1360 ns,
X"AB" after 1760 ns,
X"AA" after 1840 ns,
X"BB" after 1920 ns,
"10101010" after 2000 ns,
"10101010" after 2080 ns,
"10101010" after 2160 ns,
"10101010" after 2240 ns,
X"00" after 2320 ns;
```

END;