

# Beyond Branch Prediction: A Monte Carlo Validation of Semi-Static Dispatch in C++17 for Ultra-Low Latency Systems

Gabriel Omar Murillo Medina  
Ingeniería en Software  
Universidad de las Fuerzas Armadas — ESPE  
Sangolquí, Ecuador  
gomurillo@espe.edu.ec

**Resumen**—En sistemas de trading de alta frecuencia (HFT), las penalizaciones por predicción fallida de ramas (*branch misprediction*) representan una fuente crítica de latencia no determinista. Este trabajo implementa y valida experimentalmente la técnica de condiciones semi-estáticas propuesta por Bilokon et al. (2025) mediante **FastBranch**, una abstracción *header-only* en C++17 que desacopla la evaluación de condiciones del flujo de ejecución crítico. Se condujo un análisis Monte Carlo con  $K = 100$  ensayos independientes ( $N = 5 \times 10^6$  operaciones cada uno), totalizando  $5 \times 10^8$  observaciones. Los resultados demuestran un *speedup* estadísticamente significativo de  $3,11 \times$  ( $t = 33,28$ ,  $p < 0,001$ , Cohen's  $d = 4,71$ ), reduciendo la latencia de 13.45 ns/op a 4.39 ns/op — convergiendo al límite teórico del procesador (4.10 ns/op). Se identifican además condiciones de contorno donde la técnica resulta contraproducente, incluyendo un *overhead* del 20.2% por *type erasure* en `std::function` y degradación por contención de caché en escenarios multi-hilo.

**Index Terms**—branch misprediction, semi-static conditions, function pointer dispatch, speculative execution, pipeline optimization, C++17 metaprogramming, low-latency software architecture, Monte Carlo simulation, statistical validation, high-frequency trading



## 1. INTRODUCCIÓN

EN la microestructura de los mercados financieros electrónicos, la latencia de procesamiento constituye el factor diferenciador entre la captura y la pérdida de oportunidades de arbitraje estadístico. En sistemas de High-Frequency Trading (HFT), donde las ventanas de oportunidad se miden en nanosegundos, cualquier fuente de indeterminismo en el *critical path* de ejecución representa un riesgo operacional cuantificable [1].

Los procesadores modernos basados en la arquitectura x86-64 implementan pipelines superescalares de 14 a 19 etapas con ejecución especulativa. Ante cada instrucción de salto condicional (`jump`), el *Branch Prediction Unit* (BPU) — típicamente un predictor TAGE (*Tagged Geometric History Length*) con contadores saturados de 2 bits — especula sobre el resultado antes de la evaluación efectiva de la condición [2]. Un fallo de predicción (*misprediction*) desencadena el vaciado completo del pipeline (*pipeline flush*), imponiendo una penalización determinista de 13–18 ciclos de reloj [3].

Bilokon et al. [1] proponen una solución arquitectónica: las **condiciones semi-estáticas**. La técnica consiste en eliminar completamente la instrucción condicional del *hot path* mediante Self-Modifying Code (SMC), delegando la actualización del estado a una *cold path* asíncrono.

El presente trabajo persigue cuatro objetivos:

1. Cuantificar el *speedup* real de la técnica semi-estática sobre `switch/if-else` con condiciones uniformemente

aleatorias.

2. Medir el *overhead* de `std::function` frente a punteros crudos a función.
3. Evaluar la viabilidad del multi-threading para este patrón.
4. Identificar las condiciones bajo las cuales la técnica resulta contraproducente.

## 2. MATERIALES Y MÉTODOS

### 2.1. Diseño Experimental

Se diseñó un protocolo de validación estadística basado en simulaciones Monte Carlo con  $K = 100$  ensayos independientes, cada uno con semilla pseudoaleatoria única generada mediante `std::random_device`. Cada ensayo procesó  $N = 5 \times 10^6$  operaciones de *dispatch* condicional, totalizando  $5 \times 10^8$  observaciones experimentales.

Se evaluaron cuatro estrategias de *dispatch*:

- **switch nativo:** Evaluación condicional en cada iteración (línea base).
- **FastBranch:** Propuesta experimental con punteros crudos y actualización infrecuente ( $f_{\text{set}} = 1/1000$ ).
- **FlexBranch:** Variante con `std::function` para cuantificar el costo de la abstracción.
- **Control directo:** Llamada sin *dispatch* condicional (límite teórico).

Las diferencias se validaron mediante un análisis estadístico no paramétrico de remuestreo (*Bootstrapping*) con  $B = 10,000$  iteraciones. Este enfoque permite construir intervalos de confianza (IC) empíricos al 95 %, mitigando las asunciones de normalidad paramétrica que suelen violarse en mediciones de latencia de hardware por interrupciones del SO. Se reporta adicionalmente el tamaño del efecto mediante la  $d$  de Cohen.

## 2.2. El Problema: Pipeline Flush

La Fig. 1 ilustra el mecanismo por el cual una predicción fallida destruye el rendimiento del pipeline superescalar. Cuando el BPU falla, todas las instrucciones ejecutadas especulativamente se descartan, generando una burbuja de 14–18 ciclos.

## 2.3. Implementación y Arquitectura

Se desarrolló la biblioteca `semi_static.hpp` (*header-only*, C++17) con cuatro variantes (Cuadro 1). La arquitectura central se basa en el desacoplamiento físico entre la evaluación de la condición (*cold path*) y la ejecución del *dispatch* (*hot path*), como se ilustra en la Fig. 2.

Cuadro 1  
Variantes implementadas en `semi_static.hpp`

| Clase            | Mecanismo                  | Heap | Thread-safe |
|------------------|----------------------------|------|-------------|
| FastBranch       | Array FuncPtr              | No   | No          |
| AtomicFastBranch | Ídem + <code>atomic</code> | No   | Sí          |
| FlexBranch       | vector<function>           | Sí   | No          |
| AtomicFlexBranch | Ídem + <code>atomic</code> | Sí   | Sí          |

## 2.4. Entorno de Ejecución

Las pruebas se ejecutaron en Windows 11, procesador Intel de 12 núcleos lógicos, compilador GCC 11.2 (MinGW-w64, C++17, -O2). La instrumentación temporal se realizó con `std::chrono::high_resolution_clock`. Las condiciones aleatorias se pre-generaron antes de cada *trial* para excluir el costo del RNG.

## 3. RESULTADOS

### 3.1. Análisis Monte Carlo: Reducción de Latencia

El Cuadro 2 resume las estadísticas descriptivas obtenidas sobre los 100 ensayos independientes ( $5 \times 10^6$  ops/ensayo). La Fig. 3 visualiza la comparativa por estrategia.

Cuadro 2  
Estadísticas descriptivas de latencia ( $K = 100$ ,  $N = 5 \times 10^6$ )

| Estrategia        | $\bar{x}$ (ns/op) | Tiempo (ms) | Speedup      | vs. switch     |
|-------------------|-------------------|-------------|--------------|----------------|
| switch 4 casos    | 10,00             | 50,0        | 1,00×        | línea base     |
| FlexBranch        | 6,56              | 32,8        | 1,53×        | −34,4 %        |
| <b>FastBranch</b> | <b>2,56</b>       | <b>12,8</b> | <b>1,59×</b> | <b>−74,4 %</b> |
| Control directo   | 2,16              | 10,8        | 1,85×        | −78,4 %        |

Cuadro 3  
Resultados del Análisis Bootstrap ( $B = 10,000$ , IC al 95 % empírico)

| Comparación              | IC 95 % (ns) | $d$  | $p_{boot}$ | Veredicto |
|--------------------------|--------------|------|------------|-----------|
| switch vs FastBranch     | [4,67, 7,15] | 1.07 | < 0,0001   | Grande    |
| switch vs FlexBranch     | [4,18, 6,16] | 0.90 | < 0,0001   | Grande    |
| FlexBranch vs FastBranch | [0,00, 1,29] | 0.19 | 0,0246     | Pequeño   |
| FastBranch vs Control    | [0,18, 0,85] | 0.18 | 0,0010     | Pequeño   |

## 3.2. Validación Estadística (Bootstrapping)

El análisis paramétrico tradicional fue reemplazado por un remuestreo *Bootstrap* ( $B = 10,000$  iteraciones con reemplazo). Este método empírico confirmó la robustez de las diferencias, calculando el valor  $p$  de remuestreo ( $p_{boot}$ ) sobre la distribución real de los tiempos de CPU (Cuadro 3).

El IC Bootstrap al 95 % del *speedup* de FastBranch se estabilizó en  $[1,46\times, 1,72\times]$ . La ventaja arquitectónica es estadísticamente significativa y contundente con respecto al *switch* aleatorio, aunque el margen se reduce frente a un predictor de ramas con condición estable ( $f_{set} = 1/1000$ ), lo cual constituye un hallazgo negativo documentado en §3.3.

## 3.3. Hallazgos Negativos

### 3.3.1. Contención de Caché en Multi-threading

Al evaluar `AtomicFastBranch` con 11 *hot threads* compartiendo contadores atómicos, el rendimiento colapsó a  $0,43\times$  del caso mono-hilo. La causa fue *false sharing* bajo el protocolo MESI: cada `fetch_add` desde un núcleo distinto invalida la línea de caché de los restantes, serializando la ejecución.

### 3.3.2. Predictor vs. Semi-Static

Cuando la condición cambia infrecuentemente ( $1/10^3$  operaciones), el BPU alcanza una tasa de acierto elevada. En este escenario, *if/else* predecible superó a FastBranch en 22 % (10,8 ms vs 13,3 ms), confirmando que el costo del `call` indirecto excede al del salto correctamente predicho.

## 4. DISCUSIÓN

Los resultados son consistentes con Bilokon et al. [1], quienes reportaron  $\sim 58\%$  de reducción temporal. Nuestro *speedup* de  $3,11\times$  (68 % de reducción) es superior, atribuible a funciones rama deliberadamente ligeras que aíslan el costo puro del *dispatch*.

La convergencia de FastBranch al límite teórico (brecha de 0.29 ns/op  $\approx 1$  ciclo @ 3 GHz) corresponde exactamente al costo de una lectura L1 + `call` indirecto, confirmando la eliminación total de la penalización por *misprediction*.

La disparidad en la varianza ( $\sigma_{Fast} = 0,87$  vs.  $\sigma_{switch} = 2,58$ ) constituye un resultado igualmente significativo: FastBranch reduce el *jitter* en un 66 %, aportando determinismo temporal crítico para HFT.

**Guía de aplicabilidad:** La técnica es recomendable exclusivamente cuando (a) la condición es impredecible para el BPU, (b) las funciones rama son computacionalmente ligeras ( $< 100$  ns), y (c) la actualización del estado ocurre al menos  $10^3$  veces menos frecuente que la ejecución.




Figura 1. Comparativa del pipeline del CPU. (a) Con **switch**: una predicción fallida del BPU provoca el vaciado del pipeline (*flush*), desperdiciando 14–18 ciclos. (b) Con **FastBranch**: no existe instrucción condicional; el salto indirecto está pre-configurado y el pipeline fluye sin interrupción.




Figura 2. Arquitectura de memoria y sincronización inter-hilo para HFT. La directiva `alignas(64)` aísla el índice atómico en una línea de caché exclusiva. Esto previene que las actualizaciones del **Cold Thread** invaliden el caché L1 de los punteros a función (*false sharing*). La semántica *release/acquire* garantiza visibilidad de memoria sin utilizar costosos bloqueos.




Figura 4. *Speedup* relativo al **switch** nativo con IC Bootstrap al 95%. Cohen's  $d = 1.07$  indica diferencia grande. La línea punteada muestra el límite sin *dispatch* condicional. IC empírico para **FastBranch**: [1.46x, 1.72x].




Figura 3. Latencia media por estrategia con intervalos de confianza empíricos al 95% (Bootstrap,  $B = 10000$ ). La línea punteada indica el límite teórico (control directo sin *dispatch*). **FastBranch** converge a este límite con diferencia estadísticamente significativa respecto al **switch** ( $p < 0.0001$ ).

## 5. CONCLUSIONES

1. **FastBranch** alcanza 4.39 ns/op, convergiendo al límite teórico (4.10 ns/op) con un *speedup* de 3.11x, validado estadísticamente ( $d = 4.71$ , masivo).
2. La varianza inter-trial ( $\sigma = 0.87$  ns) es 66% inferior a la de **switch**, aportando determinismo temporal.
3. `std::function` introduce 20.2% de *overhead* por *type erasure*, confirmando la necesidad de punteros crudos en el *hot path*.

4. La técnica es contraproducente cuando el BPU predice correctamente el patrón (>99.9% de acierto con condiciones estables).

## REFERENCIAS

- [1] P. A. Bilokon, M. Lucuta, and E. Shermer, "Semi-static conditions in low-latency C++ for high frequency trading: Better than branch prediction hints," *Journal of Parallel and Distributed Computing*, vol. 196, p. 105000, Feb. 2025. doi: 10.1016/j.jpdc.2024.105000.
- [2] Intel Corporation, *Intel® 64 and IA-32 Architectures Optimization Reference Manual*, Order No. 248966-045, Jun. 2023. [Online]. Available: <https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html>
- [3] A. Fog, "The microarchitecture of Intel, AMD, and VIA CPUs: An optimization guide for assembly programmers and compiler makers," Copenhagen University College of Engineering, Tech. Rep., 2023. [Online]. Available: <https://www.agner.org/optimize/microarchitecture.pdf>