Memória cache

28 de setembro de 2018

Aula por Alexandre Martins <alemattf@gmail.com>

Objetivo

Estudar e simular o funcionamento das memórias cache.



Puzzly at a computer Wikimedia Commons / Guillom

Roteiro

- Conceitos
- Medidas de desempenho
- Políticas de mapeamento
- Políticas de substituição
- Políticas de escrita
- Parte prática

Revisão:

- Programas e dados ficam na memória
- CPU opera nos registradores
- CPU e memória se comunicam por meio do barramento local
- Memória é dividida em células
- Cada célula tem um endereço



Limitação:

- CPU funciona <u>muito</u> mais rápido que a memória RAM (clock cycles ~ 200x¹)
- Operações de leitura e escrita (memória)
 fazem com que o processador tenha que
 aguardar a memória (wait states)
- O sistema inteiro fica prejudicado em termos de desempenho

CPU barramento mem

Troca de dados muito lenta!

¹ Latency Numbers Every Programmer Should Know https://gist.github.com/jboner/2841832


Princípio da localidade

- Observa-se que os acessos à memória feitos pelos programas, em geral, têm:
- Localidade temporal: posições acessadas tendem a ser acessadas novamente num futuro próximo (ex: contadores, índices...)
- Localidade espacial: programas tendem a acessar posições vizinhas da memória (ex: instruções em sequência, vetores...)




Solução:

- Introduzir memória intermediária chamada memória cache
- Memória mais rápida e mais próxima ao processador, porém mais limitada
- Armazena cópia de parte do conteúdo da RAM, acelerando transferências
- O sistema inteiro melhora em termos de desempenho



Funcionamento do sistema:

- Quando a CPU precisa de uma palavra, ela primeiramente a procura na cache
- Se a palavra estiver na cache, ela é transferida em alta velocidade: cache hit
- Se a palavra não estiver na cache, ela é transferida da memória para a cache - e depois para o processador: cache miss



Hierarquia de memória:

- Registradores da CPU
- Memória cache (L1, L2 ...)
- Memória principal
- Memória secundária (disco ...)

A memória é organizada em vários níveis.

+ rápida - capacidade


CPU reg cache cache

+ capacidade - rápida Memória principal

Hierarquia de memória:

Memória	Escala de tempo¹
Cache L1	1
Cache L2	14
Memória RAM	200
Disco rígido (busca)	20 milhões

⁺ rápida - capacidade




+ capacidade - rápida Memória principal

¹ Latency Numbers Every Programmer Should Know https://gist.github.com/jboner/2841832

Hierarquia de memória:

Memória	Capacidade ¹	Escala
Cache L1	64 KB (32+32)	1
Cache L2	256 KB	4
Cache L3	8 MB	128
Memória RAM	32 GB	524 mil




+ capacidade - rápida Memória principal

⁺ rápida - capacidade

¹ Intel Core i7-4770 (Haswell) - 4^a geração https://www.7-cpu.com/cpu/Haswell.html

Fatores que afetam o desempenho:

- Tamanho da cache
 - Quanto maior for a cache, maior será a possibilidade de se encontrar a palavra procurada (cache hit)
- Tempo de acesso das memórias
- Natureza dos programas (localidade)
- Políticas de mapeamento, etc.



Proporções:

• Hit rate: proporção de cache hits

$$hit_{rate} = \frac{\#hits}{\#acessos}$$

• Miss rate: proporção de cache misses

$$miss_{rate} = \frac{\#misses}{\#acessos}$$

Dois tipos de eventos: cache hit ou cache miss.

$$hit_{rate} = 1 - miss_{rate}$$

 $\#acessos = \#hits + \#misses$

Tempo:

- Hit time: tempo para transferir uma palavra da cache p/ o processador, quando houver cache hit.
 - o Inclui tempo de busca da palavra na cache
- Miss penalty: tempo adicional para a transferência de uma palavra devido a um cache miss (penalidade média).
 - o Deve-se buscar a palavra no nível seguinte
 - o Dados serão copiados para a cache
 - o Impacto importante na performance

Tempo médio de acesso à memória:

T = hit time + miss penalty * miss rate



Procura-se minimizar o miss rate

Se houver um cache miss, a CPU deve aguardar até que a palavra requisitada seja carregada da memória, ocasionando perda de desempenho (memory stalls)

Exemplo:

- Hit time = 1 ciclo
- Miss penalty = 80 ciclos
- Miss rate = 5%

Tempo médio de acesso à memória:

T = hit time + miss penalty * miss rate

$$T = 1 + 80 * 0.05$$

$$T = 1 + 4$$

O custo de um cache miss é <u>bem maior</u> que o de um cache hit.

Considere:

- Hit time = 1 ciclo
- Miss penalty = 100 ciclos
- arquitetura apenas c/ cache L1 e RAM

Prove: um hit rate de 97% custa o dobro de um hit rate de 99%

Hit rate = 1 - miss rate

Tempo médio de acesso à memória:

T = hit time + miss penalty * miss rate

$$T_{97} = 1 + 100 * (1 - 0.97) = 4 \text{ ciclos}$$

 $T_{99} = 1 + 100 * (1 - 0.99) = 2 \text{ ciclos}$


Logo,
$$T_{97} = 2 * T_{99}$$

Apenas 2% a mais de miss rate, e o tempo médio de acesso dobrou!

Como diminuir o miss rate?

- Tamanho da cache
 - Quanto maior for a cache, maior o hit rate (menor o miss rate)
- Explorar o princípio da localidade nos programas
- Política de mapeamento, etc.

Como o cache é menor que a memória, como escolher onde colocar os dados?



Revisão:

- Memória é dividida em células, tipicamente de 1 byte cada
- Cada célula tem um endereço (um número)

addr	byte
1568h	00000001
1569h	00011101
156ah	00001100
156bh	00010011


Como mapear RAM p/ cache?

- Vamos dividir as memórias em blocos
- Cada bloco tem tamanho block_size (= 2^b)
 - Ex: 64 bytes por bloco (2⁶)
- Se uma memória comporta mem_size bytes, em quantos blocos ela é dividida?

Byte 0 Byte 1 Byte 63	Bloco (
Byte 64 Byte 65 Byte 127	Bloco 1
Byte 128 Byte 129 Byte 191	Bloco 2
	Bloco 3
	Bloco 4

Como mapear?

- Os dados são sempre transferidos em blocos, não em endereços individuais
 - o Explora princípio da localidade
- A cache tem menos blocos ("linhas") que a RAM
- Cada bloco tem um número
 - Numerados sequencialmente



Como mapear?

- Se cada bloco tem 64 bytes, qual é
 o endereço do 1º byte do bloco 0?
 addr = 0 (início da memória)
- E o endereço do 1º byte do bloco 100?
 addr = 100 * 64 = 6400

Byte 0 Byte 1 Byte 63	Bloco (
Byte 64 Byte 65 Byte 127	Bloco 1
Byte 128 Byte 129 Byte 191	Bloco 2
	Bloco 3
	Bloco 4

Como mapear?

E o endereço do 2º byte do bloco 100?
 addr = 100 * 64 + 1 = 6401



Em qual bloco está o endereço 6401?
 block_number = L6401 / 64 J = 100

Byte 0 Byte 1 Byte 63	Bloco (
Byte 64	
Byte 65	Bloco 1
Byte 127	
Byte 128 Byte 129	Bloco 2
 Byte 191	Dioco 2
	Bloco 3
	Bloco 4

Como mapear?

- Qual é o offset do endereço 6401 no bloco 100?
 offset = 6401 mod 100 = 1
- Qual é o offset do endereço 6400 no bloco 100?
 offset = 6400 mod 100 = 0
 - o Ou seja, 6400 é o 1º endereço do bloco

Byte 0 Byte 1 Byte 63	Bloco 0
Byte 64 Byte 65 Byte 127	Bloco 1
Byte 128 Byte 129 Byte 191	Bloco 2
	Bloco 3
	Bloco 4

Como mapear?

 O endereço da palavra é dado pelo block_number e pelo offset:

addr = block_number * block_size + offset



Byte 0 Byte 1 Byte 63	Bloco (
Byte 64 Byte 65 Byte 127	Bloco 1
Byte 128 Byte 129 Byte 191	Bloco 2
	Bloco 3
	Bloco 4

Como mapear?

 A partir de um endereço, extraímos o block_number e o offset:

block_number = L addr / block_size J offset = addr mod block_size


Vale $0 \le offset \le (block_size - 1)$

Byte 0 Byte 1 Byte 63	Bloco 0
Byte 64 Byte 65 Byte 127	Bloco 1
Byte 128 Byte 129 Byte 191	Bloco 2
	Bloco 3
	Bloco 4

Três políticas de mapeamento:

- Mapeamento direto
- Mapeamento associativo
- Mapeamento set-associativo


Objetivo: mapear bloco da RAM para bloco da cache (e vice-versa)



Mapeamento direto

Suponha que a cache tenha 4 blocos:

- Bloco 0 da cache pode ser ocupado por
 - Blocos 0, 4, 8, 12... da RAM
- Bloco 1 da cache pode ser ocupado por
 - Blocos 1, 5, 9, 13... da RAM
- E assim por diante...




Mapeamento direto

Defina:

- cache_size: tamanho da cache
- block_size: tamanho do bloco
- ram_block: número do bloco na RAM
- cache_block: número do bloco na cache


Vale: cache_block = ram_block mod n onde n = n° de blocos da cache (cache_size / block_size)



Como mapeamos os endereços individuais?

- Endereço de memória determina qual é o número de bloco e o offset
- Vamos tomar a notação binária do endereço de memória de n bits:

Tag	Block number	Offset
n - b - c bits	b bits	c bits




Suponha:

- Endereços de 32 bits
- cache_size = 64 KB = 2¹⁶ bytes
- block_size = 64 bytes = 2⁶ bytes (offsets: 0, 1, ..., 63)
- num_blocks = 1024 = 2¹⁰ blocos (blocos: 0, 1, ..., 1023)

Endereço de memória:


Tag	Block number	Offset
16 bits	10 bits	6 bits



Conceitualmente:

- Block number e offset determinam a posição do endereço da RAM na cache
- O par (block number, offset) é conhecido como índice (bits menos significativos)


Tag	Block number	Offset
16 bits	10 bits	6 bits



Qual é a posição do endereço na cache?

- **indice** = bits menos significativos
- block_number = L indice / block_size J
 offset = indice mod block_size
- cache_size determina a qtd. de bits do índice


Tag	Block number	Offset
16 bits	10 bits	6 bits



Tratamento de colisões:

- Como a RAM tem mais capacidade que a cache, múltiplos blocos da RAM podem ser mapeados p/ o mesmo bloco da cache
- Para distinguir os endereços, usamos a tag (dado de controle)

Tag	Block number	Offset
16 bits	10 bits	6 bits



Organização da memória cache (total de *num_blocks* blocos):

...

Bloco	Tag	Dados do bloco	Válido?
	16 bits		1 bit

...

Bloco Tag Dados do bloco Válido?

bit inicialmente vale 0 (por quê?)

Cada bloco tem *block_size* endereços:

Posição no bloco
...

51
Dados (8 bits)

52
Dados (8 bits)

53
Dados (8 bits)

54
Dados (8 bits)

54
Dados (8 bits)

Dados (8 bits)

...

Dados do bloco

Exemplo: quero buscar, na cache, o dado cujo endereço na RAM é addr.

- 1. Extraio a tag e o índice de addr
- 2. A partir do índice, encontro a localização de addr na cache
 - a. Computo block_number e offset a partir do índice
- 3. Verifico se a tag do bloco bate com a tag do endereço
 - a. Se sim, e se o bit de validade do bloco for 1:
 - i. Temos um cache hit!
 - ii. Devolva o dado na posição offset do bloco p/ a CPU
 - b. Caso contrário, temos um cache miss.
 - i. Peça o dado para o próximo nível de memória
 - Quando o bloco do dado chegar, defina seu bit de validade como 1
 - 2. Depois, devolva o dado à CPU (nota: até aqui CPU ficou esperando :)

Resumindo:

- Na política de mapeamento direto, uma expressão matemática define qual é a localização, na cache, de um endereço de memória
- Um bloco de RAM é mapeado p/ um único bloco de cache
- Simples de implementar, porém apresenta pouca flexibilidade
 - Pode manter blocos vazios (não usa bem o espaço)
- Mais suscetível a cache misses

Mapeamento associativo


- Um bloco da memória pode ser transferido para <u>qualquer</u> bloco da cache
- Mais flexível que o mapeamento direto
 - Também conhecido como mapeamento completamente associativo
 - Usa melhor o espaço
- Cada bloco da cache armazena:
 - o Tag: dado de controle
 - Dados do bloco
 - Bit de validade

Suponha:

- Endereços de 32 bits
- cache_size = 64 KB = 2¹⁶ bytes
- block_size = 64 bytes = 2⁶ bytes (offsets: 0, 1, ..., 63)
- num_blocks = 1024 = 2¹⁰ blocos

Endereço de memória:

Tag	Offset
26 bits	6 bits




Extrair tag e offset do endereço addr: (sup. block_size = 64)

- tag = L addr / 64 J
- offset = addr mod 64

Nota: block_size = 64 = 2⁶, potência de 2 offset é a posição do endereço no bloco da cache (0, 1, ..., 63)

Tag	Offset
26 bits	6 bits



Mapeamento associativo

- Como encontrar o valor no endereço de memória addr? addr = (tag, offset)
- Compare a tag do endereço com <u>todas</u> as tags da cache - processo de lookup
 - Se n\u00e3o encontrei a tag, temos cache miss
 - Se o bloco for inválido, temos cache miss
 - Se tag certa e bloco válido, então cache hit
 - o Pegue o dado na posição offset do bloco
- Maior complexidade dos componentes
 - o Comparação simultânea de muitas tags
 - Processo caro

Cache:

•••

Tag Dad	los do bloco	Válido?
---------	--------------	---------

...

Mapeamento set-associativo

- Em vez de comparar a tag do endereço requisitado com todas as tags da cache, comparo apenas com um subconjunto específico delas
- Cada bloco da memória pode ser colocado em um único conjunto de blocos da cache
 - o ... mas dentro desse conjunto, o bloco pode ser colocado em qualquer lugar
- Solução intermediária ("mistura")

Mapeamento set-associativo

- Uma expressão matemática define qual é
 o conjunto de blocos a que um endereço
 pertence, mas não a qual bloco
 - Os blocos dentro de um conjunto são dispostos sequencialmente
- O bloco correto é encontrado por meio de um processo de lookup dentro do conjunto
- Para implementar, vamos estabelecer que cada conjunto tem k blocos (k = 2ⁿ)

tag	Bloco 0	V	Set 0
tag	Bloco 1	V	
tag	Bloco 2	V	
tag	Bloco 3	V	
tag	Bloco 4	٧	Set 1
tag	Bloco 5	V	
tag	Bloco 6	V	
tag	Bloco 7	٧	

Mapeamento set-associativo

Suponha:

- cache_size = 64 KB = 2¹⁶ bytes
- block_size = 64 bytes = 2⁶ bytes
- k = 4 blocos por conjunto = 2² blocks/set

Qual é a quantidade de blocos? num_blocks = cache_size / block_size = 2¹⁰

Quantos conjuntos existem? num_sets = num_blocks / k = 28

tag	Bloco 0	V	Set 0
tag	Bloco 1	V	
tag	Bloco 2	٧	
tag	Bloco 3	٧	
tag	Bloco 4	V	Set 1
tag	Bloco 5	V	
tag	Bloco 6	V	
tag	Bloco 7	٧	

																				•		
N	м		n		21	m		n	T/	$\overline{}$	·c	t.	- 2	C	C	lack		9	1	11	ı	
- 1	и	a	IJ	G	91	••	┖		ч	U	-3	u-	Œ	9	9	U	U		u	I١	Æ	,
			_																			

Conhecido como mapeamento k-way associativo

Se k = 4, temos um **mapeamento 4-way associativo**

- São k blocos por conjunto
- **Lembrar:** k é sempre potência de 2

Se k = 1, temos o mapeamento direto Se k = num_blocks, temos apenas 1 conjunto: mapeamento (completamente) associativo

tag	Bloco 0	V	Set 0
tag	Bloco 1	V	
tag	Bloco 2	V	
tag	Bloco 3	V	
tag	Bloco 4	٧	Set 1
tag	Bloco 5	٧	
tag	Bloco 6	V	
tag	Bloco 7	V	

Mapeamento set-associativo

Suponha:

- Mapeamento 4-way associativo
- cache_size = 64 KB = 2¹⁶ bytes
- block_size = 64 bytes = 2⁶ bytes
- num_sets = 256 = 2⁸ conjuntos

Endereço de memória:

Tag	Set number	Offset
18 bits	8 bits	6 bits

tag	Bloco 0	٧	Set 0
tag	Bloco 1	٧	
tag	Bloco 2	٧	
tag	Bloco 3	V	
tag	Bloco 4	٧	Set 1
tag	Bloco 5	٧	
tag	Bloco 6	٧	
tag	Bloco 7	٧	

Mapeamento set-associativo

- Como encontrar o valor no endereço de memória addr? addr = (tag, set number, offset)
- Comparo a tag de addr com as tags <u>do</u> <u>conjunto</u> set_number - processo de <u>lookup</u>
 - Se n\u00e3o encontrei a tag, temos cache miss
 - Se o bloco for inválido, temos cache miss
 - Se tag certa e bloco válido, então cache hit
 - Pegue o dado na posição offset do bloco
- Lookup mais simples, mas ainda flexível

tag	Bloco 0	٧	Set 0
tag	Bloco 1	V	
tag	Bloco 2	٧	
tag	Bloco 3	V	
tag	Bloco 4	٧	Set 1
tag	Bloco 5	٧	
tag	Bloco 6	٧	
tag	Bloco 7	٧	

- No mapeamento completamente associativo,
 - Um bloco pode ser colocado em <u>qualquer lugar</u> da cache
- No mapeamento k-way associativo,
 - o Um bloco pode ser colocado em <u>qualquer lugar</u> de seu conjunto
- Como assim "qualquer lugar"? Onde colocar o bloco?
 - Se o bit de validade de um bloco for 0, pode-se usar esse bloco
 - E se o bit de validade de todos os blocos for 1?
 - Há a necessidade de substituição de um bloco
 - A política de substituição diz onde colocar o bloco

Políticas de substituição:

- Substituição aleatória
- Least Recently Used (LRU)
- Least Frequently Used (LFU)
- Outras
 - N-MRU (not most frequently used), etc.
 - Múltiplas políticas

Objetivo: minimizar os cache misses.

Substituição aleatória

- Quando for necessário substituir um bloco,
 - Escolha qualquer um
- Simples de implementar
 - Não é necessário manter qualquer dado de controle sobre os blocos
 - Pode ser combinado a outras políticas de substituição
- Não leva em consideração a localidade temporal

Least Recently Used (LRU)


- Quando for necessário substituir um bloco,
 - Escolha o bloco menos recentemente usado
- Várias implementações possíveis
 - Ex: manter um contador de "tempo ocioso" para cada bloco
 - Sempre que um bloco for acessado,
 - Incremente em 1 o "tempo ocioso" de todos os blocos
 - Reinicie o contador do bloco acessado
 - Ao substituir um bloco, escolha o "mais ocioso"

Least Frequently Used (LFU)

- Quando for necessário substituir um bloco,
 - Escolha o bloco menos frequentemente utilizado (i.e., "aquele que recebe menos atenção")
- Exemplo de implementação:
 - o Manter um contador de frequência para cada bloco
 - Sempre que um bloco for acessado ("receber atenção"),
 - Incremente em 1 seu contador de frequência
 - Ao substituir um bloco, escolha aquele cujo contador de frequência seja o menor
 - Se houver empate, pode substituir o "mais ocioso"
 - Fila de prioridades
 - Nota: poluição da cache


Como fazemos para escrever na memória?

- Agora a CPU se comunica primeiramente com a cache
- Se o endereço no qual queremos escrever estiver na cache: write hit
- Se o endereço não estiver na cache, então: write miss




Se houver write hit,

- Primeiramente, escreva o dado na cache
- Hierarquia de memória
 - Cache L1 é subconjunto da L2
 - Cache L2 é subconjunto da L3
 - Cache L3 é subconjunto da RAM
- Não pode haver inconsistência entre os dados!
 - Replicar os dados



Política write through,


- Força a replicação de todas as escritas em todos os níveis da memória de uma só vez
- Resolve o problema de inconsistência
 - Fácil de implementar
- Desvantagens?
 - Tempos de acesso
 - Ocupa o barramento da memória principal



Memória principal


Política write back,

- Escreva o dado apenas na cache
 - Marque o bloco como "dirty" (1 bit)
- Quando um bloco marcado como "dirty" for substituído, replique-o nos outros níveis da memória
- Visa minimizar os acessos à RAM
 - Gera inconsistência temporária
 - Problema para dispositivos de E/S



Se houver write miss, duas possibilidades:

- Política write around ("write no-allocate")
 - Ignore o write miss
 - Simplesmente escreva o dado no nível seguinte (memória)
 - Bom quando não há acesso (R/W) ao dado logo em seguida
- Política allocate on write
 - Carregue o bloco correspondente ao dado na cache
 - o Escreva o dado atualizado na cache
 - o Bom se o dado for utilizado novamente logo em seguida




Memória principal

Combinações típicas:

- Política write through + write around
 - Escreva diretamente
 - Replique assim que escrever
- Política write back + allocate on write
 - Escreva o dado na cache
 - Replique quando for substituir o bloco

Dúvidas?



Parte prática