
# 數位系統設計作業-1

温進坤 james wen@hotmail.com

#### 作業題目

- 1. 設計一個低準位計數器,計算輸入信號 (input\_pulse)的低準位有多少個時脈 (clk\_50M)正緣,並將計數結果輸出至 (cnt\_value)。
- 2. 使用hwl\_tb.v當Top level Testbench。
- 3. 注意cnt\_value只能在每次輸入信號 (input\_pulse)正緣之後改變一次,在 低準位期間不能改變其數值。
- 4. reset\_n = 0時, cnt\_value需清除為0。

### 作業輸出波形範例



## 作業輸出文字結果範例

```
# Reading C:/Modeltech 5.7f/tcl/vsim/pref.tcl
# Loading project hw1 2019
# Compile of hw1.v was successful.
# Compile of hw1 tb.v was successful.
# 2 compiles, 0 failed with no errors.
vsim work.hw1 tb
# vsim work.hw1_tb
# Loading work.hw1 tb
# Loading work.hw1
run -all
# time=
                  0 reset n=0 input pulse=1 cnt value= x
# time=
                  1 reset n=0 input pulse=1 cnt value= 0
                 30 reset n=1 input pulse=1 cnt value= 0
# time=
# time=
                 747 reset n=1 input pulse=0 cnt value= 0
                1092 reset_n=1 input_pulse=1 cnt_value= 0
# time=
# time=
                1111 reset n=1 input pulse=1 cnt value= 18
# time=
                1365 reset n=1 input pulse=0 cnt value= 18
# time=
                1807 reset n=1 input pulse=1 cnt value= 18
# time=
                1811 reset n=1 input pulse=1 cnt value= 22
# time=
                1980 reset n=1 input pulse=0 cnt value= 22
# time=
                2769 reset n=1 input pulse=1 cnt value= 22
                2771 reset n=1 input pulse=1 cnt value= 39
# time=
# Break at D:/work/NTUST/Verilog/hw1 2019/hw1 tb.v line 34
VSIM 3>
```

### 計分方式

- 1. 作業完成後,將verilog程式、輸出波形圖以及輸出文字的結果,整理成Word檔案後上傳至 Moodle[繳交作業]。(上傳檔名:hwl\_學號.doc)
- 2. 計分標準依完成順序及程式內容給分,<u>若發現程</u> 式或輸出畫面結果有複製狀況,該員此次作業分 數為0分。