

數位系統設計作業-4




溫進坤

james_wen@hotmail.com


作業題目

1. 設計一個I2C MASTER IP 。
2. 在Testbench中透過I2C MASTER，將EEPROM的位址0寫入0x12，位址1寫入0x34。
3. 使用M24AA256.v當I2C Slave EEPROM model。
4. 使用同步式設計，只能使用clk_50M或reset當clock，不能使用其他輸入信號當clock使用。


Block Diagram




24AA256 BUS TIMING DATA




24AA256 DATA TRANSFER SEQUENCE ON THE SERIAL BUS




24AA256 ACKNOWLEDGE TIMING




24AA256 ADDRESS SEQUENCE BIT ASSIGNMENTS



24AA256 BYTE WRITE



24AA256 ACKNOWLEDGE POLLING FLOW



計分方式

1. 作業完成後，將verilog程式、輸出波形圖以及文字結果畫面截圖整理成Word檔案後上傳至Moodle[繳交作業]。
2. 上傳檔案名稱：學號_HW4.doc
3. 計分標準依完成順序及程式內容給分，若發現程式或輸出畫面結果有複製狀況，該員此次作業分數為0分。