2026 年第十二届高校电力电子应用设计大赛
决赛技术报告

赛道名称：

“台达杯”电力电子人工智能设计竞赛

作品名称：

面向 AI 服务器脉冲负载的片上 NPU 协同神经扰动预测增强四相交错 Buck 变换器控制方案

学校名称：	天津大学
学院专业：	电气自动化与信息工程学院
指导教师：	王议锋、马小勇
团队成员：	高天宇、林嘉信、赵振然、徐海晨
联 系 人：	高天宇
电子邮件：	tianyugao@tju.edu.cn
电　　话：	19816198611
通信地址：	天津市南开区天津大学卫津路校区
提交日期：	2026 年 10 月 23 日

摘　要

面向人工智能服务器脉冲负载引起的输出电压波动问题，本项目以 48 V 输入、12 V 输出的四相交错并联 Buck 变换器为研究对象，提出神经扰动预测增强线性自抗扰控制方法（Neural Disturbance Prediction Enhanced Linear Active Disturbance Rejection Control，NDP-LADRC）。该方法保留电压外环 LADRC 和四相电流内环 PI，利用轻量化时序卷积网络提供扰动变化信息，并通过边沿配对与周期记忆将预测结果转化为电流参考补偿。

针对线性扩张状态观测器（CLESO）在快速扰动跟踪与噪声抑制之间的带宽权衡，网络以源时刻的扰动估计值为基准，预测未来 15 个控制周期后的广义扰动残差。控制端分别配对已识别负载边沿前后的总扰动预测，记忆其差值，并在下一同类边沿前平滑施加补偿；边沿发生后，补偿随 ESO 接管而退出。该机制将短时域预测与跨周期调度分开，保持原有反馈结构，并通过增益、限幅和有效性检查约束附加控制作用。

模型开发以 ModernTCN 为初始基线，最终部署采用面向 TI NPU 重构的四层全卷积时序 CNN。网络输入为连续 8 拍的 9 通道运行状态，使用 3×1、3×1、4×1 和 1×1 卷积完成时间特征提取与回归，训练参数量为 2516。基于 750 组仿真工况重构 H15 监督标签，按负载族划分训练、验证和测试集合，采用工况均衡采样、均方误差训练及 INT8 量化感知训练，评价预测精度与量化影响。

面向 TMS320F28P55x 片上 NPU，完成 PyTorch、ONNX、TI MCU NNC 编译及 Simulink MBD 集成。四个学习计算层映射为 3 个 GCONV 和 1 个 PWCONV，C28x CPU 承担 30 kHz 实时反馈控制、数据预处理和后台推理服务。短 NPU 中断与后台分层服务配合执行，控制中断不启动整网推理、不等待推理完成；预测经过端点配对和下一周期计划调度后，在电压外环内部修正四相共用的每相电流给定。

工程部分完成四相功率电路、采样调理、F28P55 控制拓展板及耦合电感组件的设计与集成。模型编译映射、数值回放、板端运行记录和负载测试分别用于验证计算部署、接口一致性、实时调度及闭环效果。已有测试结果仅适用于对应配置和工况，不能由网络预测误差或成功部署直接推断全部负载条件下的控制收益；竞赛最终性能仍以现场测量为准。

关键词：四相交错 Buck；时序卷积网络；扰动残差预测；线性自抗扰控制；NPU

Abstract

This project develops neural disturbance prediction-enhanced linear active disturbance rejection control (NDP-LADRC) for a four-phase interleaved Buck converter with a 48-V input and a 12-V output. The LADRC voltage loop and four PI current loops are retained. A temporal convolutional network supplies disturbance information for a bounded current-reference correction.

The network predicts the generalized disturbance residual 15 control cycles ahead relative to the source-sample ESO estimate. Predictions before and after an identified load edge are paired to estimate its disturbance change. Period memory schedules a correction before the next edge of the same polarity. The correction is ramped in and withdrawn as the ESO takes over. Short-horizon prediction and next-cycle scheduling serve distinct purposes; late predictions are not treated as the current disturbance.

ModernTCN served as the initial baseline. The deployed model is a four-layer fully convolutional temporal CNN with 2,516 training parameters. It processes eight samples of nine signals using 3-by-1, 3-by-1, 4-by-1 and 1-by-1 convolutions. Training uses 750 simulated cases, load-family separation, case-balanced sampling, mean-square error and INT8 quantization-aware training.

The deployment flow connects PyTorch, ONNX, TI MCU NNC and Simulink model-based design on the TMS320F28P55x. All four learned layers map to the NPU. The C28x CPU executes the 30-kHz feedback controller, preprocessing and deferred inference service. The control interrupt neither launches whole-network inference nor waits for completion. Valid edge plans modify the common per-phase current reference inside the voltage controller.

The power stage, sensing circuits, controller board and coupled inductors have been integrated. Compiler mapping, numerical replay, board records and load tests verify different implementation stages. Prediction accuracy and successful deployment alone do not establish closed-loop improvement under every load condition. Recorded results apply to their documented configurations; final competition performance remains subject to on-site measurements.

Keywords: Four-Phase Interleaved Buck Converter; Temporal Convolutional

Network; Disturbance Residual Prediction; LADRC; NPU

目　　录

第 1 章　　项目背景与技术要求 1
1.1　AI 服务器供电系统的发展背景 1
1.2　脉冲负载下的供电控制需求 3
1.3　项目总体目标与总体技术路线 4
第 2 章　神经网络预测增强自抗扰控制技术方案 5
2.1　引言 5
2.2　系统建模与控制框架 5
2.3　传统一阶自抗扰控制及其局限性 7
2.3.1 传统一阶线性自抗扰控制 7
2.3.2 传统一阶自抗扰控制的局限性 9
2.4　AI 提升控制性能的核心机理 10
2.4.1 脉冲负载下扰动的时变特征与可预测性 10
2.4.2 基于历史运行状态的未来扰动预测原理 13
2.4.3 AI 预测对扰动观测滞后的补偿机理 15
2.4.4 AI 预测增强自抗扰控制边界条件 17
2.4.5 预测误差、时延失配与补偿增益对控制性能的影响 19
2.5　神经扰动预测模型与多工况训练 21
2.5.1 轻量化神经网络结构与参数设计 21
2.5.2 多工况数据组织与模型训练 22
2.5.3 预测精度与跨工况泛化评价 24
2.6　面向 F28P55 片上 NPU 的实时控制实现 26
2.6.1 神经网络量化及片上 NPU 部署 26
2.6.2 NPU 与 C28x CPU 异构协同控制架构 28
2.6.3 在线推理与控制任务时序分析 29
2.7　本章小结 31
第 3 章　实物实验平台设计与搭建 33
3.1　引言 33
3.2　四相交错 Buck 变换器实验平台硬件设计 33
3.2.1 硬件系统总体架构 33
3.2.2 电压、电流及温度采样电路设计 34
3.2.3 F28P55 拓展板与电感采样固定板设计 36
3.2.4 交错系统功率全桥设计 37


3.2.5 基于 E 型磁芯的电感绕组布局优化设计 38
3.3 实验平台搭建与展示 41
第 4 章 测试说明 43
4.1 测试条件与设备配置 43
4.2 测试与性能评价说明 43

第 1 章　项目背景与技术要求

1.1 AI 服务器供电系统的发展背景

随着人工智能、大模型计算以及高性能计算技术的快速发展，数据中心服务器的计算能力和功耗水平持续提升。以 GPU 为核心的人工智能服务器通常需要处理大规模并行计算任务，其芯片功耗可达到数百瓦甚至更高，服务器机柜总功率已经从传统的几千瓦逐渐提升至几十千瓦甚至更高水平。功率密度的不断提升对服务器供电系统提出了更高要求。

传统数据中心服务器长期以 12V 作为主配电总线电压。在机柜功率密度维持在 10 至 20kW 的年代，这一方案运行良好。然而，随着 GPU 并行计算的兴起，单台 AI 服务器的功耗迅速突破 3kW、5kW 乃至 10kW 以上。根据焦耳定律，在导线电阻不变的前提下，配电损耗与电流的平方成正比。当功率翻倍而电压不变时，电流翻倍，损耗则增至四倍。这意味着在 12V 架构下，随着功率密度的提升，铜排截面积和散热成本将以非线性方式急剧攀升，最终触及物理和经济的双重极限传统 12V 供电架构逐渐难以满足未来高性能计算平台的发展需求。



数据来源：德州仪器(TI)技术白皮书

图 1-1 12V 架构转向 48V 架构 MOSFET 开关损耗对 EMC 的影响

Figure 1-1 Impact of MOSFET switching losses on EMC when transitioning from a 12V architecture to a 48V architecture

正是这一物理约束，推动行业在 2010 年代后期开始向 48V（或 54V）配电架构迁移。将配电电压从 12V 提升至 48V（提高 4 倍），理论上在相同功率下可将配电电

流降低至四分之一，配电损耗则降低至原来的十六分之一。这一改变使得机柜级功率密度的进一步提升成为可能。Open Compute Project（OCP）等开放标准组织的推动，使得 48V 机构配电方案在高密度 AI 算力中心迅速普及。




图 1-2 服务器电源 48V 供电架构

Figure 1-2 Server Power Supply 48V Architecture

面对从 48V 到核心电压（<1V）的巨大降压比，工程实践中最成熟的方案是两级转换架构（Two-Stage Architecture）。其中，48V-12V 型 Buck 变换器作为服务器电源系统中的关键功率变换环节，承担着能量传输和母线稳定控制的重要作用。由于 GPU 计算任务具有高度动态变化特点，例如人工智能模型训练、推理计算以及任务调度过程中，处理器负载可能在极短时间内发生快速变化，使得输入电流需求产生剧烈波。

以高性能 GPU 为例，其计算负载并非恒定运行，而是在空闲、数据加载、矩阵计算等不同阶段之间快速切换。当 GPU 进入高强度计算状态时，负载电流可能在微秒至毫秒时间尺度内快速增加；而任务切换或计算结束时，负载又会迅速降低。这种快速变化的负载特性会导致 DC-DC 变换器输出端出现明显电压跌落或过冲现象。

随着输出功率不断提高，传统单相 Buck 变换器受到电感电流纹波、功率器件电流应力以及热管理能力限制，难以满足服务器电源高功率密度需求。多相交错 Buck 变换器通过多个功率单元并联运行，并利用相位错移降低输入输出纹波，实现电流分担和热均衡，因此成为 48V 服务器电源的重要技术方案。

然而，多相并联系统的动态性能不仅取决于主电路参数，还受到控制器带宽、采样与调制延迟、相间电流分配以及负载扰动特性的共同影响，仍需针对实际应用工况开展深入研究。

与传统稳态负载相比，AI 服务器中的计算任务切换可能引起负载功率在较短时间内发生明显变化，形成具有突变性、重复性及多时间尺度特征的动态负载。当扰动重复出现时，供电系统还可能面临持续电压波动、动态恢复时间增加及多相电流分配偏

差等问题。因此，仅依据稳态运行条件设计控制器，难以充分反映 AI 服务器复杂动态负载下的供电需求，有必要建立面向脉冲负载的动态性能评价方法，并研究具有快速扰动响应能力的控制策略。




图 1-3 飞凌-2025AI 供电的未来：重新定义 AI 数据中心供电白皮书

Figure 1-3Infineon - 2025 AI-powered Future: Redefining Power Supply for AI Data Centers White Paper

针对上述问题，本项目以 48V 输入、12V 输出的四相交错 Buck 变换器为研究对象，面向 AI 服务器脉冲负载引起的快速功率扰动，研究神经扰动预测增强线性自抗扰控制方法。该方法在保留传统自抗扰控制基本反馈结构的基础上，引入神经网络对未来广义扰动增量进行预测，并将预测结果与实时扰动观测相结合，以期改善传统控制方法在快速负载变化条件下的动态响应性能。

同时，结合 TMS320F28P55 的片上神经网络处理单元（NPU）的计算能力，探索神经网络推理与实时控制任务协同运行的嵌入式实现方式。通过开展不同脉冲幅值、脉冲宽度、重复频率及基准负载条件下的实物实验，系统评价所提方法的动态响应、输出电压稳定性、四相均流性能及多工况适应能力，为 AI 服务器高动态负载条件下的高性能直流供电控制提供理论依据与工程验证。

1.2 脉冲负载下的供电控制需求

AI 服务器中的 GPU 等高性能计算单元在执行不同任务时，负载电流和功率可能呈现快速变化、幅值波动及周期性脉冲等特征。此类负载变化会打破变换器原有的功率平衡，使输出电容、电感及控制环路共同参与暂态调节，对供电系统的动态响应能力提出更高要求。与稳态负载相比，脉冲负载具有明显的瞬态冲击特征，且不同计算任务可能导致负载变化规律存在较大差异。当负载变化持续发生时，变换器不仅需要应对单次扰动，还需要在连续动态过程中维持稳定的电能输出。

脉冲负载的动态特征主要由负载变化幅值、脉冲持续时间、重复频率及电流变化率等因素决定。负载变化幅值决定了系统需要调节的功率范围，脉冲持续时间影响扰

动作用于变换器的时间尺度，重复频率则决定单位时间内系统受到扰动的次数，而电流变化率反映负载电流上升或下降的快慢。这些参数相互关联，共同影响变换器的暂态响应过程。例如，当负载功率突然增加时，变换器输出电流无法瞬间达到新的负载需求，输出电容需要释放储存的能量以维持负载供电，从而可能引起输出电压跌落；当负载功率突然降低时，电感电流受其动态变化特性的限制，短时间内仍可能高于新的负载电流需求，多余能量向输出端转移，进而引起输出电压上升。

在周期性脉冲负载条件下，供电系统的动态特性还受到相邻扰动之间时间间隔的影响。当脉冲重复频率较高或脉冲间隔较短时，前一次扰动引起的电压、电流暂态过程可能尚未充分结束，下一次扰动便已发生，使输出电压产生连续波动，并增加控制系统的调节压力。与此同时，脉冲负载引起的电流快速变化会影响多相交错变换器各相电感电流的动态分配。如果各相电流响应存在差异，可能造成相间电流不均衡，增加部分功率器件的电流应力。因此，脉冲负载下的供电控制不仅涉及输出电压的动态调节，还与多相变换器的电流分配及整体运行稳定性密切相关。

脉冲负载条件下的控制性能还受到数字控制系统实时性的制约。变换器需要按照既定控制周期完成信号采样、状态更新、控制运算及 PWM 调制更新，各环节之间的延迟会影响控制指令作用于功率电路的实际时刻。当负载变化速度较快时，采样与控制延迟可能使控制器难以及时反映当前扰动状态；对于引入神经网络的智能控制方法，额外的推理计算和数据传递也需要满足实时控制时序要求。因此，如何协调扰动响应速度、控制计算延迟与系统运行可靠性，是智能控制方法应用于高动态供电场景时需要考虑的重要问题。

1.3 项目总体目标与总体技术路线

本项目面向 AI 服务器脉冲负载下的高动态供电需求，以 48V 输入、12V 输出的四相交错 Buck 变换器为研究对象，针对传统控制方法在快速负载扰动下的动态响应局限，研究神经扰动预测增强线性自抗扰控制方法。通过融合神经网络的扰动预测能力与传统自抗扰控制的实时观测能力，改善负载突变条件下的输出电压动态性能，并结合 TMS320F28P55 片上 NPU 开展算法部署与实物验证。

项目主要研究目标包括：一是建立适用于脉冲负载工况的四相交错 Buck 变换器控制与测试体系；二是设计神经扰动预测与实时扰动观测相结合的协同补偿机制，提高系统对快速、连续负载扰动的抑制能力；三是实现神经网络模型在目标硬件平台上的部署，验证推理时延与实时控制任务的匹配关系；四是通过不同负载幅值、脉冲宽度及重复频率下的实物实验，综合评价所提方法的动态响应、输出电压稳定性、四相均流性能及多工况适应能力。

第 2 章　神经网络预测增强自抗扰控制技术方案

2.1 引言

针对 AI 服务器脉冲负载下传统 LADRC 的扰动观测滞后，本章采用神经扰动残差预测与周期记忆协同补偿方法。网络以当前和历史状态估计未来有限时域内的扰动，控制端从已识别边沿的前后预测中提取变化幅值，并安排在下一同类边沿前使用。短时域时序卷积负责局部动态建模，CPU 侧周期记忆负责跨周期时序；两者共同辅助原有 ESO 与电压—电流双闭环。

最终实现采用 H15 四层全卷积时序 CNN 及 v16 控制调度方案。本文分别说明 9 通道数据接口、标签时间定义、模型训练、INT8 量化和 CPU—NPU 异步执行，并讨论预测误差与补偿时序对闭环性能的影响。原始 ModernTCN 仅作为开发基线，最终网络及板端调度以部署报告的实际配置为准；本实现不将电流内环分配给 CLA。

2.2 系统建模与控制框架

本项目以图 2-1 所示的 4 路交错并联 Buck 变换器为基础，开展大功率直流变换器的控制算法研究。图 2-1 中，S_{d1}-S_{d4} 为各 Buck 支路的主开关管，相应的驱动信号相位差为π/2；S_{u1}-S_{u4} 为同步整流管，驱动信号与主开关管相反；R_{ds} 为 MOSFET 的导通电阻。L_1-L_4 为各并联支路的电感，其电感量相等均为 L，R_L 为各电感的等效串联电阻；C_o 为输出电容，R_C 为输出电容的等效串联电阻，R_{load} 为负载电阻。

设各 Buck 支路的参数一致，以支路 1 为例，当主开关管 S_{d1} 开通时，电感电压 u_L、输出电容电流 i_C、以及输出电压 u_o 可表示为：

$$\begin{cases} u_L = L\dfrac{di_L}{dt} = u_{in} - u_o - i_L R_L \\ i_C = C_o\dfrac{du_C}{dt} = i_L - \dfrac{u_o}{R_{load}} \\ u_o = u_C - i_C R_C \end{cases} \tag{2-1}$$

以支路 1 为例，当主开关管 S_{d1} 关断时，u_L、i_C 及 u_o 可表示为：

$$\begin{cases} u_L = L\dfrac{di_L}{dt} = -u_o - i_L R_L \\ i_C = C_o\dfrac{du_C}{dt} = i_L - \dfrac{u_o}{R_{\text{load}}} \\ u_o = u_C - i_C R_C \end{cases} \tag{2-2}$$

根据状态空间平均法可得，电感电流 i_{L}、输出电压 u_{o} 的状态方程为：

$$\begin{bmatrix} \dot{i}_L \\ \dot{u}_o \end{bmatrix} = \begin{bmatrix} -\dfrac{R_L}{L} & -\dfrac{1}{L} \\ \dfrac{R_{\text{load}}}{C_o\left(R_{\text{load}}+R_C\right)} & -\dfrac{1}{C_o\left(R_{\text{load}}+R_C\right)} \end{bmatrix} \begin{bmatrix} i_L \\ u_o \end{bmatrix} + \begin{bmatrix} \dfrac{D}{L} \\ 0 \end{bmatrix} u_{\text{in}} \tag{2-3}$$

式中，D 为主开关管 S_{d1} 的占空比。




图 2-1 考虑寄生参数的 4 路交错并联 Buck 变换器

Figure 2-1 Four-phase interleaved parallel buck converter considering parasitic parameters

为实现对电感电流 i_{L} 和输出电压 u_{o} 的跟踪和控制，图 2-2 所示的电压-电流双闭环控制是一种常见的控制结构。在双闭环控制架构中，电压环输出作为电流环的给定；电流环输出作用于 PWM 模块，产生各支路所需的 PWM 波。当系统发生扰动时，双闭环结构可将电感电流的波动信息引入到控制系统中，在输出电压发生变化之前，提前调整电流响应，从而提高了对输出电压的跟踪速度和系统稳定性。此外，各支路的电流环给定均来自于同一个电压环输出，可实现对各支路的均流控制。在后文分析中，电流环控制器采用 PI 控制，电压环采用本项目所提的神经扰动预测增强控制策略。




图 2-2 电压-电流双闭环控制策略框图

Figure 2-2 Block Diagram of Voltage-Current Dual-Closed-Loop Control Strategy

2.3 传统一阶自抗扰控制及其局限性

2.3.1 传统一阶线性自抗扰控制

由式(2-1)可得，电压环的被控对象是一阶系统，相应地采用一阶线性自抗扰控制策略。输出电压的状态方程可改写为：

$$\dot{u}_{\mathrm{o}} = a u_{\mathrm{o}} + b i_{\mathrm{L}} + w = f + b_0 u \tag{2-4}$$

式中，w 为外部扰动，f 为总和扰动，b 为控制增益，b_0 为控制增益的已知部分，u 为控制输出。a 和 b 的表达式为：

$$a = -\frac{1}{C_o\left(R_{\mathrm{load}} + R_C\right)},\quad b = \frac{R_{\mathrm{load}}}{R_{\mathrm{load}} + R_C}\frac{u_{\mathrm{in}}}{LC_o\left(R_{\mathrm{load}} + R_C\right)} \tag{2-5}$$

式(2-5)中，负载 R_{load} 是随机变化的，电感量 L 随变换器功率的增大而非线性衰减，R_{C} 和 R_{Ld} 的数值因变换器温升而呈现出较大的差异，因此实际的控制增益 b 是未知的。考虑到 R_{C} 和 R_{Ld} 的数量级为 mΩ，两者较 R_{load} 小得多，因此控制增益 b 的已知部分 b_0 可表示为：

$$b_0 = \frac{u_{in}}{LC_o} \tag{2-6}$$

令 $x_1=u_{\mathrm{o}}$、$x_2=f$、$u=i_{\mathrm{L}}$、$y=u_{\mathrm{o}}$，假设 f 可导，则有：

$$\begin{cases} \underbrace{\begin{bmatrix}\dot{x}_1\\ \dot{x}_2\end{bmatrix}}_{\dot{x}} = \underbrace{\begin{bmatrix}0 & 1\\ 0 & 0\end{bmatrix}}_{A}\underbrace{\begin{bmatrix}x_1\\ x_2\end{bmatrix}}_{x} + \underbrace{\begin{bmatrix}b_0\\ 0\end{bmatrix}}_{B}u + \underbrace{\begin{bmatrix}0\\ 1\end{bmatrix}}_{E}\dot{f} \\ y = \underbrace{\begin{bmatrix}1 & 0\end{bmatrix}}_{C}\underbrace{\begin{bmatrix}x_1\\ x_2\end{bmatrix}}_{x} \end{cases} \tag{2-7}$$

广义扰动未知且可通过观测器进行估计，故上式中略去 $\dot{f}$。由此可得，线性扩张状态观测器（Conventional Linear Etended State Observer，CLESO）的状态方程为：

$$\begin{cases} \underbrace{\begin{bmatrix}\dot{z}_1\\ \dot{z}_2\end{bmatrix}}_{\dot{z}} = \underbrace{\begin{bmatrix}-l_1 & 1\\ -l_2 & 0\end{bmatrix}}_{A\text{-}LC}\underbrace{\begin{bmatrix}z_1\\ z_2\end{bmatrix}}_{z} + \underbrace{\begin{bmatrix}b_0\\ 0\end{bmatrix}}_{B}u + \underbrace{\begin{bmatrix}l_1\\ l_2\end{bmatrix}}_{L}y \\ \quad = \underbrace{\begin{bmatrix}-l_1 & 1\\ -l_2 & 0\end{bmatrix}}_{A_{\mathrm{c}}}\underbrace{\begin{bmatrix}z_1\\ z_2\end{bmatrix}}_{z} + \underbrace{\begin{bmatrix}b_0 & l_1\\ 0 & l_2\end{bmatrix}}_{B_{\mathrm{c}}}\underbrace{\begin{bmatrix}u\\ y\end{bmatrix}}_{u_{\mathrm{c}}} \\ \hat{\boldsymbol{y}} = \underbrace{\begin{bmatrix}z_1\\ z_2\end{bmatrix}}_{z} \end{cases} \tag{2-8}$$

式中，$\boldsymbol{z}\rightarrow\boldsymbol{x}$，$\hat{\boldsymbol{y}}$是观测器输出；$\boldsymbol{L}=[l_1 \quad l_2]^T$为观测增益矩阵。

通过有关文献提出的极点配置方法，对增益矩阵 $\boldsymbol{L}$ 进行整定，使得(2-8)的特征方程$\lambda(s)$满足如下关系：

$$\lambda(s)=\left|s\boldsymbol{I}-(\boldsymbol{A}-\boldsymbol{LC})\right|=s^2+l_1s+l_2=(s+\omega_o)^2 \tag{2-9}$$

式中，$\boldsymbol{I}$ 为单位矩阵，ω_o 定义为观测器带宽。

由式(2-9)可得，观测增益矩阵 $\boldsymbol{L}$ 的表达式为：

$$\boldsymbol{L}=\begin{bmatrix}l_1 & l_2\end{bmatrix}^T=\begin{bmatrix}2\omega_0 & \omega_0^2\end{bmatrix}^T \tag{2-10}$$

基于式(2-10)，增益矩阵 $\boldsymbol{L}$ 被整定为只与观测器带宽ω_0有关，从而简化了扩张状态观测器的参数设计。

当系统趋于稳定时，$z_1\rightarrow y$, $z_2\rightarrow f$，相应的线性状态误差反馈控制律(Linear State Error Feedback，LSEF)为：

$$u=\frac{K_P(r-z_1)-z_2}{b_0} \tag{2-11}$$

基于式(2-8)、式(2-10)和式(2-11)，传统一阶线性自抗扰控制 LADRC 的控制框图如图 2-3 所示。$Z_1(s)$和$Z_2(s)$为 CLESO 对输出 $Y(s)$和扰动 $F(s)$的观测结果，两者与输出 $Y(s)$和控制输入 $U(s)$的关系为：

$$\begin{cases}Z_1(s)=\dfrac{l_1s+l_2}{s^2+l_1s+l_2}Y(s)+\dfrac{b_0s}{s^2+l_1s+l_2}U(s)\\[2ex] Z_2(s)=\dfrac{l_2s}{s^2+l_1s+l_2}Y(s)-\dfrac{l_2b_0}{s^2+l_1s+l_2}U(s)\end{cases} \tag{2-12}$$




图 2-3 传统一阶线性自抗扰 LADRC 的控制框图

Figure 2-3 Control block diagram of the traditional first-order linear active disturbance rejection LADRC

2.3.2 传统一阶自抗扰控制的局限性

由式(2-4)得，s 域下的广义扰动 $F(s)$表达式为：

$$F(s)=sY(s)-b_0U(s) \tag{2-13}$$

结合式(2-12)和(2-13)，CLESO 的扰动观测传递函数 $\phi(s)$ 为：


$$\phi(s)=\frac{Z_2(s)}{F(s)}=\frac{l_2}{s^2+l_1s+l_2}=\frac{\omega_0^2}{s^2+2\omega_0s+\omega_0^2} \tag{2-14}$$

基于式(2-14)，CLESO 的扰动观测误差 E(s)可表示为：


$$E(s)=F(s)-Z_2(s)=[1-\Phi(s)]F(s) \tag{2-15}$$

对于阶跃和斜坡扰动，CLESO 的观测误差 E(s)的计算式为：

$$\begin{cases}\lim\limits_{s\to0}s\dfrac{E(s)}{s}=\lim\limits_{s\to0}\dfrac{s(s+2\omega_o)}{(s+\omega_o)^2}=0 & \text{,阶跃扰动}\\ \lim\limits_{s\to0}s\dfrac{E(s)}{s^2}=\lim\limits_{s\to0}\dfrac{s+2\omega_o}{(s+\omega_o)^2}=\dfrac{2}{\omega_o} & \text{,斜坡扰动}\end{cases} \tag{2-16}$$



(a)阻尼比ξ调整前后，扰动观测传递函数$\phi(s)$的伯特图



(b)阻尼比ξ调整前后，扰动观测传递函数$\phi(s)$的阶跃响应

图 2-4 阻尼比ξ调整前后的$\phi(s)$性能差异对比

Figure 2-4 Comparison of ϕ(s) performance before and after adjusting the damping ratio ξ

由式（2-16）可知，CLESO 对单位阶跃扰动的稳态观测误差为零，而对单位斜坡扰动存在稳态观测误差，其大小为 $2/\omega_o$。增大观测器带宽有助于减小斜坡扰动的稳态估计误差，但同时可能增强测量噪声的影响。因此，传统 CLESO 在快速扰动跟踪与噪声抑制之间存在一定的性能权衡。

除对斜坡扰动存在观测偏差外，由式(2-14)易知，CLESO 的扰动观测传递函数$\phi(s)$的阻尼比ξ为 1，处于临界阻尼状态。在工程实践中，一般采用最佳阻尼比（ξ=0.707）以实现系统响应速度和超调量之间的平衡。图 2-4 进一步对比了阻尼比ξ调整前后的$\phi(s)$性能差异。结果表明，在阻尼比由 1 调整为 0.707 后，超调量只增加了 4%，上升时间提高了 30%以上。图 2-4 表明，改善 CLESO 的扰动观测阻尼，对于提高扰动观测速度十分必要。

图 2-4 及式(2-14)表明，传统线性扩张状态观测器 CLESO 的观测精度和跟踪速度有待进一步优化，为此本项目提出基于神经扰动预测增强控制策略。

2.4 AI 提升控制性能的核心机理

本节说明神经网络预测量的物理含义及其与 LADRC 的结合方式。网络预测源拍之后 15 拍的广义扰动残差；v16 控制端将边沿前后两个预测端点配对，得到负载变化对应的扰动差值，再借助周期记忆用于下一同类边沿。该方法针对具有可重复结构的负载变化，不以无先兆的首次随机跳变可被可靠预知为前提。

2.4.1 脉冲负载下扰动的时变特征与可预测性

AI 服务器中 GPU 等高性能计算单元的负载功率随计算任务及工作状态变化，可能呈现快速跃迁与周期性脉冲特征。对于四相交错 Buck 变换器，负载电流的快速变化将打破输出端瞬时功率平衡，并通过输出电容的能量缓冲作用影响母线电压。为分析脉冲负载下的扰动演化规律，首先建立输出端的动态关系：

$$C_o \frac{\mathrm{d}u_o}{\mathrm{d}t} = \sum_{j=1}^{4} i_{Lj} - i_{\mathrm{load}} \tag{2-17}$$

式中，C_o为输出电容，u_o为输出电压，i_{Lj}为第 j 相电感电流，i_{load}为负载电流。由式（2-17）可知，输出电压的变化率由变换器总输出电流与负载电流之间的瞬时差值决定。当负载突加时，负载电流暂时大于变换器输出电流，输出电容释放能量，导致输出电压下降；当负载突卸时，变换器输出电流短时高于负载需求，输出电容吸收多余能量，导致输出电压上升。因此，负载电流的快速变化是影响输出电压动态性能的重要外部因素。

为刻画服务器脉冲负载的时域特征，可将周期性负载电流表示为：

$$i_{\text{load}}(t) = I_{\text{base}} + \Delta I \sum_{m=-\infty}^{+\infty} \left[s(t - mT_p) - s(t - mT_p - t_p) \right] \tag{2-18}$$

其中，I_{base} 为基准负载电流，ΔI 为脉冲电流幅值，T_p 为脉冲周期，t_p 为脉冲宽度，s(t)为单位阶跃函数。相应的脉冲重复频率为 f_p=1/T_p，占空比为 D_p=t_p/T_p。式（2-18）表明，负载扰动具有由脉冲幅值、持续时间及重复周期共同决定的时域结构。不同参数组合将改变扰动的幅值、持续时间和发生频率，进而影响变换器的暂态响应及相邻扰动之间的动态耦合。

在控制设计中，可将负载变化、参数摄动、电流内环跟踪误差及未建模动态统一描述为广义扰动。以电压外环的一阶广义模型为例：

$$\dot{y}(t) = f(t) + b_0 u(t) \tag{2-19}$$

式中，y 为输出电压，u 为控制输入，f 吸收负载变化、参数失配和内环动态等影响。为与训练及部署接口一致，以下取 u 为四相共用的每相电流给定 IREF，标称系数 b_0=20000；不将 IREF 乘 4 后代入同一标签公式。理想均流平均模型下该输入口径的作用系数约为 4/C_o，但本项目使用已标定的 b_0，不能由额外负载观测器的 180 μF 参数替换。

线性扩张状态观测器（CLESO）依据实时输入输出信息估计当前广义扰动。记其扰动估计值为 z_2(t)，则当前观测误差可表示为：

$$e_{f(t)} = f(t) - z_2(t) \tag{2-20}$$

当广义扰动快速变化时，受观测器有限带宽影响，z_2(t)可能无法及时跟踪 f(t)，从而产生暂态估计误差。提高观测器带宽虽然有助于加快扰动跟踪，但也可能增强测量噪声对估计结果的影响。因此，仅依赖提高观测器带宽，难以在快速扰动跟踪与噪声抑制之间始终取得理想平衡。

然而，扰动随时间快速变化并不意味着其未来变化完全不可预测。对于具有重复性或一定时序规律的脉冲负载，负载电流的变化与系统状态响应之间存在由电路动态和控制规律决定的联系。根据式（2-17），当负载电流发生变化时，输出端电流不平衡将引起输出电压变化；随后，电压外环和电流内环的调节作用使各相电感电流逐步响应，并改变后续输出端的电流平衡状态。因此，连续采样得到输出电压、电感电流及控制输入，不仅反映系统当前运行状态，还包含负载扰动作用后系统动态演化的信息。

从时间序列角度看，广义扰动的可预测性取决于其未来变化与历史运行信息之间是否存在可利用的关联。设 H(k)表示截至离散时刻 k 已获得的系统历史运行信息，则未来第 N_p 个采样时刻广义扰动的条件预测值可定义为：

$$\bar{f}(k + N_p \mid k) = E\left[f(k + N_p) \mid H(k) \right] \tag{2-21}$$

式中，N_p 为预测步长，$E[\cdot|\cdot]$表示条件期望，$\bar{f}(k + N_p \mid k)$ 表示仅根据截至时刻 k

的历史信息，对未来时刻 $k+N_p$ 广义扰动所作出的条件估计。该表达式说明，未来扰动预测并不要求提前获得未来采样数据，而是利用历史信息中可能存在的时序关联，对未来扰动进行估计。

对于均方误差意义下的最优预测器，历史信息能够提供的预测价值可通过未来扰动的条件预测误差进行衡量：

$$Jpred = E\left\{[f(k+N_p) - \bar{f}(k+N_p \mid k)]^2\right\} \tag{2-22}$$

其中，*Jpred* 为未来扰动的平均预测误差平方。当历史运行信息与未来扰动存在有效关联时，利用这些信息构造的条件预测器有可能获得小于无历史信息预测基准的误差。对于具有重复规律的脉冲负载，历史状态中的电压、电流变化及扰动观测轨迹可能有助于识别扰动演化趋势，从而提高有限预测时域内的估计准确性。需要强调的是，这种预测能力取决于负载变化规律及历史信息的有效性，不能仅由系统状态方程直接保证。




图 2-5 脉冲负载下广义扰动时变特征及历史信息可预测性示意图

Figure 2-5 Schematic illustration of generalized disturbance time-varying characteristics and predictability of historical information under pulse load

对于完全随机发生且不存在可观测先兆的突发负载，历史运行信息可能无法提供其发生时刻及变化幅值的有效预测依据。因此，神经网络不能替代 CLESO 对实际扰动的实时观测，而应利用可学习的时序信息形成辅助预测通道，在适用工况下为扰动补偿提供额外信息。

由上文分析可知，脉冲负载引起的广义扰动具有与负载幅值、持续时间及重复周期相关的时变特征，而电路动态和闭环控制过程使系统历史运行状态中可能包含可用于未来扰动估计的信息。这为利用神经网络建立历史状态与未来扰动变化之间的非线性映射提供了依据。在此基础上，下一节将进一步构造历史运行状态窗口，定义未来扰动增量预测目标，并建立相应的神经网络预测模型。

2.4.2 基于历史运行状态的未来扰动预测原理

在每个控制周期内记录输出电压、四相电感电流、电压参考、共用每相电流给定、ESO 扰动估计及输入电压，组成 9 维状态向量。其通道顺序固定为：

$$x(k) = [V_o, I_{LA}, I_{LB}, I_{LC}, I_{LD}, V_{REF}, I_{REF}, z_2, V_{in}]^T \tag{2-23}$$

式中，ILA、ILB、ILC、ILD 分别为四相采样电流；VREF 为电压参考；IREF 为四相电流内环共用的每相给定；z_2为当拍 ESO 更新后的广义扰动估计。Vo、VREF 及 Vin 的单位为 V，电流的单位为 A，z_2的单位为 V/s。四相 PWM 载波交错相移体现在各相响应中，不需要复制四份相同 IREF 作为输入。窗口提交发生在当拍最终 IREF 确定之后，保证控制给定与观测状态的时间口径一致。

按由旧到新的顺序，将源周期 k 及之前 7 拍组成二维历史窗口：

$$X(k) = [x(k-7), ..., x(k)]^T \in \mathbb{R}^{8\times 9} \tag{2-24}$$

历史长度 N_h =8，采样和控制频率均为 30 kHz，T_s =33.333 μs；窗口首末样本相隔 $7T_s$ ，约 233.333 μs。在线推理仅使用截至源周期 k 已经得到的信号，保留时间维度，不将窗口作为无时序结构的全连接输入。

网络训练目标定义为未来目标区间的广义扰动与源拍 ESO 估计之差：

$$\Delta f_{15}(k) = f_{\text{int}}(k+15) - z_2(k) \tag{2-25}$$

实际预测步长 H（即前述 N_p）固定为 15，目标区间为$[t_{k+15}, t_{k+16})$，其起点相对源拍提前量为 500 μs。$\Delta f_{15}(k)$为扰动残差，单位 V/s；它既不是电流给定，也不是 PWM 占空比。H 表示训练标签的时间含义，不等于 NPU 实际执行时长。

离线利用相邻电压样本和区间起点的实际电流给定重构广义扰动：

$$f_{\text{int}}(j) = \frac{V_o(j+1) - V_o(j)}{t_{j+1} - t_j} - b_0\, I_{REF}(j) \tag{2-26}$$



图 2-6 H15 输入窗口与监督标签时间定义

Figure 2-6 Timing of H15 inputs and supervised labels

以重构值替代不可直接测量的广义扰动，生成监督标签：

$$r(k) = \frac{V_o(k+16) - V_o(k+15)}{t_{k+16} - t_{k+15}} - b_0\, I_{REF}(k+15) - z_2(k) \tag{2-27}$$

将输入及标签用训练集统计量标准化后，网络学习如下映射：

$$\hat{\tilde{r}}(k) = F_\theta(\tilde{X}(k)) \tag{2-28}$$

其中 Fθ为四层全卷积时序网络，X̃为标准化输入，输出为标准化残差。推理后只读取输出通道 0，按训练得到的标签尺度恢复单位，并与源拍 z_2组合得到总扰动预测：

$$\hat{r}(k) = s_y \hat{\tilde{r}}(k) + \mu_y,\ \ \hat{f}(k+15|k) = z_2(k) + \hat{r}(k) \tag{2-29}$$




图 2-7 H15 残差预测与总扰动恢复流程

Figure 2-7 H15 residual prediction and disturbance reconstruction

式中，μ_y和 s_y为训练标签的均值与尺度。恢复总扰动时必须使用该次输入窗口末端保存的 z_2 (k)，不能改用异步推理完成时的新 z_2 。输出缓冲有 4 个浮点通道，其中只有通道 0 承载正式预测，其余通道用于硬件对齐，不表示额外预测步长。

本次 H15 训练采用标准化残差上的均方误差损失，不使用旧方案中的瞬态加权损失：

$$L_{MSE} = \frac{1}{B}\sum_{b=1}^{B}(\hat{\tilde{r}}_b - \tilde{r}_b)^2 \tag{2-30}$$

式中，B 为批量大小，$\tilde{r}_\beta$为标准化监督标签，$\tilde{r}_\beta$

j　　M_j

$$\Pr(j)=\frac{1}{J},\ \Pr(k|j)=\frac{1}{M_j} \tag{2-31}$$

其中 J 为训练工况数。先等概率选择工况，再在该工况内抽取窗口，使各工况的期望贡献相近；这与按扰动幅值提高瞬态样本权重是不同机制。

优化器采用 AdamW，权重衰减为 10^{-4}。训练损失用于更新参数，验证工况的宏平均 RMSE 用于选取 checkpoint；宏平均先对各工况计算 RMSE 再等权平均，避免把长序列样本数量误当作该工况更高的重要性。

输入窗口截止于源拍 k，构造标签所需的 k+15 和 k+16 数据仅用于离线监督，不进入网络输入。训练、验证和测试保持相同通道、尺度和时序定义；改变 H 需要重建标签及匹配模型，不能只在固件中修改一个延时参数。

8 拍短窗口用于刻画局部电压、电流和观测器动态，无法直接覆盖 20～200 Hz 脉冲的完整周期。长周期位置和边沿复用由控制端显式记忆承担。负载周期或幅值变化时，需重新建立有效边沿证据；网络无法保证在没有任何先兆时准确预报首次突变。




图 2-8 连续 8 拍 9 通道输入及 NPU 张量组织

Figure 2-8 Eight-sample, nine-channel input and NPU tensor packing

2.4.3 AI 预测对扰动观测滞后的补偿机理

最终 v16 方案保留 LADRC 反馈环，以边沿前后的总扰动预测差值构造附加电流补偿。为适应 NPU 异步执行，网络结果先按源拍和目标拍归档，再对同一已识别边沿进行端点配对；配对结果安排在下一同类边沿使用，而非推理完成后立即叠加到当前控制量。

H15 仅规定单次预测的目标位置；跨周期交付时间由边沿周期估计决定。记已识

别边沿为 e，下一同类边沿为 E，则：

$$H = 15,\ HT_s = 500\ \mu s,\ E = e + \widehat{T} \tag{2-32}$$

T̂为以控制拍计的同极性边沿周期估计。前端点目标 e−6 来自源拍 e−21；后端点目标 e+24 来自源拍 e+9，两者均严格满足目标拍等于源拍加 15。上升沿和下降沿分别配对及记忆，不按固定 100 Hz 循环复用。

对同一边沿的两个有效总扰动预测作差，形成跨周期保存的扰动变化量：

$$\Delta\hat{f}_e = \hat{f}(e+24|e+9) - \hat{f}(e-6|e-21) \tag{2-33}$$

控制端先将扰动差值按 b_0换算为每相电流种子并限幅，再乘以平滑进入权重 S 和 ESO 未接管比例：

$$I_{\text{seed}} = \text{sat}_{[-1,1]\,\text{A}}\left(-\frac{\alpha\Delta\hat{f}_e}{b_0}\right),\ \Delta I = I_{\text{seed}} S(1-\rho) \tag{2-34}$$

α为补偿强度。Iseed 限幅为±1 A；S 从下一边沿前 3 拍开始，在 2 拍内升至 1。ρ 由当前 z_2相对补偿前 z_2的变化占Δf_e的比例估计，经[0,1]限制、0.25 系数滤波及单调保持，达到 1023/1024 后结束补偿，不采用固定 2 ms 强制截止。α=0 仅关闭电流补偿，不等于停止后台推理。

附加电流在 Voltage_ADRC 内部、原始 LADRC 输出之后且最终限幅之前注入：

$$I_{REF} = \text{sat}_{[-40,40]\,\text{A}}\left[\frac{\omega_c(V_{REF}-z_1)-z_2}{b_0} + \Delta I\right] \tag{2-35}$$

IREF 为四相共用的每相电流给定，VREF 为输出电压参考，ωc 为外环反馈带宽。最终 IREF 分别进入四路电流 PI，同时回写 u_prev 供下一拍 ESO 更新，并作为下一历史窗口的控制输入。预测量不直接修改 12 V 目标电压或四路 PWM 占空比。




图 2-9 NDP-LADRC 控制框图
Figure 2-9 Control Block Diagram of NDP-LADRC

在最终电流限幅未触发的一阶等效模型中，附加电流可等效为对扰动补偿量的修正。定义等效补偿及其误差为：

$$\hat{f}_c = z_2 - b_0 \Delta I,\ e_c = f - \hat{f}_c = f - z_2 + b_0 \Delta I \tag{2-36}$$

该表达式连接工程接口与后续误差分析：神经网络提供端点预测，调度器决定何时施加ΔI，ESO 接管决定何时撤除。残差预测曲线的峰值或离线 RMSE 本身不能直接证明输出电压峰值改善，必须结合实际闭环电压及电流响应评价。

2.4.4 AI 预测增强自抗扰控制边界条件

以下分析给出理想等效电压外环的条件性结论，用于解释补偿方向、幅值和时序的影响。它不构成包含开关、内环、量化、饱和及周期识别逻辑的完整 v16 固件稳定性证明。分析时将已配对并完成幅值约束的边沿扰动变化记为 q，将平滑进入、ESO 退出与补偿强度合并为等效增益γ。

在计划控制作用时刻 t*，令 d=f(t*)−z_2为需要补偿的扰动偏差，q 为该时刻可用的边沿变化估计；二者的差定义为：

$$d = f(t^*) - z_2,\ \varepsilon = d - q \tag{2-37}$$

在电流种子及最终电流给定均未触发饱和的区间，γ=αS(1−ρ)。相应剩余扰动偏差为：

$$e_{\text{res}} = d - \gamma\, q = (1-\gamma)d + \gamma\varepsilon \tag{2-38}$$

当γ=0 时，附加通道关闭；当γ=1 时，剩余偏差由 q 对所需补偿量 d 的估计误差决定。这里 q 来自配对端点及跨周期复用，不能直接用单次 H15 残差替代。相较于不加该补偿，误差减小的条件为：

$$|d - \gamma\, q| < |d|,\ d \neq 0 \tag{2-39}$$




图 2-10 理想补偿有效性的归一化边界

Figure 2-10 Normalized boundary of ideal compensation effectiveness

式（2-39）说明，q 必须与实际所需补偿方向一致，且增益不能造成过补偿。图

2-10 只展示该代数条件的归一化边界，不代表实测控制性能。触发种子电流或最终 IREF 限幅时，应按实际施加的ΔI 重新计算等效补偿误差。

对于 v16 周期记忆方案，时间失配来自边沿周期估计、计划交付以及实际电流响应的偏差，而不是将 H15 简单等同于推理延迟。记计划作用时刻为 t*、实际等效作用时刻为 t_a，则：

$$\delta\tau = t_a - t^* \tag{2-40}$$

若广义扰动在两时刻之间连续可导，且变化率绝对值不超过 Lf，则时间失配引起的附加偏差满足：

$$|f(t_a) - f(t^*)| \le L_f|\delta\tau| \tag{2-41}$$

该误差界仅在变化率有界时成立，不能直接用于理想阶跃。重复负载幅值变化也会破坏上一周期端点差值对下一周期的代表性，因此须同时检查周期估计、端点配对、计划有效性及内环动态。H=15 保持训练定义，实际调度应按下一同类边沿的截止时刻验收。

进一步考虑式（2-19）的一阶等效模型，并假设最终电流限幅未触发。定义 e=r−y、e_y=y−z_1以及 e_c=f−f_c，其中 f_c 按式（2-36）由实际补偿电流确定，取 Kp=ωc。将式（2-35）代入，可得：

$$\dot{e}(t) = -K_p e(t) - K_p e_y(t) - e_c(t) + \dot{r}(t) \tag{2-42}$$

当电压参考值保持恒定时，取 Lyapunov 函数 V(t)=e^2(t)/2。若 K_p>0，且电压状态观测误差与复合扰动补偿误差分别满足|e_y(t)|≤E_y 和|e_c(t)|≤E_c，则有：

$$\dot{V}(t) \le -K_p e^2(t) + |e(t)|\left(K_p E_y + E_c\right) \tag{2-43}$$

由式（2-43）可得，当：

$$|e(t)| > E_y + \frac{E_c}{K_p} \tag{2-44}$$

时，Lyapunov 函数导数小于零。因此，在上述假设下，闭环跟踪误差一致最终有界，且满足：

$$\limsup_{t\to\infty} |e(t)| \le E_y + \frac{E_c}{K_p} \tag{2-45}$$

上述分析表明，在状态观测误差与复合扰动补偿误差有界的条件下，所提控制方法能够保持理想等效电压外环的最终有界稳定性。神经预测通道的引入并不改变 LADRC 的基本反馈结构，其性能改善主要取决于预测信息能否在实际控制作用时刻降低有效扰动补偿误差。需要指出的是，预测结果有界并不意味着复合补偿误差一定小于 LADRC；同时，上述稳定性结论基于一阶等效模型，尚未显式考虑电流内环动态、执行器饱和及数字控制延迟。因此，预测增强方法的实际动态性能及稳定裕度仍

需通过完整系统模型与实物实验进一步验证。




图 2-11 基于式(2-45)的闭环跟踪误差上界

Figure 2-11 Upper bound of the closed-loop tracking error based on Equation (2-45)

2.4.5 预测误差、时延失配与补偿增益对控制性能的影响

在神经扰动预测增强控制中，预测精度决定了附加补偿信息的可靠性，控制通道时延影响预测结果与实际扰动之间的时间对应关系，而补偿增益则决定神经预测信息对控制指令的作用强度。上述因素并非相互独立，其耦合作用共同影响预测补偿的有效性。为进一步分析各因素对系统动态性能的影响，在前述预测补偿有效性条件的基础上，建立考虑预测误差、时间失配及补偿增益的实际扰动补偿残差模型。

为区分预测幅值误差和调度时间误差，沿用计划作用时刻 t*与实际作用时刻 t_a，定义：

$$\delta f_\tau = f(t_a) - f(t^*) \tag{2-46}$$

记 d 为计划作用时刻所需的扰动补偿、q 为配对及记忆得到的变化估计，暂视 z_2 为同一控制状态，则实际剩余偏差为：

$$e_{\text{res}} = d - \gamma\, q + \delta f_\tau \tag{2-47}$$

令ε=d−q。式（2-47）可整理为未补偿分量、估计误差分量与时间失配分量之和：

$$e_{\text{res}} = (1-\gamma)d + \gamma\varepsilon + \delta f_\tau \tag{2-48}$$

γ较小时，系统主要依靠 ESO；γ增大时，预测误差也更明显地进入控制指令。实际γ随α、S 和ρ变化；本节关于固定γ的比较是局部分析，不能将单一离线最优值直接替代固件的限幅和退出逻辑。

考虑γ≥0 和扰动变化率有界条件，可得：

$$|e_{\mathrm{res}}| \le |1-\gamma|\,|d| + \gamma|\varepsilon| + L_f|\delta\tau| \tag{2-49}$$

上述上界分别对应幅值估计误差、补偿强度和边沿对齐误差。即使单次 H15 预测较准确，跨周期幅值变化或时刻错配仍可能降低控制效果。参数整定须结合真实闭环响应，不能只比较离线预测残差曲线。

在固定 d、q 和时间偏差，且不触发限幅的条件下，对剩余偏差关于γ求偏导：

$$\frac{\partial\, e_{\mathrm{res}}}{\partial \gamma} = -\,q \tag{2-50}$$

式（2-50）表明，预测输出幅值决定了补偿残差对增益变化的敏感程度。当预测输出幅值较大时，较小的增益调整也可能引起明显的补偿量变化，进而改变电压外环产生的电流参考值。特别是在脉冲负载突加和突卸过程中，预测增量可能快速变化，因此需要通过预测输出限幅和合理的增益范围约束附加控制作用，避免神经预测偏差引起过度调节。

进一步，为评价不同补偿增益的统计补偿效果，可定义实际补偿残差的均方指标：

$$J_r(\gamma) = \mathrm{E}[(d - \gamma\, q + \delta\, f_\tau)^2] \tag{2-51}$$

式中 J_r表示固定数据分布下的残差均方值。在 $\mathrm{E}[q^2]>0$ 且增益限制为$[0, \gamma\ \max]$时，有：

$$\gamma^* = \mathrm{clip}_{[0,\gamma_{\max}]}\left[\frac{\mathrm{E}[q(d+\delta\, f_\tau)]}{\mathrm{E}[q^2]}\right] \tag{2-52}$$

该结果仅为固定预测数据和时序下的离线增益分析。实际 v16 使用α设定强度、S 平滑进入、ρ随 ESO 接管退出，并通过电流限幅及计划有效性约束实现。图 2-12 为不同假设误差下的示意，不将其最优点作为已完成实物整定的结论。




图 2-12 预测误差与补偿增益对扰动补偿性能的影响

Figure 2-12 The influence of prediction error and compensation gain on the performance of

disturbance compensation

2.5 神经扰动预测模型与多工况训练

本节按最终部署模型说明网络结构、数据集、训练与预测评价。初期使用 ModernTCN 验证时序建模思路；后续针对 TI NPU 算子和通道对齐要求，重构为轻量化四层全卷积网络，不再采用初始 MLP 示意结构。

2.5.1 轻量化神经网络结构与参数设计

本项目采用时序卷积建模连续采样中的局部动态，使同一卷积核沿时间方向共享参数，同时融合电压、各相电流和 ESO 等通道信息。最终 TiNpuFullConvNet 由四层普通卷积组成，输入只含当前及过去样本。它保留 TCN 的时间卷积思想，但未使用原始 ModernTCN 的大核分组模块，也不含膨胀卷积或跨层残差连接。选择该结构是为了兼顾短窗口预测与 TI NPU 实际映射，并非宣称其在所有序列任务中优于其他网络。




图 2-13 面向 TI NPU 的四层全卷积时序预测网络

Figure 2-13 Four-layer fully convolutional temporal predictor for the TI NPU

原始输入包含 8 拍×9 通道。各真实通道标准化后，补 3 个零通道并按 NCHW 排列，得到：

$$[B,8,9] \rightarrow [B,12,8,1] \tag{2-53}$$

前两层采用 3×1 卷积、批归一化与 ReLU，时间长度依次由 8 变为 6 和 4；第三层用 4×1 卷积汇聚剩余时间维并接 ReLU；末层用 1×1 卷积输出 4 通道。全部步长、膨胀率和分组数为 1，不加填充。卷积与激活的计算可写为：

$$h^{(l)} = a_l(W^{(l)} * h^{(l-1)} + b^{(l)}),\ \ l = 1,2,3,4 \tag{2-54}$$

其中 $h^{(l)}$为第 l 层特征，a 为非线性激活，*表示沿时间及通道进行的卷积；前两层训练时包含 BN，部署前将 BN 参数折叠进对应卷积。前三层使用 ReLU，末层不加激活，以保留扰动残差的正负方向。最终有效输出为：

$$\hat{\tilde{r}} = h^{(4)}{}_{0,0,0},\ h^{(4)} \in \mathbb{R}^{4\times1\times1} \tag{2-55}$$

输出张量形状为[B,4,1,1]，通道 0 用于训练和正式推理，其余通道满足硬件对齐要求。四通道完整输出避免在网络核心末端引入 Slice/Gather；CPU 侧读取通道 0 并恢复物理量。这些通道不对应四相电流，也不表示四个预测时域。

四层卷积的通道依次为 12→16→16→16→4。训练参数包括卷积权重、后两层偏置及前两层 BN 的可学习参数：

$$N_{\text{param}} = 576 + 768 + 1024 + 64 + 64 + 20 = 2516 \tag{2-56}$$

训练参数量为 2516，BN 折叠后不再单独执行。网络对固定 8 拍输入覆盖完整时间窗口，采用有限窗口的一次前向计算，不维护 RNN 式隐状态。该设计的重点是控制端可获得的短时信息及部署可执行性，而非长序列预测能力。

TI NNC 编译将三个时间卷积映射为 3 个 GCONV，将末端 1×1 卷积映射为 1 个 PWCONV，学习计算层全部位于 NPU，无 CPU 全连接层。输入整理、标准化、量化/反量化接口、数据搬运和中断服务仍由 CPU 参与，因此“全网络 NPU”不意味着 CPU 开销为零。表 2-1 给出最终配置。

表 2-1 H15 全卷积时序网络配置

Table 2-1 Configuration of the H15 fully convolutional temporal network

参数	符号	配置
历史窗口长度	N_h	8
预测步长	H	15
单时刻输入特征数	—	9
输入层维度	n_{in}	8×9；补零后 12×8×1
卷积层数	—	4
通道变化	C	12→16→16→16→4
卷积核	K	3×1、3×1、4×1、1×1
前三层激活	—	ReLU
输出层维度	n_{out}	4，通道 0 有效
末层激活	—	线性，无激活
网络总参数量	N_{param}	2516

2.5.2 多工况数据组织与模型训练

训练使用 750 组 Simulink 仿真工况，包含不同频率、占空比、功率水平，以及恒载、单次阶跃和参数变化序列。依据实际标签脚本提取连续 8 拍 9 通道输入，并为 H15 独立重建标签。原始 MAT 保留不变；实物测试用于检验部署和闭环表现，本次

训练不宣称混入了实测波形。

考虑脉冲负载参数对系统动态过程的影响，定义运行工况参数向量为：

$$\mu_j = \left[I_{\text{base},j}, \Delta I_j, t_{p,j}, f_{pj}, u_{in,j} \right]^T \tag{2-57}$$

工况参数描述脉冲幅值、持续时间、重复频率及基准负载；具体分组以数据准备清单中的负载族标识为准。同一负载模式的不同参数变体应放在同一集合，避免相似序列在训练和测试之间交叉。所有标签均采用 b_0=20000 及共用每相 IREF 的接口定义。

依据式（2-23）和式（2-24），对各工况采样数据进行时间同步、异常值处理及历史窗口构造，并根据式（2-26）和式（2-27）生成离线监督训练标签。由此，第 j 个工况对应的样本集合表示为：

$$\mathrm{D}_j = \{(X_j(k), r_j(k)) : k \in \mathrm{K}_j\} \tag{2-58}$$

$X_j(k)$为连续 8 拍窗口，标签为式（2-27）的 H15 残差。有效索引须同时满足历史窗口完整、目标区间两端电压可用以及源拍到目标拍时间连续。边界样本直接剔除，不通过补未来值构造标签。

由于输出电压、电感电流及广义扰动观测值具有不同的物理量纲和数值范围，为减小特征尺度差异对网络训练的影响，对历史窗口中的各类输入特征进行标准化处理：

$$\tilde{x}_i = \frac{x_i - \mu_i}{s_i},\ \tilde{r} = \frac{r - \mu_y}{s_y} \tag{2-59}$$

μ_i和 s_i仅由训练集计算；常量通道按预处理器规则取非零尺度，验证、测试与部署复用同一份 scaler。标签同样标准化，输出再恢复 V/s。板端采用拆分均值及倒数乘法的 float32 实现并核对参考向量，不能混用旧 H1 模型的尺度或不同通道顺序。

本次 H15 训练按 540 个负载族进行分组隔离，训练、验证、测试分别为 432、54、54 族，对应 602、71、77 组工况，总计 750 组。集合关系为：

$$\mathrm{J}_{tr} \cap \mathrm{J}_{val} = \mathrm{J}_{tr} \cap \mathrm{J}_{te} = \mathrm{J}_{val} \cap \mathrm{J}_{te} = \emptyset \tag{2-60}$$

验证集用于 FP32 和 QAT 的 checkpoint 选择；独立测试不参与本次训练、量化标定或选优。同族序列不跨集合，相邻重叠窗口也不随机打散后分配。这里“独立”针对本次 H15 从头训练流程而言；这些历史数据曾用于早期 H1 探索，不能称为全新外部测试。

固定随机种子 2026，采用工况均衡采样、MSE、AdamW，batch=256，初始学习率 0.001，weight_decay=0.0001；最多 100 轮，验证宏平均 RMSE 连续 20 轮未改善时提前停止。H15 实际训练 77 轮，最佳 FP32 为第 57 轮。随后进行 10 轮 TI INT8 QAT，学习率 0.0001，最佳 QAT 为第 6 轮；两阶段均仅按验证集选优。

H15 主模型在查看本次独立测试之前确定，H16 和 H20 作为对照保留。训练权重、scaler、标签时间契约、QAT ONNX 及编译库应来自同一运行链。早期 650/100 划分

和 H1 第 10 轮 QAT 图属于历史实验，不作为本节最终 H15 模型的结果。




图 2-14 多工况数据集构建与神经扰动预测模型训练流程图
Figure 2-14 Flowchart for constructing multi-condition data sets and training neural perturbation prediction models

2.5.3 预测精度与跨工况泛化评价

预测评价以标签时间区间对齐，报告全体及分组误差，并与保持源拍 ESO 估计不变的基准比较。网络离线输出、TI-QAT ONNX 数值参考和板端实测是不同证据；本节的 RMSE 属于离线预测评价，不能替代输出电压跌落、过冲、恢复过程及均流等闭环指标。

根据式（2-27）构造的离线监督标签，以未来广义扰动增量的重构值作为参考，分别采用平均绝对误差（Mean Absolute Error，MAE）和均方根误差（Root Mean Square Error，RMSE）评价模型的预测精度：

$$MAE = \frac{1}{M_t}\sum_{k\in \mathrm{K}_t}|\hat{r}(k) - r(k)| \tag{2-61}$$

$$RMSE = \sqrt{\frac{1}{M_t}\sum_{k\in \mathrm{K}_t}(\hat{r}(k) - r(k))^2} \tag{2-62}$$

M_t为样本数，r 为物理单位下的离线重构标签，r̂为网络预测。所有误差均在反标准化后计算，单位 V/s；不对预测曲线事后平移或平滑以改善对齐。标签受采样差分及模型定义影响，因此这些指标衡量相对于重构标签的偏差。

为进一步衡量神经网络相对于传统扰动观测的增量预测价值，以保持当前 CLESO 扰动估计值不变作为预测基准。此时，未来扰动增量的基准预测值为零。定义神经预测器相对于该基准的均方误差改善率：

$$G_{\mathrm{pred}} = [1 - \frac{\sum_k(\hat{r}(k)-r(k))^2}{\sum_k r(k)^2}] \times 100\% \tag{2-63}$$

式中，G_{pred}表征神经预测器相对于当前扰动估计保持不变这一基准的预测误差改

善程度。当 G_{pred} 大于零时，说明网络能够利用历史状态信息降低未来扰动增量的平均预测误差；当 G_{pred} 不大于零时，说明其在相应测试工况下尚未形成有效的预测优势。该指标仅在测试集真实重构扰动增量的平方和非零时定义。需要指出，预测精度的提升并不等同于闭环控制性能的必然改善，仍需结合预测补偿增益及实际控制时序进行验证。

考虑 AI 服务器脉冲负载具有幅值、宽度及重复频率变化范围较大的特点，进一步依据式（2-57）定义的工况参数，对不同测试工况分别计算预测误差。为评价模型对未知运行条件的适应能力，将未参与训练的脉冲参数组合构成独立测试集，并定义各测试工况下的均方根误差：

$$RMSE_j = \sqrt{\frac{1}{M_j}\sum_{k\in \mathrm{K}_j}(\hat{r}_j(k) - r_j(k))^2} \tag{2-64}$$

各工况 RMSE 先分别计算，再作等权宏平均。表 2-2 给出固定 H15 在 77 组独立测试工况上的结果，比较区间与 H16/H20 一致，共 120083 个有效点。分组可揭示平均值掩盖的差异：周期脉冲的改善不能外推为恒载和首次随机阶跃都有效。

FP32 与 TI-QAT ONNX 的总体宏平均 RMSE 分别为 7074.015 和 7203.870 V/s；源拍 ESO 保持基准为 7428.198 V/s。网络在恒载和单次阶跃组的误差较大，不能据此无条件替换当前 ESO 估计。端点差值、周期计划及 ESO 接管属于后续控制设计，其收益仍须通过匹配固件与工况的闭环实验验证。

表 2-2 H15 独立测试宏平均 RMSE（单位：V/s）

Table 2-2 H15 test macro RMSE in V/s

测试类别	ESO 保持基准	TI-QAT ONNX	RMSE 降低率/%
全部工况	7428.198	7203.870	3.02
周期脉冲	8089.834	7673.100	5.15
单次阶跃	1324.277	2150.610	−62.40
恒载	128.588	2992.841	−2227.47

表中降低率按 1−RMSE 网络/RMSE 基准计算，与式（2-63）的样本均方误差改善率 Gpred 口径不同；负值表示退化。瞬态段与稳态段应分别评价，尤其不能把成功量化或误差峰值较高解释为闭环电压必然改善。既有实物测试需与其固件、α、负载和测量口径一并追溯，最终竞赛指标仍按第 4 章现场测试要求确定。




图 2-15 H15 量化模型与 ESO 保持基准的分组误差
Figure 2-15 Grouped H15 prediction errors against the source-ESO hold baseline

2.6 面向 F28P55 片上 NPU 的实时控制实现

本节按部署报告中的 v16 实现，说明 H15 网络在 LAUNCHXL-F28P55X 上的量化编译、Simulink MBD 集成、CPU—NPU 异步执行与周期记忆交付。控制频率 30 kHz，网络可跨多个控制周期完成；实时性要求是控制路径及时执行，以及有效端点配对赶上下一同类边沿的计划截止时刻。

2.6.1 神经网络量化及片上 NPU 部署

最终模型为四层全卷积时序 CNN。部署前固定输入形状[1,12,8,1]及输出形状[1,4,1,1]，进行 BN 折叠、INT8 量化感知训练和算子编译。H15 规定预测提前 15 拍，不要求整网在单个 33.333 μs 控制周期内完成；其执行与控制通过异步缓冲解耦。

为降低模型存储需求及推理计算开销，采用定点量化方法将浮点权重与中间激活值映射至有限整数表示空间。对于待量化的浮点变量 x，其量化与反量化关系分别表示为：

$$q_x = \mathrm{clip}\left(\mathrm{round}\left(\frac{x}{s_x}\right) + z_x, q_{\min}, q_{\max}\right) \tag{2-65}$$

$$\tilde{x} = s_x\left(q_x - z_x\right) \tag{2-66}$$

q_x为整数表示，s_x为尺度，z_x为零点，clip 限制目标整数范围。本次采用 TI 工具链支持的 INT8 量化配置，量化参数由同次训练和导出确定，不能自行假定所有张量具有相同尺度。库外输入和输出接口仍为 float32，调用端不应重复进行库内已完成的整数反量化。

量化过程中，权重与激活值的有限精度表示会引入数值近似误差，进而影响网络对未来广义扰动增量的预测结果。为评价量化操作对模型输出精度的影响，定义浮点模型与量化模型之间的预测偏差为：

$$\delta_q(k) = \hat{r}_{INT8}(k) - \hat{r}_{FP32}(k) \tag{2-67}$$

δq 表示量化模型相对 FP32 的数值偏差。采用 10 轮 QAT 并以验证集选取第 6 轮模型，再导出 TI-QAT ONNX 作为编译数值参考。预测准确度需另外对标签评估；量化模型接近浮点模型，只说明量化保持性，不证明二者对任意负载都准确。




图 2-16 轻量化神经扰动预测模型的量化与片上 NPU 部署流程图
Figure 2-16 Quantization and on-chip NPU deployment flowchart of the lightweight neural perturbation prediction model


使用 TI MCU NNC 2.1.2 编译 ONNX，生成 mod.a 及 tvmgen_default.h，并连同 scaler、标签契约和 golden vectors 交付。编译映射报告确认 3 个 GCONV 与 1 个 PWCONV，CPU 卷积和全连接层为 0。Simulink 生成控制与 ADC/PWM 框架，自定义 C 接口和构建钩子接入推理库；网络学习层、CPU 预处理与后台服务的职责分别核验。

部署验收同时检查算子映射、链接内存、输入输出数值一致性及异步运行。部署报告记录历史固件 16 组 golden 全部通过，最大输入误差 4.76837158×10^{-7}、输出误差 0；该记录只能支持对应固件及模型版本，不能把历史结果写成当前 v16 重新上板测试。归档应保存模型和固件哈希、map 及调试记录。

2.6.2 NPU 与 C28x CPU 异构协同控制架构

C28x CPU 执行 ADC 采样处理、ESO、电压外环、四相电流 PI 和 PWM 更新；NPU 执行四个卷积计算层。当前工程没有将控制任务分配给 CLA。硬实时控制中断只执行有界控制与数据交接，不在其中调用 tvmgen_default_run 或 buck_npu_service，也不循环等待 finished。

Simulink 中的 NPU 与 Voltage_ADRC 模块通过 coder.ceval 连接 C 接口：buck_npu_begin 在本拍前部更新负载观测并取得计划，buck_npu_apply_prediction 在 ESO 之后计算附加电流，buck_npu_commit 在最终 IREF 确定后记录完整 9 通道样本。后台 buck_npu_service 负责快照预处理、推理启动、完成收集、端点配对和计划发布。



桌面Simulink中的空预测通道不构成实际NPU执行证明

图 2-17 F28P55x NPU 神经扰动预测模型开发与部署流程

Figure 2-17 Development and Deployment Process of F28P55x NPU Neural Perturbation Prediction Model

NPU 层事件采用短中断：屏蔽对应中断并设置服务标志，后台调用普通 C 分层服务函数，再重新开放 NPU 中断；控制 ADC 中断可抢占后台。模型入口返回不代表整网完成，只有 finished=1 后才可收集输出。同一时刻最多保留一个在途推理，运行中不得复用输入、输出缓冲。




图 2-18 NPU 扰动预测异构协同架构

Figure 2-18 Heterogeneous Collaborative Architecture for NPU Perturbation Prediction

每条总扰动预测记录保存来源、目标与模型版本，供同一边沿的端点配对使用：

$$\mathrm{P} = (k_{src}, k_{src} + 15, z_{2,src}, \hat{f}, \mathrm{epoch}, v_{done}) \tag{2-68}$$

$z_{2,src}$ 与输入窗口绑定，用于恢复总扰动；epoch 防止模型或运行状态切换后误用旧结果。端点计划另带边沿极性及下一目标边沿。原始采样环形缓存为 128×9，预测结果缓存为 512 槽，配对后的上升、下降沿计划独立保存，不能被尚未消费的新计划覆盖。

电压外环只消费在预定时刻有效的边沿计划，不使用“最近一次完成”的任意预测。令 v_p 为同时满足推理完成、版本一致、端点配对正确及计划到期的有效性标识：

$$v_p = v_{done}\, v_{epoch}\, v_{pair}\, v_{due} \in \{0,1\} \tag{2-69}$$

由此，在最终给定未饱和时，可将受有效性约束的实际补偿写为：

$$\Delta I_{act} = v_p \Delta I,\ \hat{f}_c = z_2 - b_0 \Delta I_{act} \tag{2-70}$$

v_p 是 0/1 有效性标识，α是连续补偿强度，两者不能混用。当计划无效时不施加其附加补偿，原 LADRC 继续执行；α=0 也只使ΔI 为零。buck_npu_run_enable=0 才停止新推理，已启动任务仍须完成清理和缓冲交接。

2.6.3 在线推理与控制任务时序分析

30 kHz 控制对应 33.333 μs 周期。ADC 触发后的反馈计算与 PWM 更新具有固定截止时刻，CPU 后台和 NPU 通过缓存交互，不阻塞控制中断。下一周期边沿补偿

计划需要在启动时刻前发布，网络吞吐量与控制周期及时性分别验收。

每拍 CPU 控制路径包括采样处理、负载观测与计划读取、ESO、补偿注入、四相 PI、PWM 更新和特征提交，其预算为：

$$T_{ADC} + T_{CPU} + T_{PWM} \leq T_c = 33.333\ \mu s \tag{2-71}$$

TCPU 包含本工程的 ESO、外环、四相内环及有界接口开销，TADC 和 TPWM 分别表示关键路径内的采样与更新开销。式中不计不存在的 CLA 任务。应使用真实依赖关系和最坏测量值判断预算，而非以平均执行时间替代截止时间检查。

后台预处理、模型执行及完成收集形成异步推理延迟；这一延迟可跨越多个控制周期。按软件测量口径表示为：

$$T_{infer} = T_{prep} + T_{compute} + T_{post} \tag{2-72}$$

Tprep 为输入准备，Tcompute 为启动到观察到 finished 的时间，包含 CPU 分层服务、抢占及调度开销，不等同于纯 NPU 硬件计算时间；Tpost 为结果恢复及发布。source_tick 对应原始样本，来源年龄还包含历史端点选择造成的等待，须与准备耗时区分。

对已识别边沿 e，下一同类边沿 E 之前 3 拍开始平滑注入，因此端点配对和计划发布须满足：

$$t_{ready} \leq t_{E-3} \tag{2-73}$$

tready 为配对计划可供控制使用的时刻。即使 NPU 完成时目标 e+24 已过去，端点仍可用于下一同类边沿的记忆计划；这不是把过期输出当作当前扰动。200 Hz 仅有 5 ms 周期，须核验最坏任务时间及周期变化情形。未按期得到有效计划时，反馈控制继续运行。

为审查各阶段时间含义，分别记录预测目标、来源年龄和下一边沿计划，不将三者混为一个延时：

$$k_{target} = k_{src} + 15,\ T_{age} = (k - k_{src})T_s,\ k_{start} = E - 3 \tag{2-74}$$




图 2-19 H15 端点预测与下一周期补偿时序

Figure 2-19 H15 endpoint prediction and next-cycle compensation timing

图 2-19 展示源拍到 H15 目标以及跨周期交付的区别。下一同类边沿位置通过四相电流与输出电压估计负载而获得，无电子负载同步线；使用 4 点平均和差分、3 点中值及滞回确认，并校正滤波延迟。该负载观测器中的 180 μF 是独立参数，应与硬件电容参数分别记录，不能据此直接重算训练 b_0。

部署报告的历史未上电记录显示，启用 NPU 时控制中断间隔为 4943～5091 个 CPU 周期，关闭时为 4972～5050，150 MHz 下名义值为 5000；迟到与 ADC 溢出计数均为 0，但不证明带载最坏时序或零抖动。测试报告约 20 μs 与 23 μs 对应 CPU 控制任务耗时，不能将增加的 3 μs 当作整网 NPU 推理时间。当前固件仍应以匹配版本的带载记录验收。

2.7 本章小结

本章围绕四相交错 Buck 的脉冲负载供电，建立神经扰动残差预测、周期记忆调度与 LADRC 反馈协同的实现方案。模型与控制接口均按最终 H15 网络和 v16 部署说明统一。

在数据侧，采用 8 拍 9 通道状态和未来 15 拍区间扰动残差，明确共用每相 IREF、源拍 z_2 及 V/s 单位；在控制侧，对边沿前后总扰动预测配对，安排下一同类边沿前平滑注入，并随 ESO 接管退出。理论分析说明补偿方向、强度及时间失配的影响，其结论以等效模型和误差有界等假设为前提。

最终网络为 2516 参数的四层全卷积时序 CNN，经 750 组仿真工况、负载族隔离训练和 INT8 QAT 后，编译为 3 个 GCONV 及 1 个 PWCONV，全部学习层位于 NPU。

CPU 负责 30 kHz 双闭环、预处理与异步后台服务，网络不直接输出 PWM。独立预测评价显示不同工况收益并不一致，须保留增益、限幅及计划有效性约束。

由此形成从标签、训练、量化编译到 MBD 控制集成的可追溯路径。编译映射证明计算层部署位置，golden 回放检查数值接口，控制时序记录检查实时调度，实物电压和电流测试评价闭环收益，四类证据应分别报告；现场性能评价安排见第 4 章。

第 3 章　实物实验平台设计与搭建

3.1 引言

为验证前文所提出神经扰动预测增强线性自抗扰控制方法的有效性，并进一步研究其在实际数字控制平台上的实时实现性能，本章围绕四相交错 Buck 变换器开展实物实验平台的设计与搭建。实验平台以 48V 服务器直流母线为输入，以 12V 低压直流母线为输出，通过四相功率单元交错并联实现功率变换，各相开关信号依次错相π/2。四相交错结构能够在分担输出电流的同时降低合成电流纹波，并有利于改善功率器件的电流应力和热分布，适用于高功率密度服务器电源应用。

3.2 四相交错 Buck 变换器实验平台硬件设计

3.2.1 硬件系统总体架构

为验证所提出 NDP-LADRC 控制方法的有效性，本文搭建了面向 48V-12V 服务器供电场景的四相交错 Buck 实验平台。实验平台主要由直流输入电源、四相交错 Buck 主功率电路、驱动与保护电路、电压电流采样电路、F28P55x 数字控制器及其拓展版、可编程电子负载及测试设备组成。其总体架构如图 3-1 所示。




图 3-1 实物实验平台总体架构图

Figure 3-1 Overall Architecture of the Physical Experiment Platform

该硬件架构将控制运算与安全保护相结合，既能实现母线稳压、电流均衡，又

能在故障情况下快速保护，提高了系统运行的实时性、可靠性和安全性。

3.2.2 电压、电流及温度采样电路设计

采样电路用于获取变换器运行过程中的关键状态量，是控制与保护功能实现的重要前提。本项目需要采集的信号主要包括低压侧电压、高压侧电压、各支路电感电流、总电流以及关键器件温度等。由于系统工作电压较高、电流变化幅值较大，采样电路在设计时不仅要满足量程要求，还需兼顾抗干扰、输入保护以及与控制器 ADC 接口的匹配。

为判断主回路继电器动作前后的电压状态，系统分别设置了电池侧和母线侧继电器前、后端电压采样点。高压分压部分布置在功率板或预充板上，并采用多只高阻值电阻串联分压，以分担单个器件承受的电压应力。相关高压采样网络按照 200VDC 绝缘要求进行间距和隔离设计，保证高压侧与低压控制侧之间具有足够的安全裕度。




图 3-2 电压采样电路参数说明与关键设计要点

Figure 3-2 Voltage Sampling Circuit Parameter Description and Key Design Considerations

电流采样包括各支路电感电流采样和总电流采样两部分。对于四相交错并联系统，各相电流不仅参与电流内环控制，也用于判断支路间分流是否均衡，因此本项目对每相电感电流均进行独立检测。支路电流传感器量程为±30A，输出信号为 2.5V±2 V；经 TP1281 运放调理后，输出电压约为 0.34 至 3.06 V，对应-30 至 30A 的电流变化范围。该采样通道中设置了差分比例调理、RC 低通滤波和钳位保护，滤波截止频率约为 9.46 kHz，可在抑制开关高频噪声的同时，保留电流闭环所需的动态响应信息。

总电流采样主要用于获取系统整体输入或输出电流，可为功率计算、运行状态判断以及总过流保护提供依据。总电流霍尔传感器的输出形式同样为 2.5±2V，经

采样调理电路处理后，输出电压约为 0.34 至 3.06V，对应-150A 至 150A 的总电流测量范围。与支路电流采样不同，总电流信号更多用于系统级监测和保护判断，因此滤波截止频率设置为 31.2 kHz，以便较好跟踪大功率运行过程中总电流的变化。




图 3-3 电流采样电路参数说明与关键设计要点

Figure 3-3 Parameter Explanation and Key Design Points of Current Sampling Circuit

温度采样用于监测电感、功率器件等关键位置的温升情况。由于系统支路数量较多，若所有温度测点均直接接入 ADC，将占用大量采样通道。为减少 ADC 资源消耗，本文采用多路复用采样方式。温度采样电路通过设计 HEF4051B 八选一模拟开关，每组可分时接入 8 路温度信号。主控芯片通过地址信号选择对应通道，再将选通信号送入 ADC 端口完成采样。该设计在减少 ADC 通道占用的同时，能够覆盖多个关键热源位置，满足系统温度监测需求。




图 3-4 温度采样中的八选一模块

Figure 3-4 The "Eight-out-of-One" Module in Temperature Sampling

3.2.3 F28P55 拓展板与电感采样固定板设计

为实现采样、控制及外围接口的集中化，提高实验平台的集成度与调试效率，本项目围绕 TMS320F28P55x 控制器设计了专用采样集成拓展板，其 PCB 如图 3-5 所示。该拓展板将前述电压及温度采样调理电路进行统一集成，并完成采样信号与 F28P55x ADC 接口之间的连接。前文设计的各相电感电流、总电流及关键电压、温度信号均可通过该拓展板接入控制器，为闭环控制、状态监测及保护功能提供硬件基础。




图 3-5 F28P55 采样集成拓展板 PCB 模型

Figure 3-5 PCB model of the F28P55 sampling integrated expansion board

除模拟采样功能外，拓展板还集成了多路 ePWM 输出、CAN 通信、电源及必要的扩展接口，可直接与功率级驱动和外围设备连接，从而形成以 F28P55x 为核心的统一硬件接口平台。在 PCB 设计过程中，按照模拟采样、数字控制及功率驱动信号的功能进行区域划分，尽量缩短模拟信号传输路径，并通过滤波、钳位及合理的接地设计减小功率回路高频开关噪声对 ADC 采样信号的影响。




图 3-6 电感采样固定板

Figure 3-6 Inductor Sampling Fixed Plate

为实现四相交错 Buck 变换器各相电感的可靠安装与电流采样，本项目进一步设计了专用电感固定板，其实物如图 3-6 所示。该固定板采用 PCB 与机械支撑结构相结合的方式，对四组功率电感进行分组集中安装和定位，提高电感组件的结构稳定性与装配一致性。同时，固定板为电感输入、输出端提供大电流连接接口，并集成电流采样及信号引出电路，便于各相电感电流的独立检测与传输。通过将电感固定、功率连接与采样接口进行一体化设计，减少了外部连接线束，降低了装配与调试复杂度，为四相电流闭环控制、相间均流及实验平台的稳定运行提供了硬件支撑。

3.2.4 交错系统功率全桥设计

考虑服务器电源低压大电流的运行特点，功率器件选型及 PCB 设计重点兼顾导通损耗、开关损耗和寄生参数。Buck 上、下桥臂均采用 MOSFET 构成功率开关，通过同步整流方式降低低压大电流工况下的续流损耗。输入侧配置低等效串联电阻的高频滤波电容，并尽可能靠近各相桥臂布置，以缩短输入电容-高侧 MOSFET-低侧 MOSFET 构成的高频换流回路，降低寄生电感引起的开关电压尖峰。输出侧由电感与输出滤波电容共同构成滤波网。




图 3-7 主功率部分原理图

Figure 3-7 Principle Diagram of the Main Power Section

功率板同时预留四相上下桥臂的独立驱动接口，由 F28P55 控制系统产生的六路互补 PWM 信号经驱动电路后分别控制四相功率开关。驱动信号与大电流功率路径在 PCB 上进行分区布置，并尽可能缩短栅极驱动回路，以减小高速开关过程中寄生参数对驱动信号的影响。参考大功率功率板的设计原则，驱动回路与主功率路径的合理分

离能够降低快速变化功率电流对栅极驱动信号的干扰，提高开关过程的稳定性。

在 PCB 布局方面，各相主功率回路的走线长度和寄生阻抗尽可能一致，以降低硬件参数不一致对四相均流性能的影响。针对 12V 输出侧的大电流特性，输入、输出母线及各相电感电流通路采用大面积铜箔和宽铜排设计，并结合多层并联铜层及过孔阵列降低导电回路阻抗。同时，将功率开关节点与采样、控制等弱信号区域保持足够距离，以减小高 *dv/dt* 和高 *di/dt* 对控制系统的电磁干扰。

功率全桥 PCB 设计涉及团队核心，这里不做展示，请理解。

3.2.5 基于 E 型磁芯的电感绕组布局优化设计

E 型磁芯常用于耦合电感设计中，其结构如图 3-7 所示。为简化分析，图中 E 型磁芯的边柱截面为正方形，故以边柱边长 r_o 表征边柱磁芯截面积 A_e。中柱磁芯边长 r_c 为 r_o 的两倍，中柱开气隙以调整耦合系数，气隙长度为 l_a。





图 3-7 E 型耦合电感磁芯结构

Figure 3-7 Structure of E-Type Coupled Inductor Core

对于传统 E 型磁芯，绕组通常绕制在边柱上，如图 3-8(a)。当绕组较多时，磁芯边柱及中柱过高，导致电感体积过大。作品提出图 3-8(b)所示的绕线方式，将绕组均匀布局在耦合电感横梁上，从而解决匝数较多导致的电感体积过大问题。



(a)绕组分布边柱 **(b)绕组分布横梁**

图 3-8 耦合电感绕组分布示意图

Figure 3-8 Schematic Diagram of Coupling Inductor Winding Distribution

为量化对比绕组均分前后的电感体积差异，基于大功率电感设计中常用的扁铜线，进行电感体积建模。设扁铜线的宽和高分别为 d_w 和 h_w，绕组间距为 d_0，匝数为 N_c。在 50%磁芯窗口利用率下可得，绕组均分前后的电感体积及两者差值表达式为：

$$\begin{cases} V_{Lun} = (4d_w + 2r_o)\ (3d_w + 2r_o)\ [2r_o + N_c(d_0 + h_w)] \\ V_{Lav} = (4d_w + 2r_o)\ (3d_w + r_o)\ [4r_o + N_c(d_0 + h_w)] \\ \Delta V = V_{Lun} - V_{Lav} = \dfrac{r_o(2d_w + r_o)\cdot[N_c(d_0+h_w) - 6d_w]}{2} \end{cases} \tag{3-1}$$

式中，V_{Lun} 和 V_{Lav} 分别为均分前后的电感体积，ΔV 为两者的体积差值。

由式(3-1)知，绕组匝数 N_c 越大，绕组均分后的体积下降越明显。图 3-9 为采用 8×1.5mm² 扁铜线，绕组间距 d_0 为 0.5mm 时，不同绕组布局下的电感体积对比图。由图 3-8 知，当绕组较少时，是否均分绕组对电感体积的影响不大。随着绕组匝数增多，绕组均分对电感体积的减小作用愈发明显。考虑到效率限制，大功率场景的开关频率不能过高，因而电感量较大，绕组匝数较多。因此，绕组均分对大功率耦合电感的设计格外重要。




图 3-9 绕组优化前后体积对比

Figure 3-9 Volume comparison before and after winding optimization

此外，对比图 3-8(a)和图 3-8(b)可以看出，绕组均分后，同侧绕组电流形成了方向相反的磁场，其磁力线在电感外部相互抵消，从而减小了磁芯外部磁密，降低了电感高频运行对其他电子器件的干扰。

在电感设计中，除考虑电感体积和变换器损耗外，还应避免磁芯饱和。由于反向耦合和交错并联，在运行过程中，耦合电感的边柱与中柱磁通并不相同。由有关文献可知，在变换器运行过程中，边柱磁通密度始终高于中柱。因此，在耦合电感的设计过程中，应避免边柱磁芯饱和。

耦合电感边柱直流磁通由漏感和电流平均值 I_L 决定。边柱峰值磁通Φ_{op}为直流磁

通与峰值交流磁通一半之和。边柱最大磁通密度 B_m 为：

$$B_m = \frac{\Phi_{op}}{r_o^2} = \frac{I_L \ L_{self} \ (1-k)}{N_c(f_s, r_o, k)} + \frac{1}{2} \cdot \frac{U_o(1-D)D}{N_c(f_s, r_o, k) \cdot f_s} \tag{3-2}$$

设计中，作品取最大磁通约束为 0.8T。对本作品提出的绕组均分布局进行耦合电感磁通密度有限元分析，结果如图 3-10 所示。由图可知，最大磁通密度为 0.75T，与设计约束 0.8T 接近。由此表明，基于所提方法的电感设计结果既充分利用了磁芯体积，又避免了磁芯饱和。





图 3-10 耦合电感磁通密度有限元分析结果

Figure 3-10 Finite element analysis results of the magnetic flux density of the coupled inductor

绕组均分和不均分情况下，磁芯外部磁密分布的有限元分析结果如图 3-11 所示。图中，绕组不均分情况下，外部磁密最大 0.03T；而在绕组均分情况下，该值下降为 0.015T。显然，所提的绕组均分布局显著减小了外部磁密，从而避免了电感高频运行对其他电子器件的干扰，这与图 3-8 分析结果一致。



(a) 绕组不均分

(b) 绕组均分

图 3-10 绕组均分与不均分情况下的磁芯外部磁密分布

Figure 3-10 External magnetic flux density distribution of the core under evenly and unevenly distributed winding conditions

综上，绕组均分布局能够在降低耦合电感体积、抑制外部漏磁和避免磁芯饱和方面发挥作用，但耦合电感参数并不能脱离整机工况单独确定。开关频率、耦合系数、磁芯截面积和绕组参数不仅影响电感纹波与体积，也会进一步改变磁芯损耗、铜损和功率器件开关损耗。

本项目电感即采用如上文介绍的绕组均分设计方案。

3.3 实验平台搭建与展示

为验证前述四相交错 Buck 功率级、采样控制硬件及 NDP-LADRC 控制策略的可行性，本项目基于前述硬件设计完成 48V-12V 四相交错 Buck 实物实验平台的搭建。实验平台主要由直流输入电源、四相交错 Buck 功率板、F28P55 主控板及采样集成拓展板、驱动与保护电路、可编程电子负载、数字示波器和功率分析设备组成。功率板采用对称布局，F28P55x 控制及采样拓展板与主功率回路相对独立布置，以减小高频开关过程对模拟采样和数字控制信号的干扰。项目已针对各相电感电流、输入输出电压、总电流及关键器件温度配置相应采样通道，为闭环控制及运行状态监测提供硬件基础。实验平台实物如图 3-11 所示。




图 3-11 四相交错 Buck 实物实验平台

Figure 3-11 Four-phase interleaved Buck physical experiment platform

平台的功率传输路径为直流电源经四相交错 Buck 变换器降压后向电子负载供电，四路功率单元采用固定相移运行。控制平台采用 TMS320F28P55x 及其片上 NPU，C28x CPU 执行电压外环 LADRC、四相电流 PI、采样与 PWM 更新，NPU 承担 H15 时序卷积预测。模型通过 TI NNC 编译后与 Simulink MBD 生成的控制工程集成，CPU 后台完成输入准备、推理服务和周期记忆计划发布，实时控制中断不等待 NPU 完成。实验样机参数如表 3-1 所示，采样控制信号与电路的对应关系如图 3-2 所示。

表 3-1 实验样机参数图

Table 3-1 Parameter Chart of Experimental Prototype

参数	数值	描述
开关频率 f_s	30kHz	---
交错并联支路数 N	4	---
磁芯半径	13mm	---
电感电流纹波	20.42A(max)	---
高压侧额定电压	48V	---
磁芯材料	---	POCO NPH-L 60μ
绕组匝数	36	---
电感量	290μH	两相耦合
输入侧电容 C_{in}	180μF	2 颗 TDK B32776Z5506K000
输出侧电容 C_{out}	180μF	2 颗 Vishay MKP1848C65010JY5
SiC MOSFET	IMZA120R014M1H	3 颗并联
控制器	---	TI TMS320F28P55SJ

表 3-2 采样控制信号与电路的对应关系表

Table 3-1 Correspondence table between sampling control signals and circuits

功能类别	信号名称	外设模块	功能说明
主控制器	MCU	TMS320F28P550SJ9PZ	主控制芯片
PWM 输出	PWM1	ePWM1	第一相 Buck 驱动
PWM 输出	PWM2	ePWM2	第二相 Buck 驱动
PWM 输出	PWM3	ePWM7	第三相 Buck 驱动
PWM 输出	PWM4	ePWM10	第四相 Buck 驱动
电压采样	输入电压 V_{in}	ADCB2	48 V 输入电压检测
电压采样	输出电压 V_o	ADCB10	12 V 输出电压检测
电流采样	第一相电感电流 i_{L1}	ADCC11	第一相电流反馈
电流采样	第二相电感电流 i_{L2}	ADCC10	第二相电流反馈
电流采样	第三相电感电流 i_{L3}	ADCA5	第三相电流反馈
电流采样	第四相电感电流 i_{L4}	ADCA4	第四相电流反馈

第 4 章　测试说明

4.1 测试条件与设备配置

为验证所设计四相交错 Buck 变换器及神经扰动预测增强自抗扰控制策略的实际运行性能，团队将在决赛现场搭建完整的实物测试平台。测试系统主要由直流稳压电源、四相交错 Buck 变换器、TMS320F28P55x 控制器、电子负载及相关测量设备组成。其中，直流稳压电源采用 KPT020-80-60C，电子负载采用 IT8513A（150 V/60 A），上述设备均由参赛团队自行准备并携带至比赛现场，不需要组委会额外提供。

4.2 测试与性能评价说明

根据竞赛评分要求，作品的动态响应、输出电压稳定性、控制性能改善效果及多工况适应能力等指标，均以决赛现场测试结果为准。因此，本报告不预先展示相关性能指标的测试数值或评价结果。

决赛现场将按照组委会规定的测试条件及评价方法，开展相应的实物测试，并以现场实际测量数据作为最终性能评价依据。参赛团队将自行准备上述测试设备，配合组委会完成测试工作。